JPH06283422A - 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 - Google Patents
多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法Info
- Publication number
- JPH06283422A JPH06283422A JP9226093A JP9226093A JPH06283422A JP H06283422 A JPH06283422 A JP H06283422A JP 9226093 A JP9226093 A JP 9226093A JP 9226093 A JP9226093 A JP 9226093A JP H06283422 A JPH06283422 A JP H06283422A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- grain size
- crystal
- polycrystalline semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 ガラス基板を使用し、且つ結晶に配向を持た
せながら結晶粒径の大粒径化が図れるといった全ての条
件を充たすことのできる多結晶半導体膜の製造方法を提
供することを目的とする。 【構成】 ａ−Ｓｉ膜を形成するプラズマＣＶＤ装置の
バックグランド真空度を十分に高くしてａ−Ｓｉ膜中の
酸素を十分に除去し、次に、ａ−Ｓｉ膜に含まれる水素
を比較的長時間（或いは高温）での熱アニールによって
十分に除去し、その後、上記の酸素及び水素が十分に除
去されたａ−Ｓｉ膜に対して所定の温度を付与しつつエ
キシマレーザーパルスを多数回照射する。
せながら結晶粒径の大粒径化が図れるといった全ての条
件を充たすことのできる多結晶半導体膜の製造方法を提
供することを目的とする。 【構成】 ａ−Ｓｉ膜を形成するプラズマＣＶＤ装置の
バックグランド真空度を十分に高くしてａ−Ｓｉ膜中の
酸素を十分に除去し、次に、ａ−Ｓｉ膜に含まれる水素
を比較的長時間（或いは高温）での熱アニールによって
十分に除去し、その後、上記の酸素及び水素が十分に除
去されたａ−Ｓｉ膜に対して所定の温度を付与しつつエ
キシマレーザーパルスを多数回照射する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜で大粒径且つ配向
した多結晶半導体膜を低温プロセスで製造する方法に関
する。
した多結晶半導体膜を低温プロセスで製造する方法に関
する。
【０００２】
【従来の技術】ガラス基板上に薄膜トランジスタ（以
下、ＴＦＴと略記する）を多数個形成して成るデバイス
として、例えば、液晶ディスプレイ（ＬＣＤ）、密着型
ラインセンサ、或いは１次元サーマルヘッドなどが知ら
れている。これらのデバイス、例えば、上記の液晶ディ
スプレイにおいては、装置のコンパクト化、低コスト化
のためＴＦＴ自体で薄膜の駆動回路を一体化形成して外
付けのドライバーＩＣを不要とする要望がある。また、
ＴＦＴサイズを小さくすることで画素中の開口率を大き
くする、或いは、画素数を多くしたときでも高速で動作
させる等、高品位化のための要望がある。
下、ＴＦＴと略記する）を多数個形成して成るデバイス
として、例えば、液晶ディスプレイ（ＬＣＤ）、密着型
ラインセンサ、或いは１次元サーマルヘッドなどが知ら
れている。これらのデバイス、例えば、上記の液晶ディ
スプレイにおいては、装置のコンパクト化、低コスト化
のためＴＦＴ自体で薄膜の駆動回路を一体化形成して外
付けのドライバーＩＣを不要とする要望がある。また、
ＴＦＴサイズを小さくすることで画素中の開口率を大き
くする、或いは、画素数を多くしたときでも高速で動作
させる等、高品位化のための要望がある。
【０００３】ここで、ＴＦＴの材料としては、非晶質シ
リコン（ａ−Ｓｉ）が一般的であるが、このａ−Ｓｉ
は、その電子移動度が１ｃｍ2 ／Ｖｓ以下と低く、駆動
回路一体化、画素サイズ縮小化等の高品位化には十分な
特性を有していない。
リコン（ａ−Ｓｉ）が一般的であるが、このａ−Ｓｉ
は、その電子移動度が１ｃｍ2 ／Ｖｓ以下と低く、駆動
回路一体化、画素サイズ縮小化等の高品位化には十分な
特性を有していない。
【０００４】このため、比較的電子移動度が高い多結晶
シリコン（ｐｏｌｙ−Ｓｉ）がＴＦＴなどの半導体デバ
イスの材料として有望視され、特に、ガラス基板が使用
可能な低温プロセスで高移動度化、オフ電流低減の為に
大粒径且つノンドープで配向を有するｐｏｌｙ−Ｓｉ薄
膜の出現が望まれていた。
シリコン（ｐｏｌｙ−Ｓｉ）がＴＦＴなどの半導体デバ
イスの材料として有望視され、特に、ガラス基板が使用
可能な低温プロセスで高移動度化、オフ電流低減の為に
大粒径且つノンドープで配向を有するｐｏｌｙ−Ｓｉ薄
膜の出現が望まれていた。
【０００５】従来のｐｏｌｙ−Ｓｉ膜形成方法として
は、ガラス基板の使用が可能な低温プロセスを用いる形
成方法と、ガラス基板の使用ができない高温プロセスを
用いる形成方法とが知られている。低温プロセスとして
は、固相成長法、低温ＣＶＤ法、及びエキシマレーザー
アニール法が知られており、また、高温プロセスとして
は、高温熱アニール法、ＣＷアルゴンレーザーアニール
法、及び高温ＣＶＤ法が知られている。
は、ガラス基板の使用が可能な低温プロセスを用いる形
成方法と、ガラス基板の使用ができない高温プロセスを
用いる形成方法とが知られている。低温プロセスとして
は、固相成長法、低温ＣＶＤ法、及びエキシマレーザー
アニール法が知られており、また、高温プロセスとして
は、高温熱アニール法、ＣＷアルゴンレーザーアニール
法、及び高温ＣＶＤ法が知られている。
【０００６】固相成長法は、基板温度を約６００℃とし
て数十時間の熱アニールを行う方法であり、結晶粒径の
大粒径化（２μｍ程度）には適しているが、配向がラン
ダムであり、結晶粒は双晶等の結晶欠陥が多い樹枝状結
晶であり、結晶性が悪いという欠点を有する。従って、
たとえ粒内にＴＦＴを作っても移動度は単結晶Ｓｉと比
較して１／５程度と低く、粒径分布も悪い。また、長時
間のアニールを行うため、ガラス基板のコンパクション
を生じ、その後のプロセスでマスク合わせに不都合を生
じるといった問題がある。
て数十時間の熱アニールを行う方法であり、結晶粒径の
大粒径化（２μｍ程度）には適しているが、配向がラン
ダムであり、結晶粒は双晶等の結晶欠陥が多い樹枝状結
晶であり、結晶性が悪いという欠点を有する。従って、
たとえ粒内にＴＦＴを作っても移動度は単結晶Ｓｉと比
較して１／５程度と低く、粒径分布も悪い。また、長時
間のアニールを行うため、ガラス基板のコンパクション
を生じ、その後のプロセスでマスク合わせに不都合を生
じるといった問題がある。
【０００７】低温ＣＶＤ法（ＬＰＣＶＤ法、プラズマＣ
ＶＤ等）は、一部配向を有するものも作製可能である
が、粒径が２０００Å程度と小さく、また、のこぎり歯
（ｔｅｅｔｈ）状結晶のため、膜厚が２０００Å以上で
ないと粒径が拡大しないという欠点がある。更に、この
ように膜厚が厚いと、ＴＦＴを作製した場合、オフ電流
が増大し、ＬＣＤへの適用が不可能になるという欠点が
ある。
ＶＤ等）は、一部配向を有するものも作製可能である
が、粒径が２０００Å程度と小さく、また、のこぎり歯
（ｔｅｅｔｈ）状結晶のため、膜厚が２０００Å以上で
ないと粒径が拡大しないという欠点がある。更に、この
ように膜厚が厚いと、ＴＦＴを作製した場合、オフ電流
が増大し、ＬＣＤへの適用が不可能になるという欠点が
ある。
【０００８】一方、ガラス基板へのダメージが少なく、
高スループットが期待されることから最近注目されてい
るエキシマレーザーアニール法は、ＸｅＣｌエキシマレ
ーザー等の短波長、短パルスレーザーを試料に照射して
短時間に溶融結晶化する方法であるが、結晶化速度がｎ
ｓｅｃオーダーと早いため、得られる結晶粒径はせいぜ
い１０００Å程度である。また、レーザー照射時に基板
温度を４００℃程度に加熱して凝固速度を制御する方法
を採ったとしても、粒径が５０００Å以上の結晶を得る
ことは困難であり、しかも配向がランダムのままであっ
た。
高スループットが期待されることから最近注目されてい
るエキシマレーザーアニール法は、ＸｅＣｌエキシマレ
ーザー等の短波長、短パルスレーザーを試料に照射して
短時間に溶融結晶化する方法であるが、結晶化速度がｎ
ｓｅｃオーダーと早いため、得られる結晶粒径はせいぜ
い１０００Å程度である。また、レーザー照射時に基板
温度を４００℃程度に加熱して凝固速度を制御する方法
を採ったとしても、粒径が５０００Å以上の結晶を得る
ことは困難であり、しかも配向がランダムのままであっ
た。
【０００９】高温熱アニール法は、基板温度を１１００
℃以上にして熱アニールを行う方法であるが、ノンドー
プ膜に対しては結晶の粒径はせいぜい数千Å程度であ
り、配向もランダムである。一方、ドープ（Ｐ，Ａｓ）
膜に対しては大粒径（数μｍ程度で対数正規型の均一粒
径分布）が得られ、更に（１１１）に配向した膜を得る
ことができるが、ドープ膜であるためＴＦＴのチャネル
膜としては用いることはできない。
℃以上にして熱アニールを行う方法であるが、ノンドー
プ膜に対しては結晶の粒径はせいぜい数千Å程度であ
り、配向もランダムである。一方、ドープ（Ｐ，Ａｓ）
膜に対しては大粒径（数μｍ程度で対数正規型の均一粒
径分布）が得られ、更に（１１１）に配向した膜を得る
ことができるが、ドープ膜であるためＴＦＴのチャネル
膜としては用いることはできない。
【００１０】ＣＷアルゴンレーザーアニール法（完全溶
融再結晶化法）は、連続発振のレーザーを照射して半導
体膜を完全に溶融させて再結晶化する方法であるが、膜
厚が５０００Å以上でないと結晶化の為の理想的な温度
分布が得られず、また、溶融時間が長いため、ガラス基
板等の低融点基板を使うことができない。更に、薄膜で
は膜がレーザーで吹き飛び、良好な結晶化が不可能であ
る。
融再結晶化法）は、連続発振のレーザーを照射して半導
体膜を完全に溶融させて再結晶化する方法であるが、膜
厚が５０００Å以上でないと結晶化の為の理想的な温度
分布が得られず、また、溶融時間が長いため、ガラス基
板等の低融点基板を使うことができない。更に、薄膜で
は膜がレーザーで吹き飛び、良好な結晶化が不可能であ
る。
【００１１】高温ＣＶＤ法は、１０００℃程度の基板温
度で半導体膜を基板上に堆積する方法であるが、形成さ
れたｐｏｌｙ−Ｓｉ膜の粒径はせいぜい数千Åであり、
また、配向もランダムである。
度で半導体膜を基板上に堆積する方法であるが、形成さ
れたｐｏｌｙ−Ｓｉ膜の粒径はせいぜい数千Åであり、
また、配向もランダムである。
【００１２】
【発明が解決しようとする課題】従って、上記従来の多
結晶半導体膜の製造方法では、ガラス基板を使用し、且
つ結晶に配向を持たせながらオフ電流低減の為に薄膜で
結晶粒径の大粒径化が図れるといった全ての条件を充た
すことはできなかった。
結晶半導体膜の製造方法では、ガラス基板を使用し、且
つ結晶に配向を持たせながらオフ電流低減の為に薄膜で
結晶粒径の大粒径化が図れるといった全ての条件を充た
すことはできなかった。
【００１３】本発明は、上述した従来の問題点を解消
し、薄膜で大粒径且つノンドープで配向を有するｐｏｌ
ｙ−Ｓｉ膜を安価な基板が使用可能な低温プロセスで提
供することをその目的とする。
し、薄膜で大粒径且つノンドープで配向を有するｐｏｌ
ｙ−Ｓｉ膜を安価な基板が使用可能な低温プロセスで提
供することをその目的とする。
【００１４】
【課題を解決するための手段】本発明の多結晶半導体膜
は、膜厚が３００Å〜１０００Åで且つ（１１１）配向
度５０％以上のノンドープ膜であり、結晶粒径１μｍ以
上の粒を少なくとも含むことを特徴としている。
は、膜厚が３００Å〜１０００Åで且つ（１１１）配向
度５０％以上のノンドープ膜であり、結晶粒径１μｍ以
上の粒を少なくとも含むことを特徴としている。
【００１５】また、本発明の薄膜トランジスタは、絶縁
性基板として低融点ガラス基板を用い、少なくともチャ
ネル層に請求項１の多結晶半導体膜を有していることを
特徴としている。
性基板として低融点ガラス基板を用い、少なくともチャ
ネル層に請求項１の多結晶半導体膜を有していることを
特徴としている。
【００１６】また、本発明の多結晶半導体膜の製造方法
は、水素及び酸素が十分に除去された非晶質の半導体膜
を得る工程と、低融点ガラス基板の使用が可能な温度に
保持して上記非晶質の半導体膜にエキシマレーザーを３
０ショット（ｓｈｏｔｓ）以上照射する工程と、を含む
ことを特徴としている。
は、水素及び酸素が十分に除去された非晶質の半導体膜
を得る工程と、低融点ガラス基板の使用が可能な温度に
保持して上記非晶質の半導体膜にエキシマレーザーを３
０ショット（ｓｈｏｔｓ）以上照射する工程と、を含む
ことを特徴としている。
【００１７】
【作用】上記の多結晶半導体膜は、（１１１）配向度５
０％以上であるので、たとえ同じ粒径のものであっても
ランダムな配向しか有しない多結晶半導体膜に比べてよ
り単結晶に近い特性を有することになり、電子移動度お
よび特性の均一性がより向上する。また、膜厚が３００
Å〜１０００Åで薄膜であるため、オフ電流の低減も可
能となる。
０％以上であるので、たとえ同じ粒径のものであっても
ランダムな配向しか有しない多結晶半導体膜に比べてよ
り単結晶に近い特性を有することになり、電子移動度お
よび特性の均一性がより向上する。また、膜厚が３００
Å〜１０００Åで薄膜であるため、オフ電流の低減も可
能となる。
【００１８】また、上記の薄膜トランジスタは、（１１
１）配向度５０％以上の多結晶半導体膜を少なくともチ
ャネル層に有し、その電子移動度および特性の均一性が
向上されたので、高品質なデバイスとなる。
１）配向度５０％以上の多結晶半導体膜を少なくともチ
ャネル層に有し、その電子移動度および特性の均一性が
向上されたので、高品質なデバイスとなる。
【００１９】また、上記の多結晶半導体膜の製造方法に
よれば、低温プロセスであるエキシマレーザーアニール
によって再結晶化を行うから、低融点のガラス基板など
を使用することができる。更に、結晶成長を阻害する水
素及び酸素を十分に除去した上で、エキシマレーザーパ
ルスの照射回数を３０ｓｈｏｔｓ以上として結晶成長を
起こさせるエネルギーを十分に与え、且つ温度を保持し
凝固過程を制御するので、結晶は横方向に成長して大粒
径化する。また、この結晶成長時、（１１１）面に優先
的に成長するため、結晶に配向を持たせながら大粒径化
を図ることができる。
よれば、低温プロセスであるエキシマレーザーアニール
によって再結晶化を行うから、低融点のガラス基板など
を使用することができる。更に、結晶成長を阻害する水
素及び酸素を十分に除去した上で、エキシマレーザーパ
ルスの照射回数を３０ｓｈｏｔｓ以上として結晶成長を
起こさせるエネルギーを十分に与え、且つ温度を保持し
凝固過程を制御するので、結晶は横方向に成長して大粒
径化する。また、この結晶成長時、（１１１）面に優先
的に成長するため、結晶に配向を持たせながら大粒径化
を図ることができる。
【００２０】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。
て説明する。
【００２１】本実施例における多結晶半導体膜の製造方
法は、低不純物なａ−Ｓｉ膜を形成する第１の工程と、
ａ−Ｓｉ膜に含まれる水素を除去する第２の工程と、ａ
−Ｓｉ膜に対してレーザーパルスを照射する第３の工程
とからなる。
法は、低不純物なａ−Ｓｉ膜を形成する第１の工程と、
ａ−Ｓｉ膜に含まれる水素を除去する第２の工程と、ａ
−Ｓｉ膜に対してレーザーパルスを照射する第３の工程
とからなる。
【００２２】第１の工程におけるａ−Ｓｉ膜の形成は、
プラズマＣＶＤ法により行うことができる。プラズマＣ
ＶＤ法によるａ−Ｓｉ膜の形成は、例えば、基板温度を
１７０℃、ＲＦパワーを０．０８Ｗ／ｃｍ2 、圧力を
０．４Ｔｏｒｒ、１００％ＳｉＨ4 （シランガス）を流
量２０ｓｃｃｍとした条件で行い、５００Åの膜厚に形
成した。なお、このプラズマＣＶＤ法により形成された
ａ−Ｓｉ膜には、不純物として水素、酸素、炭素、窒素
等が含まれているが、特に結晶成長を阻害する要因であ
る水素、酸素は、上記のように、チャンバーのバックグ
ランドの到達真空度を１０-7Ｔｏｒｒにして十分に高め
ているため、ａ−Ｓｉ膜中の酸素濃度は十分に低いもの
となる。
プラズマＣＶＤ法により行うことができる。プラズマＣ
ＶＤ法によるａ−Ｓｉ膜の形成は、例えば、基板温度を
１７０℃、ＲＦパワーを０．０８Ｗ／ｃｍ2 、圧力を
０．４Ｔｏｒｒ、１００％ＳｉＨ4 （シランガス）を流
量２０ｓｃｃｍとした条件で行い、５００Åの膜厚に形
成した。なお、このプラズマＣＶＤ法により形成された
ａ−Ｓｉ膜には、不純物として水素、酸素、炭素、窒素
等が含まれているが、特に結晶成長を阻害する要因であ
る水素、酸素は、上記のように、チャンバーのバックグ
ランドの到達真空度を１０-7Ｔｏｒｒにして十分に高め
ているため、ａ−Ｓｉ膜中の酸素濃度は十分に低いもの
となる。
【００２３】第２の工程における水素の除去は、上記ａ
−Ｓｉ膜を基板温度を４５０℃〜５９０℃に設定して３
０分〜８時間放置するアニール処理により行うことがで
きる。この脱水素化処理は、従来行われていた処理より
も入念に行われ、ａ−Ｓｉ膜中の水素濃度は十分に低く
される。
−Ｓｉ膜を基板温度を４５０℃〜５９０℃に設定して３
０分〜８時間放置するアニール処理により行うことがで
きる。この脱水素化処理は、従来行われていた処理より
も入念に行われ、ａ−Ｓｉ膜中の水素濃度は十分に低く
される。
【００２４】第３の工程におけるレーザーパルス照射に
おいては、ＸｅＣｌ，ＡｒＦ，ＫｒＦ，ＸｅＦなどのエ
キシマレーザーが用いられる。このときのレーザーエネ
ルギー密度は２００〜５００ｍＪ／ｃｍ2 に設定してお
り、パルス数は３０ｓｈｏｔｓ以上に設定している。ま
た、このときの基板温度は、２００〜５００℃に設定し
ている。ここに、上記のショット数は、従来におけるエ
キシマレーザーアニールにおける１〜８ｓｈｏｔｓより
も格段に多いものとなっている。
おいては、ＸｅＣｌ，ＡｒＦ，ＫｒＦ，ＸｅＦなどのエ
キシマレーザーが用いられる。このときのレーザーエネ
ルギー密度は２００〜５００ｍＪ／ｃｍ2 に設定してお
り、パルス数は３０ｓｈｏｔｓ以上に設定している。ま
た、このときの基板温度は、２００〜５００℃に設定し
ている。ここに、上記のショット数は、従来におけるエ
キシマレーザーアニールにおける１〜８ｓｈｏｔｓより
も格段に多いものとなっている。
【００２５】図１は、上記の多結晶半導体膜の製造方法
におけるエキシマレーザーパルス照射時のガラス基板１
０上のｐｏｌｙ−Ｓｉ膜１１の結晶成長の様子を示した
斜視図であり、レーザーパルスのショット数が増えるに
従って横方向に二次的に結晶成長が起こって結晶粒径が
大きくなることが分かる。また、図には示されていない
が、結晶粒は（１１１）面に配向する。
におけるエキシマレーザーパルス照射時のガラス基板１
０上のｐｏｌｙ−Ｓｉ膜１１の結晶成長の様子を示した
斜視図であり、レーザーパルスのショット数が増えるに
従って横方向に二次的に結晶成長が起こって結晶粒径が
大きくなることが分かる。また、図には示されていない
が、結晶粒は（１１１）面に配向する。
【００２６】以下、上記の製造方法により製造された多
結晶半導体膜において、結晶が（１１１）配向して大粒
径化する理由について考察する。
結晶半導体膜において、結晶が（１１１）配向して大粒
径化する理由について考察する。
【００２７】まず、同図（ａ）に示すように、エキシマ
レーザーが照射されることにより、出発膜であるａ−Ｓ
ｉ膜は小粒径のｐｏｌｙ−Ｓｉ膜に変化する。そして、
上記ｐｏｌｙ−Ｓｉ膜の結晶粒径が膜厚と同程度にな
り、粒の形状が柱状になる。この変化は、従来方法にお
いても同じであり、この小粒径のｐｏｌｙ−Ｓｉ膜にお
いては、結晶の配向はランダムである。
レーザーが照射されることにより、出発膜であるａ−Ｓ
ｉ膜は小粒径のｐｏｌｙ−Ｓｉ膜に変化する。そして、
上記ｐｏｌｙ−Ｓｉ膜の結晶粒径が膜厚と同程度にな
り、粒の形状が柱状になる。この変化は、従来方法にお
いても同じであり、この小粒径のｐｏｌｙ−Ｓｉ膜にお
いては、結晶の配向はランダムである。
【００２８】ところで、このエキシマレーザーアニール
法を利用する従来の多結晶半導体膜の製造方法において
は、エキシマレーザーのショット回数を増やしてもそれ
に比例して結晶粒径が飛躍的に大粒径化することはなか
った。これは、エキシマレーザーのショット回数を増や
すと、粒界部分が溶融し、部分的には横方向に２次元的
に結晶成長が起こり一部の結晶粒は大きくなるが、ショ
ット数が一定以上の場合に出発材料に含有されている酸
素及び水素原子により、横方向の結晶成長が阻害される
からである。
法を利用する従来の多結晶半導体膜の製造方法において
は、エキシマレーザーのショット回数を増やしてもそれ
に比例して結晶粒径が飛躍的に大粒径化することはなか
った。これは、エキシマレーザーのショット回数を増や
すと、粒界部分が溶融し、部分的には横方向に２次元的
に結晶成長が起こり一部の結晶粒は大きくなるが、ショ
ット数が一定以上の場合に出発材料に含有されている酸
素及び水素原子により、横方向の結晶成長が阻害される
からである。
【００２９】これに対し、本発明では、前記の第１及び
第２の工程において、結晶成長を阻害する要因となる酸
素及び水素が十分に除去されているので、レーザーパル
スのショット数が増えるに従って横方向に二次的に結晶
成長が起こって結晶粒径が大きくなる。
第２の工程において、結晶成長を阻害する要因となる酸
素及び水素が十分に除去されているので、レーザーパル
スのショット数が増えるに従って横方向に二次的に結晶
成長が起こって結晶粒径が大きくなる。
【００３０】そして、上記ｐｏｌｙ−Ｓｉ膜の結晶粒径
が膜厚と同程度になり、粒の形状が柱状になると、表面
自由エネルギーの異方性が大きな影響を及ぼすようにな
る。つまり、外部から結晶成長を起こさせるエネルギー
を加えた場合、表面自由エネルギーが最小となる方向に
配向しようとする。これは、よりエネルギー的に安定な
面に落ちつこうとするからである。Ｓｉ表面の表面自由
エネルギーはＳｉのブロークンボンド密度に関係し、Ｓ
ｉ表面では（１１１）面の密度が最も小さくなり、（１
１１）面に優先的に配向することになる。そして、この
ときに、上記したように、前記の第１及び第２の工程に
おいて、結晶成長を阻害する要因となる酸素及び水素が
十分に除去されていることにより、（１１１）面への配
向が円滑に行われ、（１１１）面の配向を有する結晶粒
が優先的に成長すると考えられる。
が膜厚と同程度になり、粒の形状が柱状になると、表面
自由エネルギーの異方性が大きな影響を及ぼすようにな
る。つまり、外部から結晶成長を起こさせるエネルギー
を加えた場合、表面自由エネルギーが最小となる方向に
配向しようとする。これは、よりエネルギー的に安定な
面に落ちつこうとするからである。Ｓｉ表面の表面自由
エネルギーはＳｉのブロークンボンド密度に関係し、Ｓ
ｉ表面では（１１１）面の密度が最も小さくなり、（１
１１）面に優先的に配向することになる。そして、この
ときに、上記したように、前記の第１及び第２の工程に
おいて、結晶成長を阻害する要因となる酸素及び水素が
十分に除去されていることにより、（１１１）面への配
向が円滑に行われ、（１１１）面の配向を有する結晶粒
が優先的に成長すると考えられる。
【００３１】即ち、前記のｐｏｌｙ−Ｓｉ膜を形成して
いる各々の結晶は、当初は小粒径であり配向もばらばら
であるが、前述したように、その粒の形状が柱状となっ
た後において、引き続き照射されるエキシマレーザーに
て結晶成長を起こさせるエネルギーが次々と付与される
ため、各々の結晶の粒界面において（１１１）面への配
向が優先的に進み、（１１１）面に配向を有している結
晶は、これと接している他の面に配向を持つ結晶を取り
崩して成長し、その結果、（１１１）の面に配向する結
晶が大粒径化するものと考えられる。
いる各々の結晶は、当初は小粒径であり配向もばらばら
であるが、前述したように、その粒の形状が柱状となっ
た後において、引き続き照射されるエキシマレーザーに
て結晶成長を起こさせるエネルギーが次々と付与される
ため、各々の結晶の粒界面において（１１１）面への配
向が優先的に進み、（１１１）面に配向を有している結
晶は、これと接している他の面に配向を持つ結晶を取り
崩して成長し、その結果、（１１１）の面に配向する結
晶が大粒径化するものと考えられる。
【００３２】結晶の大粒径化は、上記したように、出発
膜中の不純物である酸素濃度と水素濃度の影響を受け
る。水素濃度と結晶粒径の関係、及び酸素濃度と結晶粒
径の関係を調べたので以下に示す。なお、このときの条
件は、基板温度を４００℃、エキシマレーザーエネルギ
ー密度を３５０ｍＪ／ｃｍ2 、エキシマレーザーの照射
回数を１２８ｓｈｏｔｓとした。
膜中の不純物である酸素濃度と水素濃度の影響を受け
る。水素濃度と結晶粒径の関係、及び酸素濃度と結晶粒
径の関係を調べたので以下に示す。なお、このときの条
件は、基板温度を４００℃、エキシマレーザーエネルギ
ー密度を３５０ｍＪ／ｃｍ2 、エキシマレーザーの照射
回数を１２８ｓｈｏｔｓとした。
【００３３】 水素濃度：１×１０20／ｃｍ3 以上の場合→最大粒径：
６０００Å以下 水素濃度：５×１０19／ｃｍ3 以下の場合→最大粒径：
３μｍ以上 （酸素濃度は十分に少なくしている：４×１０18／ｃｍ
3 以下）
６０００Å以下 水素濃度：５×１０19／ｃｍ3 以下の場合→最大粒径：
３μｍ以上 （酸素濃度は十分に少なくしている：４×１０18／ｃｍ
3 以下）
【００３４】 酸素濃度：１×１０19／ｃｍ3 以上の場合→最大粒径：
６０００Å以下 酸素濃度：４×１０18／ｃｍ3 以下の場合→最大粒径：
３μｍ以上 （水素濃度は十分に少なくしている：５×１０19／ｃｍ
3 以下）
６０００Å以下 酸素濃度：４×１０18／ｃｍ3 以下の場合→最大粒径：
３μｍ以上 （水素濃度は十分に少なくしている：５×１０19／ｃｍ
3 以下）
【００３５】従って、結晶の大粒径化のためには、出発
膜であるａ−Ｓｉ膜において酸素および水素ともに十分
に低濃度であることが必要であることがわかる。
膜であるａ−Ｓｉ膜において酸素および水素ともに十分
に低濃度であることが必要であることがわかる。
【００３６】図２は、粒径分布の推移を表したグラフで
あり、同図（ａ）はショット数が１回の場合を、同図
（ｂ）はショット数が６０回の場合を、同図（ｃ）はシ
ョット数が１２０回の場合をそれぞれ示している。これ
らの図から分かるように、ショット数が１回の時点で
は、大粒径（１．０〜２．０μｍ程度）の結晶は全く得
られないが、ショット数が６０回の時点で一部の結晶が
大粒径化し、ショット数が１２０回の時点で略全ての結
晶が大粒径化している。
あり、同図（ａ）はショット数が１回の場合を、同図
（ｂ）はショット数が６０回の場合を、同図（ｃ）はシ
ョット数が１２０回の場合をそれぞれ示している。これ
らの図から分かるように、ショット数が１回の時点で
は、大粒径（１．０〜２．０μｍ程度）の結晶は全く得
られないが、ショット数が６０回の時点で一部の結晶が
大粒径化し、ショット数が１２０回の時点で略全ての結
晶が大粒径化している。
【００３７】図３（ａ）は、基板温度を一定（４００
℃）とし、エキシマレーザーショット数を変化させた場
合の配向の集中度の変化を示したグラフであり、このグ
ラフから分かるように、ショット数が多くなるに従って
（１１１）面の配向を有する結晶粒が成長し、ついには
（１１１）配向度５０％以上有の多結晶半導体膜が得ら
れる。一方、同図（ｂ）は、レーザーショット数を一定
（１２０ｓｈｏｔｓ）とし、基板温度を変化させた場合
の配向の集中度の変化を示したグラフであり、このグラ
フから分かるように、基板温度が高くなるに従って（１
１１）面の配向を有する結晶粒が成長し、ついには（１
１１）配向度５０％以上有する多結晶半導体膜が得られ
る。なお、この同図（ｂ）において、基板温度が室温
（ＲＴ）であるときの結晶の最大粒径は５０００Å、基
板温度が２００℃のときは７５００Å，基板温度が３０
０℃のときは１．５μｍ、基板温度が４００℃のときは
４．５μｍであった。
℃）とし、エキシマレーザーショット数を変化させた場
合の配向の集中度の変化を示したグラフであり、このグ
ラフから分かるように、ショット数が多くなるに従って
（１１１）面の配向を有する結晶粒が成長し、ついには
（１１１）配向度５０％以上有の多結晶半導体膜が得ら
れる。一方、同図（ｂ）は、レーザーショット数を一定
（１２０ｓｈｏｔｓ）とし、基板温度を変化させた場合
の配向の集中度の変化を示したグラフであり、このグラ
フから分かるように、基板温度が高くなるに従って（１
１１）面の配向を有する結晶粒が成長し、ついには（１
１１）配向度５０％以上有する多結晶半導体膜が得られ
る。なお、この同図（ｂ）において、基板温度が室温
（ＲＴ）であるときの結晶の最大粒径は５０００Å、基
板温度が２００℃のときは７５００Å，基板温度が３０
０℃のときは１．５μｍ、基板温度が４００℃のときは
４．５μｍであった。
【００３８】以上のように、本発明の多結晶半導体膜の
製造方法によれば、ａ−Ｓｉ膜を形成する第１の工程に
おいては、その膜厚を比較的薄くし、且つプラズマＣＶ
Ｄ装置のバックグランドの真空度を十分に高くしてａ−
Ｓｉ膜中の酸素を十分に除去し、第２の工程においては
ａ−Ｓｉ膜に含まれる水素を比較的長時間（或いは高
温）での熱アニールによって十分に除去し、第３の工程
においては酸素及び水素が十分に除去されたａ−Ｓｉ膜
に対して所定の温度を付与しつつレーザーパルスを多数
回照射するようにしたので、再結晶化ｐｏｌｙ−Ｓｉ膜
１１においてその結晶粒径を数μ程度に均一な粒径分布
で大粒径化させ且つ結晶に（１１１）面の配向を持たせ
ることができるようになった。
製造方法によれば、ａ−Ｓｉ膜を形成する第１の工程に
おいては、その膜厚を比較的薄くし、且つプラズマＣＶ
Ｄ装置のバックグランドの真空度を十分に高くしてａ−
Ｓｉ膜中の酸素を十分に除去し、第２の工程においては
ａ−Ｓｉ膜に含まれる水素を比較的長時間（或いは高
温）での熱アニールによって十分に除去し、第３の工程
においては酸素及び水素が十分に除去されたａ−Ｓｉ膜
に対して所定の温度を付与しつつレーザーパルスを多数
回照射するようにしたので、再結晶化ｐｏｌｙ−Ｓｉ膜
１１においてその結晶粒径を数μ程度に均一な粒径分布
で大粒径化させ且つ結晶に（１１１）面の配向を持たせ
ることができるようになった。
【００３９】このような大粒径で（１１１）配向を有す
る多結晶半導体膜を用いて薄膜トランジスタを作製する
ときは、その高い電子移動度によって薄膜トランジスタ
の高性能化を図ることができる。例えば、図４に示すよ
うに、膜厚が３００Å〜１０００Å程度で、１μｍ以上
の粒径を有する結晶を少なくとも含み、（１１１）配向
度５０％以上有するｐｏｌｙ−Ｓｉ膜１１を、歪点７０
０℃以下のガラス基板１０上に堆積し、ゲート絶縁膜１
２およびゲート電極１３を形成し、ソースおよびドレイ
ンとなる領域に不純物をドープしてソースＳ，ドレイン
Ｄを形成し、更に、ソース，ドレイン電極１４を順次形
成することにより作製できる。
る多結晶半導体膜を用いて薄膜トランジスタを作製する
ときは、その高い電子移動度によって薄膜トランジスタ
の高性能化を図ることができる。例えば、図４に示すよ
うに、膜厚が３００Å〜１０００Å程度で、１μｍ以上
の粒径を有する結晶を少なくとも含み、（１１１）配向
度５０％以上有するｐｏｌｙ−Ｓｉ膜１１を、歪点７０
０℃以下のガラス基板１０上に堆積し、ゲート絶縁膜１
２およびゲート電極１３を形成し、ソースおよびドレイ
ンとなる領域に不純物をドープしてソースＳ，ドレイン
Ｄを形成し、更に、ソース，ドレイン電極１４を順次形
成することにより作製できる。
【００４０】なお、このような大粒径で（１１１）配向
を有するｐｏｌｙ−Ｓｉ膜１１は少なくともチャネル層
に存在すればよく、従って、このチャネルとなる部分に
のみ選択的に多パルス照射するようにしてもよく、また
大粒径の一つの結晶内にチャネル層を形成することもで
きる。更に、別に形成した高濃度不純物層にてソースお
よびドレインを形成するようにしてもよいものである。
を有するｐｏｌｙ−Ｓｉ膜１１は少なくともチャネル層
に存在すればよく、従って、このチャネルとなる部分に
のみ選択的に多パルス照射するようにしてもよく、また
大粒径の一つの結晶内にチャネル層を形成することもで
きる。更に、別に形成した高濃度不純物層にてソースお
よびドレインを形成するようにしてもよいものである。
【００４１】また、この大粒径で配向を有する多結晶半
導体膜を核としてＣＶＤ法によりエピタキシャル成長さ
せて厚膜の多結晶半導体膜を形成することもできる。
導体膜を核としてＣＶＤ法によりエピタキシャル成長さ
せて厚膜の多結晶半導体膜を形成することもできる。
【００４２】更に、この大粒径で配向を有する多結晶半
導体膜を核として固相成長させた多結晶半導体膜を用い
て太陽電池を製造することも可能となり、その高い電子
移動度によって発電効率を高めることができる。例え
ば、図５（ａ）に示すように、裏面電極となる金属基板
１上にＳｉＯ2 膜２をアイランド状に形成すると共に、
各ＳｉＯ2 膜２上に上記の方法によって大粒径のｐｏｌ
ｙ−Ｓｉ膜３を形成する。そして、同図（ｂ）に示すよ
うに、ｎ+ 型ｐｏｌｙ−Ｓｉ膜４を固相成長により形成
する。このとき、上記の大粒径のｐｏｌｙ−Ｓｉ膜３が
核となり、上記ｎ+ 型ｐｏｌｙ−Ｓｉ膜４の結晶粒径は
大きなものとなる。次に、ｎ- 型ｐｏｌｙ−Ｓｉ膜５お
よびｐ+ 型ｐｏｌｙ−Ｓｉ膜６を順に形成した後、集電
極７を形成する。これにより、大結晶粒で結晶性に優れ
たＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）型
の多結晶太陽電池が得られる。
導体膜を核として固相成長させた多結晶半導体膜を用い
て太陽電池を製造することも可能となり、その高い電子
移動度によって発電効率を高めることができる。例え
ば、図５（ａ）に示すように、裏面電極となる金属基板
１上にＳｉＯ2 膜２をアイランド状に形成すると共に、
各ＳｉＯ2 膜２上に上記の方法によって大粒径のｐｏｌ
ｙ−Ｓｉ膜３を形成する。そして、同図（ｂ）に示すよ
うに、ｎ+ 型ｐｏｌｙ−Ｓｉ膜４を固相成長により形成
する。このとき、上記の大粒径のｐｏｌｙ−Ｓｉ膜３が
核となり、上記ｎ+ 型ｐｏｌｙ−Ｓｉ膜４の結晶粒径は
大きなものとなる。次に、ｎ- 型ｐｏｌｙ−Ｓｉ膜５お
よびｐ+ 型ｐｏｌｙ−Ｓｉ膜６を順に形成した後、集電
極７を形成する。これにより、大結晶粒で結晶性に優れ
たＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）型
の多結晶太陽電池が得られる。
【００４３】なお、以上の実施例では、プラズマＣＶＤ
法を用いて出発膜であるａ−Ｓｉ膜を形成したが、これ
に限らず、光ＣＶＤ法なども用いることができる。ま
た、ＬＰＣＶＤ法（５５０℃）では、装置的に到達真空
度を十分に高めることができず、水素濃度が７×１０19
／ｃｍ3 程度、酸素濃度が７×１０19／ｃｍ3 以上とな
り、多パルス照射しても大きな結晶は得られないが、今
後の技術開発により装置の到達真空度を高めることが可
能となって、酸素濃度および水素濃度を十分に低くする
ことができるようになれば、このＬＰＣＶＤ法で形成し
た薄膜のａ−Ｓｉ膜を用いて本発明の多パルス照射によ
る多結晶半導体膜の製造方法を適用することができる。
法を用いて出発膜であるａ−Ｓｉ膜を形成したが、これ
に限らず、光ＣＶＤ法なども用いることができる。ま
た、ＬＰＣＶＤ法（５５０℃）では、装置的に到達真空
度を十分に高めることができず、水素濃度が７×１０19
／ｃｍ3 程度、酸素濃度が７×１０19／ｃｍ3 以上とな
り、多パルス照射しても大きな結晶は得られないが、今
後の技術開発により装置の到達真空度を高めることが可
能となって、酸素濃度および水素濃度を十分に低くする
ことができるようになれば、このＬＰＣＶＤ法で形成し
た薄膜のａ−Ｓｉ膜を用いて本発明の多パルス照射によ
る多結晶半導体膜の製造方法を適用することができる。
【００４４】
【発明の効果】以上のように、本発明によれば、より単
結晶半導体膜の特性に近い多結晶半導体膜が得られ、上
記の多結晶半導体膜の製造方法により、低融点のガラス
基板などの上に結晶に配向を持たせながら薄膜で且つ大
粒径化を図ることができるという効果を奏する。また、
これを用いた薄膜トランジスタの性能は飛躍的に向上す
る。
結晶半導体膜の特性に近い多結晶半導体膜が得られ、上
記の多結晶半導体膜の製造方法により、低融点のガラス
基板などの上に結晶に配向を持たせながら薄膜で且つ大
粒径化を図ることができるという効果を奏する。また、
これを用いた薄膜トランジスタの性能は飛躍的に向上す
る。
【図１】本発明の多結晶半導体膜の製造方法におけるエ
キシマレーザーパルス照射によるシリコン膜の結晶成長
の様子を示した斜視図である。
キシマレーザーパルス照射によるシリコン膜の結晶成長
の様子を示した斜視図である。
【図２】本発明の多結晶半導体膜の製造方法におけるエ
キシマレーザーパルス照射による粒径分布の推移を表し
たグラフである。
キシマレーザーパルス照射による粒径分布の推移を表し
たグラフである。
【図３】本発明の多結晶半導体膜の製造方法におけるエ
キシマレーザーパルス照射による結晶の配向性の変化を
Ｘ線回折パターンにより示したグラフである。
キシマレーザーパルス照射による結晶の配向性の変化を
Ｘ線回折パターンにより示したグラフである。
【図４】本発明の多結晶半導体膜を用いた薄膜トランジ
スタの縦断面図である。
スタの縦断面図である。
【図５】本発明の多結晶半導体膜を用いた太陽電池の製
造方法を工程順に示した縦断面図である。
造方法を工程順に示した縦断面図である。
１ 金属基板 ２ ＳｉＯ2 膜 ３ 大粒径のｐｏｌｙ−Ｓｉ膜 ４ ｎ+ 型ｐｏｌｙ−Ｓｉ膜 ５ ｎ- 型ｐｏｌｙ−Ｓｉ膜 ６ ｐ+ 型ｐｏｌｙ−Ｓｉ膜 ７ 集電極 １０ ガラス基板 １１ 大粒径のｐｏｌｙ−Ｓｉ膜 １２ ゲート絶縁膜 １３ ゲート電極 １４ ソース，ドレイン電極
Claims (3)
- 【請求項１】 膜厚が３００Å〜１０００Åで且つ（１
１１）配向度５０％以上のノンドープ膜であり、結晶粒
径１μｍ以上の粒を少なくとも含むことを特徴とする多
結晶半導体膜。 - 【請求項２】 絶縁性基板として低融点ガラス基板を用
い、少なくともチャネル層に請求項１の多結晶半導体膜
を有していることを特徴とする薄膜トランジスタ。 - 【請求項３】 水素及び酸素が十分に除去された非晶質
の半導体膜を得る工程と、低融点ガラス基板の使用が可
能な温度に保持して上記非晶質の半導体膜にエキシマレ
ーザーを３０ショット以上照射する工程と、を含むこと
を特徴とする多結晶半導体膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09226093A JP3357707B2 (ja) | 1993-03-25 | 1993-03-25 | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09226093A JP3357707B2 (ja) | 1993-03-25 | 1993-03-25 | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283422A true JPH06283422A (ja) | 1994-10-07 |
| JP3357707B2 JP3357707B2 (ja) | 2002-12-16 |
Family
ID=14049444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09226093A Expired - Lifetime JP3357707B2 (ja) | 1993-03-25 | 1993-03-25 | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357707B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001093854A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | 多結晶膜の製造方法および半導体装置の製造方法 |
| US6322625B2 (en) | 1996-05-28 | 2001-11-27 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| CN100347819C (zh) * | 2002-09-02 | 2007-11-07 | 株式会社日立显示器 | 显示装置的制造方法以及制造装置 |
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
| US7906414B2 (en) | 2002-08-19 | 2011-03-15 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US8815662B2 (en) | 2009-11-24 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
-
1993
- 1993-03-25 JP JP09226093A patent/JP3357707B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6322625B2 (en) | 1996-05-28 | 2001-11-27 | The Trustees Of Columbia University In The City Of New York | Crystallization processing of semiconductor film regions on a substrate, and devices made therewith |
| JP2001093854A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | 多結晶膜の製造方法および半導体装置の製造方法 |
| JP4701467B2 (ja) * | 1999-09-22 | 2011-06-15 | ソニー株式会社 | 多結晶膜の製造方法および半導体装置の製造方法 |
| US7906414B2 (en) | 2002-08-19 | 2011-03-15 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| US8479681B2 (en) | 2002-08-19 | 2013-07-09 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
| CN100347819C (zh) * | 2002-09-02 | 2007-11-07 | 株式会社日立显示器 | 显示装置的制造方法以及制造装置 |
| US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
| US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US8815662B2 (en) | 2009-11-24 | 2014-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3357707B2 (ja) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306258B2 (ja) | 半導体装置の製造方法 | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| US6403497B1 (en) | Method of manufacturing semiconductor device by two stage heating of deposited noncrystalline semiconductor | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JPH06204137A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JP2007502025A (ja) | シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JP3220864B2 (ja) | 半導体装置の製造方法 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPH0888172A (ja) | 多結晶シリコン膜の作製方法 | |
| JPH04163910A (ja) | 半導体薄膜の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| KR960004903B1 (ko) | 반도체장치의 제조방법 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPH1197692A (ja) | 多結晶および液晶表示装置 | |
| JPH03132074A (ja) | 薄膜の製造方法及び薄膜トランジスターの製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 | |
| JPH11354446A (ja) | 半導体膜の製造方法 | |
| Fan et al. | Low-temperature-processed polycrystalline silicon thin-film transistors using a new two-step crystallization technique | |
| JPH1064816A (ja) | 半導体装置の製造方法 | |
| JPH03280474A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |