JP3306258B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3306258B2
JP3306258B2 JP21615095A JP21615095A JP3306258B2 JP 3306258 B2 JP3306258 B2 JP 3306258B2 JP 21615095 A JP21615095 A JP 21615095A JP 21615095 A JP21615095 A JP 21615095A JP 3306258 B2 JP3306258 B2 JP 3306258B2
Authority
JP
Japan
Prior art keywords
film
silicon film
polycrystalline silicon
semiconductor
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21615095A
Other languages
English (en)
Other versions
JPH08330598A (ja
Inventor
弘喜 浜田
貴一 平野
昭史 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21615095A priority Critical patent/JP3306258B2/ja
Priority to KR19960008126A priority patent/KR960035146A/ko
Priority to US08/622,842 priority patent/US6329269B1/en
Publication of JPH08330598A publication Critical patent/JPH08330598A/ja
Priority to US09/976,434 priority patent/US20020102820A1/en
Application granted granted Critical
Publication of JP3306258B2 publication Critical patent/JP3306258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体膜の処理方
法及び半導体装置の製造方法に関し、特に、不純物濃度
の低減が可能な多結晶シリコン等の半導体膜の処理方法
及び該半導体膜を用いた半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、キャリア移動度が非晶質シリコン
に比べ非常に高い多結晶シリコンを半導体層として用い
た半導体装置が注目されている。このような半導体装置
の一つに、薄膜トランジスタ（ＴＦＴ：Thin Film Tran
sistor) がある。
【０００３】以下に、非晶質シリコン膜を固相成長させ
て多結晶シリコン膜を得る、いわゆる固相成長法を用い
た従来の薄膜トランジスタの製造方法について説明す
る。図１７及び図１８は、従来の液晶ディスプレイの画
素駆動素子として用いられる薄膜トランジスタの製造工
程を示す。
【０００４】まず、図１７（ａ）に示すように、石英基
板１０１を用意する。次に、図１７（ｂ）に示すよう
に、石英基板１０１上に、ＣＶＤ（Chemical Vapor Dep
osition:化学的気相成長）法によって、温度５００〜６
００℃、ＳｉＨ4 流量：５０ｓｃｃｍの条件にて非晶質
シリコン膜１０２を形成する。
【０００５】さらに、図１７（ｃ）に示すように、非晶
質シリコン膜１０２を不活性ガスである窒素ガス雰囲気
中にて固相成長させ、多結晶シリコン膜１０３を得る。
固相成長の条件は、Ｎ2 ガス４リットル／ｍｉｎ、温度
５００〜６５０℃、時間：数時間〜１００時間である。
【０００６】さらに、図１７（ｄ）に示すように、多結
晶シリコン膜１０３上にゲート絶縁膜１０５を形成す
る。さらに、図１７（ｅ）に示すように、ゲート絶縁膜
１０５上にゲート電極１０６となる多結晶シリコン膜を
熱ＣＶＤ法を用いて形成する。そして、Ｎ2 雰囲気中で
１０５０℃、６０分の熱処理を行った後、多結晶シリコ
ン膜をパターニングしてゲート電極１０６を形成する。
なお、このゲート電極１０６は、金属、例えばアルミニ
ウム（Ａｌ）、クロム（Ｃｒ）などを蒸着法またはスパ
ッタ法によって形成してもよい。
【０００７】その後、図１８（ｆ）に示すように、異方
性エッチングにより、ゲート絶縁膜１０５に孔１０７，
１０７を形成する。そして、イオン注入法などにより、
リン（Ｐ）などのｎ型不純物１０８をドープし、その
後、Ｎ2 雰囲気中で９００℃、３０分熱処理を行い、多
結晶シリコン膜１０３中にｎ型のドレイン領域１０９及
びソース領域１１０を形成する。
【０００８】さらに、図１８（ｇ）に示すように、スパ
ッタ法により、石英基板１０１上の画素部領域上にＩＴ
Ｏ（Indium Tin Oxide）などからなる補助容量電極１１
１を形成する。
【０００９】さらに、図１８（ｈ）に示すように、スパ
ッタ法によりゲート配線１０６上にモリブデン（Ｍｏ）
などの金属、あるいは金属シリサイド、さらには多結晶
シリコンからなるゲート電極１１２を形成する。さら
に、窒化シリコンなどからなる層間絶縁膜１１３を全面
に形成し、エッチングなどを用いて層間絶縁膜１１３を
部分的に除去し、ドレイン領域１０９及びソース領域１
１０の上方にコンタクトホール１１４，１１４を形成す
る。
【００１０】その後、図１８（ｉ）に示すように、スパ
ッタ法により、画素部の層間絶縁膜１１３の上にＩＴＯ
からなる画素電極１１５を形成する。画素電極１１５
は、コンタクトホール１１４を通してソース領域１１０
と電気的に接続している。さらに、全面に導電膜を形成
した後パターニングすることにより、ドレイン領域１０
９に接続されるドレイン電極１１６と、ソース領域１１
０に電気的に接続されるソース電極１１７を形成する。
【００１１】以上の工程により、液晶ディスプレイ（Ｌ
ＣＤ）の画素駆動素子としての多結晶シリコンＴＦＴが
完成する。
【００１２】
【発明が解決しようとする課題】上記のように、従来の
ＴＦＴは、不活性ガス雰囲気下で固相成長して形成され
た多結晶シリコン膜を能動層として使用している。とこ
ろが、非晶質シリコン膜を固相成長させる際に、窒素ガ
スなどの不活性ガスの雰囲気中で固相成長を行わせる
と、多結晶シリコン膜の表面に著しい凹凸が形成され
る。
【００１３】図１９は、非晶質シリコン膜成膜時の原料
ガスとしてシラン（ＳｉＨ4 ）ガスを用いて多結晶シリ
コン膜を形成した場合における、多結晶シリコン膜の表
面粗さをＡＦＭ（Atomic Force Microscopy)を用いて測
定した結果を示す特性図である。図１９に示されるよう
に、多結晶シリコン膜の表面の平均粗さは４．８５Åで
あり、最大の凹凸（最大値と最小値の差）は１９．５Å
もあり、表面の段差が著しいことがわかる。このような
多結晶シリコン膜を薄膜トランジスタの能動層として使
用すると、多結晶シリコン膜表面の凹凸によりキャリア
が散乱され、薄膜トランジスタの駆動特性が劣化すると
いう問題があった。
【００１４】そこで、このような凹凸形状を有する多結
晶シリコン膜表面を研磨する方法が検討されている（Ap
pl. Phys. Lett., Vol.64, No.17,p.2273-2275,25 Apri
l 1994) 。
【００１５】この方法では、まず、熱酸化によって形成
したＳｉＯ2 膜上に減圧ＣＶＤ法を用いて形成した非晶
質シリコン膜を多結晶シリコン膜化し、次に多結晶シリ
コン膜の表面を機械的あるいは化学的に研磨することに
よって平らにした後、この平坦化された多結晶シリコン
膜を能動層とするＴＦＴを作製している。
【００１６】しかしながら、機械的あるいは化学的な研
磨を行うにあたっては、高価な装置が必要となるばかり
か、その条件を継続的に維持するために装置の維持管理
にも十分な配慮が必要となる。このために、製造コスト
が増大するという問題がある。
【００１７】また、上記のような方法により成膜された
多結晶シリコン膜中には、酸素などの不純物が含まれて
いる。このような不純物は膜中に結晶欠陥などを生じさ
せるため、その濃度が低い方が好ましい。しかしなが
ら、現状の成膜装置、例えばＣＶＤ装置などを用いた製
造プロセスでは、成膜段階から酸素などの不純物濃度を
下げるには限界があり、特に酸素濃度の低減が困難なこ
とが知られている。例えば、ＰＥ−ＣＶＤ（プラズマＣ
ＶＤ）、ＬＰ−ＣＶＤ（減圧ＣＶＤ）装置などでは、成
膜中の酸素濃度を〜１０19ｃｍ-3程度にすることが限界
である。このため、非晶質シリコン膜を成膜した後、固
相成長法を用いて得られた多結晶シリコン膜中には、不
純物である酸素が多く含まれ、この酸素の存在に起因す
る結晶欠陥の発生によってＴＦＴの特性が劣化するとい
う問題もあった。
【００１８】本発明の目的は、非晶質状態から結晶化さ
れる半導体膜の表面を平滑に形成することが可能な半導
体装置の製造方法を提供することである。さらに、本発
明の目的は、半導体膜中の不純物濃度を低減し得る半導
体装置の製造方法を提供することである。
【００１９】
【課題を解決するための手段】請求項１に記載の半導体
装置の製造方法は、基板上に非晶質の半導体膜を形成す
る工程と、水蒸気を含む雰囲気中で前記非晶質の半導体
膜が結晶化しない温度で熱処理することによって、前記
非晶質の半導体膜の表面を酸化する工程と、前記半導体
膜表面の酸化膜を除去する工程と、前記酸化膜除去後の
非晶質の半導体膜を熱処理して結晶化させる工程とを備
えたことをその要旨とする。
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】請求項２に記載の半導体装置の製造方法
は、基板上に非晶質の半導体膜を形成する工程と、水蒸
気と酸素を含む雰囲気中で前記非晶質の半導体膜が結晶
化しない温度で熱処理することによって、前記非晶質の
半導体膜の表面を酸化する工程と、前記半導体膜表面の
酸化膜を除去する工程と、前記酸化膜除去後の非晶質の
半導体膜を熱処理して結晶化させる工程とを備えたこと
をその要旨とする。
【００２８】
【００２９】請求項３に記載の半導体装置の製造方法
は、請求項１または請求項２に記載の発明において、前
記熱処理が、固相成長法または溶融再結晶化法により行
われることをその要旨とする。
【００３０】請求項４に記載の半導体装置の製造方法
は、請求項１〜請求項３のいずれかに記載の発明におい
て、前記半導体膜はシリコン膜であることをその要旨と
する。
【００３１】請求項５に記載の薄膜トランジスタは、請
求項１〜請求項４のいずれかに記載の製造方法により製
造された半導体膜を能動層として用いたことをその要旨
とする。
【００３２】請求項６に記載の液晶表示装置は、請求項
５に記載の前記薄膜トランジスタを画素駆動素子として
用いたことをその要旨とする。
【００３３】請求項７に記載のドライバ一体型液晶表示
装置は、画素部と周辺駆動回路部とを同一基板上に形成
したドライバ一体型液晶表示装置において、請求項５に
記載の薄膜トランジスタを前記画素部と前記周辺駆動回
路部の駆動素子として用いたことをその要旨とする。
【００３４】請求項８に記載の光起電力装置は、請求項
１〜請求項４のいずれかに記載の製造方法により製造さ
れた半導体層を光電変換層として用いたことをその要旨
とする。
【００３５】請求項９に記載の薄膜トランジスタは、請
求項４に記載の半導体装置の製造方法によって形成され
た多結晶シリコン膜を能動層として用いることをその要
旨とする。
【００３６】請求項１０に記載の表示装置は、請求項９
に記載の薄膜トランジスタを画素駆動素子として用いた
ことをその要旨とする。
【００３７】
【００３８】請求項１１に記載の液晶表示装置は、請求
項９に記載の薄膜トランジスタを画素駆動素子として用
いたことをその要旨とする。
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】なお、特許請求の範囲で用いた用語「基
板」は、半導体基板や絶縁性基板のみならず、半導体膜
が形成される基礎となる下地層等が形成された基板をも
含む意味である。
【００５２】また、本発明の非晶質には、微結晶状態も
含まれるものである。さらに、本発明の対象となる半導
体膜としては、シリコン膜に限らず、例えば、II−VI
族、III−Ｖ族、IV−IV族等の化合物半導体膜も含まれ
る。
【００５３】
【発明の実施の形態】以下、本発明の実施形態について
説明する。本発明は、半導体膜、例えば多結晶シリコン
膜の膜質の向上に係る処理あるいは製造方法を提供する
ものであり、該方法は半導体膜を用いる半導体装置ある
いはその応用機器等に広く適用できるものである。従っ
て、以下では、主として半導体膜として多結晶シリコン
膜を用いた場合の処理あるいは製造方法について、多結
晶シリコン膜を能動層とする薄膜トランジスタを用いた
液晶表示装置及び光起電力装置などへの適用例を参照し
て説明する。
【００５４】第１の実施形態 図１及び図２は、本発明の第１の実施形態に係る薄膜ト
ランジスタの製造工程を示す製造工程説明図である。こ
こでは、本発明を液晶表示装置の画素領域の各画素のス
イッチング素子に用いられる多結晶シリコン薄膜トラン
ジスタの製造工程に適用した場合について説明する。な
お、本実施形態は、請求項２９〜３２及び請求項３５〜
４１に対応するものである。
【００５５】まず、図１（ａ）に示すように、半導体あ
るいは絶縁性を有する基板１を用意する。半導体基板と
しては、シリコン基板、砒化ガリウム基板が用いられ
る。絶縁性基板としては、ガラス、石英ガラス、高耐熱
ガラス、高耐熱樹脂、セラミックスなどのあらゆる絶縁
材料による基板を含むのみならず、表面にシリコン膜な
どの絶縁膜を設けた金属などの導電性基板、さらには同
じく表面にシリコン酸化膜などの絶縁膜を設けた半導体
性基板をも用いることができる。
【００５６】次に、図１（ｂ）に示すように、基板１上
に、プラズマＣＶＤ法により非晶質シリコン膜２を形成
する。形成条件は、 である。
【００５７】なお、非晶質シリコン膜２は、ＬＰ−ＣＶ
Ｄ法を用いて形成することもできる。この場合の成膜条
件としては、例えば、表１に示す条件が設定される。
【００５８】
【表１】
【００５９】次に、図１（ｃ）に示すように、熱処理を
施すことにより、非晶質シリコン膜２を固相成長させて
多結晶シリコン膜３を得る。この固相成長は、酸素元素
を含むガス４を含んだ雰囲気中で行う。そして、熱処理
条件として、 基板温度：５００〜６５０℃ 処理時間：１０時間以上 に設定される。酸素元素を含むガスとしては、例えばＯ
2 、Ｏ3 、ＣＯ、ＣＯ2、ＮＯ、Ｎ2 Ｏなどが用いられ
る。そして、この多結晶シリコン膜３がＴＦＴの能動層
となる。
【００６０】この後、多結晶シリコン膜３中の結晶欠陥
を低減させるために、熱処理を行う。熱処理の条件は、
当該多結晶シリコン薄膜トランジスタの製造が高温プロ
セスあるいは低温プロセスのいずれが適用されるかによ
って異なる。例えば、基板１として高耐熱ガラスや石英
基板等を用いて高温プロセスを適用する場合には、熱処
理はＮ2 雰囲気中で１０５０℃、０．５時間行われる。
また、基板１として通常のガラス等を用いて低温プロセ
スを適用する場合には、熱処理はＮ2 雰囲気中で温度５
００〜６５０℃、１０時間行われる。
【００６１】さらに、図１（ｄ）に示すように、多結晶
シリコン膜３上にゲート絶縁膜５を形成する。ゲート絶
縁膜５の形成方法としては、ＡＰ−ＣＶＤ（常圧ＣＶ
Ｄ）法、ＬＰ−ＣＶＤ（減圧ＣＶＤ）法、スパッタ法な
どが用いられる。
【００６２】ＡＰ−ＣＶＤ法の場合には、Ｏ2 ガスとＳ
ｉＨ4 ガスとをＯ2 ／ＳｉＨ4 ＝３〜１０として、成膜
温度が４００〜４５０℃で成膜される。また、ＬＰ−Ｃ
ＶＤ法の場合には、Ｏ2 ガスとＳｉＨ4 ガスとをＯ2 ／
ＳｉＨ4 ＝５〜２００として、成膜温度が４００〜４５
０℃で圧力１Torrで成膜される。さらに、スパッタ法の
場合には、圧力が５×１０-4〜５×１０-3Torr、ＲＦパ
ワーが３００Ｗで成膜される。
【００６３】さらに、図１（ｅ）に示すように、ゲート
絶縁膜５上に多結晶シリコン膜を熱ＣＶＤ法を用いて形
成した後、パターニングし、ゲート電極６を形成する。
なお、このゲート電極６は、金属、例えばアルミニウ
ム、クロムなどを蒸着法またはスパッタ法によって形成
してもよい。
【００６４】さらに、図２（ｆ）に示すように、異方性
エッチングを用いてゲート絶縁膜５中に孔７，７を形成
する。そして、イオンシャワードーピング法などにより
リンなどのｎ型不純物８をドープし、多結晶シリコン膜
３中にｎ型のドレイン領域９及びソース領域１０を形成
する。同時に、ゲート電極６中にもリンなどのｎ型不純
物がドープされる。これにより、ゲート電極６の低抵抗
化が図られる。
【００６５】さらに、図２（ｇ）に示すように、基板１
の画素領域上に、ＩＴＯなどからなる補助容量電極１１
を形成する。その後、スパッタ法によりゲート電極６の
上にモリブデンなどの金属、あるいは金属シリサイド、
さらには多結晶シリコン膜などからなるゲート配線１２
を形成する。
【００６６】さらに、図２（ｈ）に示すように、基板１
上の全面に窒化シリコンなどからなる層間絶縁膜１３を
形成する。そして、エッチングにより層間絶縁膜１３を
部分的に除去し、ドレイン領域９及びソース領域１０の
上方にコンタクトホール１４，１４を形成する。
【００６７】そして、図２（ｉ）に示すように、スパッ
タ法により、画素部に位置する層間絶縁膜１３の上に、
ＩＴＯからなる画素電極１５を形成する。画素電極１５
の一部は、コンタクトホール１４を通してソース領域１
０に電気的に接続されている。さらに、全面に導電材料
を形成した後、パターニングし、各々ドレイン領域９及
びソース領域１０に接続されるドレイン電極１６及びソ
ース電極１７を形成する。
【００６８】以上の工程により、ＬＣＤの画素駆動素子
としての多結晶シリコンＴＦＴが完成する。上記の工程
において、図１（ｃ）に示すように、酸素元素を含むガ
ス雰囲気中で非晶質シリコン膜を固相成長させた場合、
結晶化した多結晶シリコン膜の表面の凹凸は、従来の方
法、すなわち不活性ガス雰囲気中で固相成長させた場合
に比べ微小に形成されている。
【００６９】図３は、非晶質シリコン成膜時の原料ガス
としてシラン（ＳｉＨ4 ）ガスを用いた場合の、多結晶
シリコン膜の表面粗さをＡＦＭを用いて測定した結果を
示す特性図である。図３から明らかなように、上記のよ
うな製造方法による多結晶シリコン膜の表面の粗さはほ
とんど均一になっており、その平均値は約１．８２Åで
ある。これは、図１９に示す従来の場合に比べ極めて微
小となっていることがわかる。
【００７０】また、図４は、上記のような方法により製
造した多結晶シリコン膜を用いたＴＦＴの特性を示す特
性図である。図４の横軸は、ゲート電極に印加されるゲ
ート電圧を示し、縦軸はドレイン電流を示している。ま
た、破線は従来の方法により製造したＴＦＴの特性を示
し、実線は上記の方法により製造したＴＦＴの特性を示
している。両者の比較より、本発明のＴＦＴは、オン電
流が高くなり、かつオフ電流は低くなっている。従っ
て、従来のＴＦＴの特性に比べ、オフ時のリーク電流が
小さく、オン時の駆動電流が大きい優れた特性を示すこ
とがわかる。
【００７１】上記のような方法により製造された多結晶
シリコンＴＦＴは、例えば透過型ＬＣＤの画素部の画素
駆動素子として好適に用いられる。従って、ここで透過
型ＬＣＤの画素部の構造について説明する。図５は、ア
クティブマトリクス方式ＬＣＤの構成を示すブロック図
である。ＬＣＤは、画素部２３と、ドレインドライバ２
６及びゲートドライバ２５とを備えている。画素部２３
には、ゲート配線Ｇ1・・・Ｇm,Ｇm+1 ・・・Ｇi とド
レイン配線Ｄ1 ・・・Ｄn,Ｄn+1 ・・・Ｄj とが配置さ
れている。各ゲート配線と各ドレイン配線とはそれぞれ
直交し、その直交部分に画素２４が設けられている。各
ゲート配線はゲートドライバ２５に接続され、ゲートド
ライバ２５からゲート信号が印加されるように構成さ
れ、また、各ドレイン配線は、ドレインドライバ２６に
接続されており、このドレインドライバ２６からデータ
信号から印加されるように構成されている。このドレイ
ンドライバ２６及びゲートドライバ２５により周辺駆動
回路が構成されている。そして、ドレインドライバ２６
及びゲートドライバ２５のうち、少なくとも一方が画素
部２３と同一基板上に形成されており、このような構造
のＬＣＤがいわゆるドライバ一体型ＬＣＤと称される。
【００７２】図６は、ゲート配線とドレイン配線との直
交部分に設けられている画素２４の等価回路図である。
さらに、図７は、画素部周辺の具体的な平面構造図であ
り、図８は、図７中の切断線Ａ−Ａに沿った方向からの
断面構造図である。図６〜図８に示すように、画素２４
は、画素駆動素子としてのＴＦＴ２０と、液晶セルＬＣ
及び補助容量ＣＳから構成される。ゲート配線Ｇm には
ＴＦＴのゲートＧが接続され、ドレイン配線Ｄn にはＴ
ＦＴのドレインＤが接続されている。そして、ＴＦＴの
ソースＳには、液晶セルＬＣの表示電極と補助容量電極
とが接続されている。この液晶セルＬＣと補助容量ＣＳ
とにより信号蓄積素子が構成される。
【００７３】このように構成された画素において、ゲー
ト配線Ｇm を正電圧にしてＴＦＴのゲートに正電圧を印
加すると、ＴＦＴ２０がオンとなる。すると、ドレイン
配線Ｄn に印加されたデータ信号によって、液晶セルＬ
Ｃの静電容量と補助容量ＣＳとが充電される。反対に、
ゲート配線に負電圧を印加すると、ＴＦＴ２０がオフと
なり、その時点でドレイン配線に印加されていた電圧が
液晶セルの静電容量と補助容量とによって保持される。
このように、画素へ書き込みたいデータ信号をドレイン
配線に与えて、ゲート配線の印加電圧を制御することに
より、画素に任意のデータ信号を保持させておくことが
できる。その画素の保持しているデータ信号に応じて液
晶セルの透過率が変化し、画像が表示される。
【００７４】上記のように、ＬＣＤでは、ガラスや石英
などの基板上に多結晶シリコンＴＦＴを用いた画素領域
及び周辺駆動回路が製造される。このようなＬＣＤで
は、基板に用いる材料の耐熱特性に応じて高温製造プロ
セスと低温製造プロセスとが使い分けられる。低温製造
プロセスの場合、基板には耐熱性の低いガラス基板等が
使用されるため、製造プロセスにおいて高温度の処理工
程が行われると、ガラスなどの基板に熱変形や反りなど
が生じる。このために、基板上への多結晶シリコンＴＦ
Ｔの製造プロセスは、低温度、例えば５００〜６５０℃
の温度下で行われることが必要とされる。従って、本発
明のように、酸素元素を含む雰囲気下で、しかも低温度
で固相成長をさせることによって形成される多結晶シリ
コン膜は、このような低温プロセスが特に要求されるＬ
ＣＤに好適なものである。
【００７５】第２の実施形態 図９は、本発明の第２の実施形態に係る薄膜トランジス
タの主要な製造工程を示す説明図である。この第２の実
施形態では、第１の実施形態に対し、非晶質シリコン膜
を多結晶シリコン膜に結晶化させる固相成長プロセスが
異なるものである。従って、図９（ａ）〜図９（ｄ）に
示す製造工程は、第１の実施形態における図１（ａ）〜
図１（ｃ）に示す製造プロセスに置き換えられるもので
ある。なお、この第２の実施形態は、主に請求項１〜１
４及び請求項１９，２５，２９，３５に対応するもので
ある。
【００７６】以下、基板上に多結晶シリコン膜を形成す
る工程について説明する。まず、図９（ａ）に示すよう
に、半導体基板あるいは絶縁性基板１を用意する。半導
体基板としては、シリコン基板、砒化ガリウム基板が含
まれ、絶縁性基板としては、ガラス、石英ガラス、高耐
熱ガラス、高耐熱樹脂、セラミックスなどあらゆる絶縁
材料による基板が含まれる。また、表面にシリコン膜な
どの絶縁膜を設けた金属などの導電性基板、さらには表
面にシリコン酸化膜などの絶縁膜を設けた半導体性基板
も適用することができる。
【００７７】次に、図９（ｂ）に示すように、ＬＰＣＶ
Ｄ法を用いて、基板１上に非晶質シリコン膜２を形成す
る。成膜条件としては、例えば第１の実施形態と同様
に、表１に示す条件が設定される。
【００７８】なお、非晶質シリコン膜２は、プラズマＣ
ＶＤ法を用いて形成することもできる。この場合の成膜
条件は、例えば、 である。
【００７９】さらに、図９（ｃ）に示すように、熱処理
を施すことにより、非晶質シリコン膜２を固相成長させ
て多結晶シリコン膜３を得る。図１０は、この熱処理に
用いられる装置の構成を原理的に示す構成図である。非
晶質シリコン膜２が形成された基板１は石英管６１の内
部に導入される。石英管６１の周囲にはヒーター６２が
設けられており、このヒーター６２によって基板１が所
定の温度に加熱、維持される。石英管６１の一端には、
石英管６１の内部に所定のガスなどを導入するための導
入管７０が接続されている。また、この導入管７０には
さらに複数の導入管６４〜６６が接続されている。図示
の例では、酸素を導入するための酸素導入管６５と、ウ
エット酸素を導入するためのウエット酸素導入管６４及
び窒素ガスを導入するための窒素ガス導入管６６とが接
続されている。なお、窒素ガス導入管６６は、本発明に
おいては、特に必要なものではなく、後述する比較試験
の際に用いられるに過ぎないものである。また、ウエッ
ト酸素導入管６４の途中には、ウエット酸素発生器６７
が設けられている。このウエット酸素発生器６７には、
純水６９を保持した容器の周囲にヒーター６８が設けら
れている。そして、ウエット酸素導入管６４から供給さ
れた酸素ガスが純水中に放出され、さらにヒーター６８
によって加熱され、過飽和状態となった容器上部の水蒸
気と放出された酸素とが混合されウエット酸素が製造さ
れる。製造されたウエット酸素は、導入管７０を通して
石英管６１の内部に導入される。
【００８０】上記のような装置を用いて行われる熱処理
工程は、以下のような条件に設定される。まず、石英管
６１の内部は、固相成長雰囲気ガスとしてウエット酸素
が導入さされる。このウエット酸素は、過飽和状態であ
ることが好ましい。但し、水蒸気の含有量が数ｐｐｍか
ら数％程度である場合には、非晶質シリコン膜２の表面
に形成される酸化膜の形成速度が遅くなる。従って、過
飽和の状態は製造上の効率等を考慮して適宜決定され
る。
【００８１】また、基板温度は、非晶質シリコン膜２が
固相成長する必要な温度以上であり、かつ基板などに熱
歪みが生じない程度の温度範囲が選ばれる。例えば、５
８０℃〜６００℃の範囲に設定される。さらに、熱処理
時間は、基板温度との関係で異なるが、固相成長した多
結晶シリコン膜のグレインが十分に成長し得る時間、例
えば１０〜２０時間程度に設定される。
【００８２】上記のような熱処理条件によって、熱処理
を行うと、図９（ｃ）に示すように、非晶質シリコン２
が固相成長を始め、結晶粒子が成長し始める。このと
き、ウエット酸素雰囲気下にさらされた非晶質シリコン
膜２の表面には酸化膜３０が形成され始める。この酸化
膜３０は、化学量論比よりもＳｉリッチなシリコン酸化
膜が形成され、このために、非晶質シリコン膜２中に含
まれていた酸素が表面側に引き寄せられ、酸化膜中に取
り込まれる。この結果、結晶化したシリコン膜中の酸素
濃度は低下する。このような現象により、酸素濃度の極
めて低い多結晶シリコン膜３を得ることができる。
【００８３】なお、このウエット酸素雰囲気下での固相
成長は、ウエット酸素のみならず、ＣＯX ，Ｏ3 ，ＮX
Ｏ等のガス、あるいは窒素、アルゴン、キセノンなどの
不活性ガスを含む水蒸気雰囲気下で行うことも可能であ
る。
【００８４】この後、多結晶シリコン膜３中の結晶欠陥
を低減させるために、熱処理を行う。熱処理の条件は、
当該多結晶シリコン薄膜トランジスタの製造が高温プロ
セスあるいは低温プロセスのいずれが適用されるかによ
って異なる。例えば、基板１として高耐熱ガラスや石英
基板等を用いて高温プロセスを適用する場合には、熱処
理はＮ2 雰囲気中で１０５０℃、０．５時間行われる。
また、基板１として通常のガラス等を用いて低温プロセ
スを適用する場合には、熱処理はＮ2 雰囲気中で温度５
００〜６５０℃、１０時間行われる。この処理を行うこ
とにより、固相成長によって形成された多結晶シリコン
膜３中に生じた結晶欠陥を修復し、良質の多結晶シリコ
ン膜３を得ることができる。加えて、高温プロセスにお
いて高温（１０５０℃）の熱処理を行った場合には、上
記の固相成長工程に引き続き、さらに、結晶化された膜
中から酸化膜３０中へ酸素が取り込まれ、多結晶シリコ
ン膜３中の酸素含有濃度をさらに低下させることができ
る。
【００８５】さらに、図９（ｄ）に示すように、上記の
熱処理工程によって多結晶シリコン膜３の表面に形成さ
れた酸化膜３０をフッ酸等のウエットエッチングなどを
用いて除去する。これにより、基板１上に不純物として
の酸素含有濃度が極めて低い多結晶シリコン膜３を形成
することができる。そして、この多結晶シリコン膜３
が、図２（ｄ）〜図２（ｉ）に示す工程によって製造さ
れるＴＦＴの能動層として用いられる。
【００８６】この第２の実施形態に係る薄膜トランジス
タの製造プロセスに対し、以下のような２つの実験を行
った。第１の実験例 まず、基板上に非晶質シリコン膜をＬＰＣＶＤ法を用い
て形成した。非晶質シリコン膜の成膜条件は既に説明し
た表１の通りである。
【００８７】次に、表２に示す熱処理条件で、非晶質シ
リコン膜を固相成長させた。
【００８８】
【表２】
【００８９】熱処理には図１０に示す装置を使用した。
石英管６１の内部には、酸素と、ウエット酸素生成器に
より製造したウエット酸素を表中の流量で混合して導入
した。
【００９０】さらに、熱処理の温度プロファイルを図１
１に示す。図１１に示すように、石英管６１の内部を昇
温し、基板温度が６００℃となった時点で温度を固定
し、２０時間固相成長を行わせた。その後、Ｎ2 雰囲気
中で、温度６００℃、５０時間熱処理を施した。その結
果、結晶化した多結晶シリコン膜表面には３００Å程度
のシリコン酸化膜が形成された。このシリコン酸化膜
は、フッ酸を用いたウエットエッチングにより除去し
た。このようにして得られた多結晶シリコン膜２につい
て、膜中の酸素濃度及び結晶欠陥について検査した。比
較のために、従来のＮ 2 雰囲気下で固相成長させて得ら
れた多結晶シリコン膜についても同様の検査を行った。
その結果を表３及び表４に示す。表３は、原料ガスとし
てシランを用いた場合を示し、表４は、原料ガスとして
ジシランを用いた場合を示している。
【００９１】
【表３】
【００９２】
【表４】
【００９３】原料ガスとしてシランを用いた場合、ある
いはジシランを用いた場合のいずれにおいても酸素濃度
がＳＩＭＳ法による検出装置の検出限界以下となってお
り、それに伴って膜中の結晶欠陥の数も大きく低下して
いることが判明した。
【００９４】さらに、上記のようにして得られた多結晶
シリコン膜を用いてＴＦＴを製造し、その特性を検査し
た。図１４は、従来の方法によるＴＦＴと上記の実験例
による多結晶シリコン膜を用いたＴＦＴのしきい値電圧
と水素プラズマの処理時間との関係を示す特性図であ
る。図からわかるように、本実験例によるＴＦＴは短時
間の水素プラズマ処理によってしきい値電圧が所望の電
圧に低下するのに対し、従来のＴＦＴでは水素プラズマ
処理時間が長くかかり、しかも本実験例のＴＦＴのしい
き値電圧よりも高くなっている。これは、能動層に用い
た多結晶シリコン膜の膜中の結晶欠陥が低減されている
ことによるものである。このようなＴＦＴの特性の向上
を他のパラメーターによって表５に示す。
【００９５】
【表５】
【００９６】上記の表５に示すように、３時間の水素プ
ラズマ処理を行った場合、本実験例のＴＦＴでは、キャ
リア移動度が向上し、しきい値電圧が低下し、またサブ
スレッシュホールドスイング値（Ｓ値）が小さくなって
いることがわかる。従って、低電圧で駆動可能な応答速
度の速いＴＦＴが得られている。
【００９７】第２の実験例 この実験例は、第１の実験例に対し、固相成長後に、Ｎ
2 雰囲気下で高温の熱処理を行った点が異なる。
【００９８】まず、石英ガラス基板上に非晶質シリコン
膜をＬＰＣＶＤ法を用いて形成した。非晶質シリコン膜
の成膜条件は下記の表６の通りである。
【００９９】
【表６】
【０１００】次に、上記表２に示す熱処理条件と同じ条
件で、非晶質シリコン膜を固相成長させた。熱処理には
図１０に示す装置を使用した。石英管６１の内部には、
酸素と、ウエット酸素生成器により製造したウエット酸
素を表中の流量で混合して導入した。
【０１０１】さらに、図１１に示す熱処理の温度プロフ
ァイルに従って、石英管６１の内部を昇温し、基板温度
が６００℃となった時点で温度を固定し、２０時間固相
成長を行わせた。その後、Ｎ2 雰囲気中で、温度１０５
０℃、０．５時間熱処理を施した。その結果、結晶化し
た多結晶シリコン膜表面には３００Å程度のシリコン酸
化膜が形成された。このシリコン酸化膜は、フッ酸を用
いたウエットエッチングにより除去した。
【０１０２】また、比較のために、以下の従来の方法を
用いて多結晶シリコン膜を形成した。すなわち、石英ガ
ラス基板上に非晶質シリコン膜を形成した後、温度６０
０℃、２０時間、Ｎ2 雰囲気中で固相成長させ、多結晶
シリコン膜を形成した。さらに、温度１０００℃、０．
５時間、酸素雰囲気中で熱処理を行い、その後、表面に
形成された酸化膜を除去し、多結晶シリコン膜を得た。
【０１０３】このようにして得られた多結晶シリコン膜
２について、膜中の酸素濃度及び結晶欠陥について検査
した。その結果を表７に示す。
【０１０４】
【表７】
【０１０５】表７から明らかなように、本発明の多結晶
シリコン膜は、従来例に比べ、酸素濃度がＳＩＭＳ法に
よる検出装置の検出限界以下となっており、また、膜中
の結晶欠陥の数も大きく低下していることが判明した。
【０１０６】さらに、上記のようにして得られた多結晶
シリコン膜を用いてＴＦＴを製造し、その特性を検査し
た。その結果を表８に示す。なお、ＴＦＴはゲート幅Ｗ
＝５μｍ，ゲート長Ｌ＝５μｍ，シングルゲート構造の
ものを製造した。
【０１０７】
【表８】
【０１０８】上記の表８に示すように、本発明のＴＦＴ
では、キャリア移動度が向上し、しきい値電圧が低下
し、またサブスレッシュホールドスイング値（Ｓ値）が
小さくなっていることがわかる。従って、低電圧で駆動
可能な応答速度の速いＴＦＴが得られている。
【０１０９】第３の実施形態 上記の第２の実施形態による方法においては、非晶質シ
リコン膜の固相成長工程と、膜中の不純物である酸素の
除去工程を１回の熱処理により同時に行う方法について
説明したが、両者の工程を各々個別に行ってもよい。図
１３は、このような方法による多結晶シリコン膜の製造
工程を示した説明図である。なお、図１３に示すこの第
３の実施形態は、主に請求項１〜６及び請求項１５〜１
８，２４，２９，３５に対応するものである。
【０１１０】図１３（ａ）及び（ｂ）は、図９（ａ）、
（ｂ）に示す第２の実施形態の場合と同様であるので、
ここでの説明は省略する。引き続き、図１３（ｃ）に示
すように、ここでは非晶質シリコン膜２が結晶化しない
程度の低温度で、かつ膜中の酸素を除去し得るように熱
処理を行う。この場合、熱処理条件としては、以下のよ
うに設定される。
【０１１１】まず、雰囲気ガスとしては、第２の実施形
態と同様にウエット酸素を用いる。なお、ウェット酸素
のみならず、水蒸気とＯX やＯ3 、あるいはＮx Ｏを含
むウェット雰囲気中で行うこともできる。また、基板温
度としては、非晶質シリコンが固相成長を生じない程度
の低温で、かつ非晶質シリコンの表面に酸化膜３１が形
成され得る程度の温度範囲内で設定される。例えば、こ
の温度は５００℃〜５８０℃の範囲に設定される。また
熱処理時間としては、１０〜２０時間程度に設定され
る。
【０１１２】このような条件下で熱処理を行うと、第２
の実施形態の場合と同様に、非晶質シリコンの表面に酸
化膜３１が形成される過程において、非晶質シリコン中
の酸素が酸化膜中に取り込まれ、これによって非晶質シ
リコン膜中の酸素濃度は減少する。
【０１１３】さらに、図１３（ｄ）に示すように、一般
的な固相成長法を用いて、非晶質シリコン膜２を多結晶
シリコン膜３に結晶化させる。その後、表面に形成され
た酸化膜３１をウエットエッチングなどを用いて除去す
る。これにより酸素濃度の極めて少ない多結晶シリコン
膜３を得ることができる。なお、この工程においては、
予め酸化膜３１を除去した後、非晶質シリコン膜２を固
相成長させてもよい。
【０１１４】また、非晶質シリコン膜２から多結晶シリ
コン膜３を得るための方法として、溶融再結晶化法を用
いてもよい。この溶融再結晶化法は、基板温度を６００
℃以下に保持しつつ、非晶質シリコン膜２の表面だけを
溶融させて再結晶化させる方法であり、例えばレーザー
アニール法やＲＴＡ（Rapid Thermal Annealing)法があ
る。レーザーアニール法は、非晶質シリコン膜２の表面
にレーザーを照射して加熱溶融させる方法である。また
ＲＴＡ法は、非晶質シリコン膜２の表面にランプ光を照
射して加熱溶融させる方法である。このような方法によ
り製造された多結晶シリコン膜３は、この後に引き続き
行われる図１（ｄ）〜図２（ｉ）に示す工程によって製
造されるＴＦＴの能動層として用いられる。
【０１１５】また、第３の実施形態に係る薄膜トランジ
スタの製造方法においても、同様に実験を行った。図１
４は、この実験での非晶質シリコン膜の熱処理における
温度プロファイルである。この実験例では、基板温度５
７５℃で２０時間保持している。この温度では、非晶質
シリコンの結晶化は生じず、なおかつ非晶質シリコン膜
の表面はウエット酸素雰囲気下で酸化され、酸化膜が形
成される。また、この実験では、比較のために、従来と
同様に窒素雰囲気下で熱処理を行った例を示している。
表９は、熱処理後のアモルファスシリコン中の不純物の
含有濃度をＳＩＭＳ分析を用いて分析した結果を示して
いる。
【０１１６】
【表９】
【０１１７】表９から明らかなように、本実験例では、
熱処理の前後で酸素濃度が大幅に減少（検出限界以下）
していることがわかる。このため、このような酸素濃度
が極めて低い非晶質シリコン膜を多結晶化して得られた
多結晶シリコン膜は同様に膜中の酸素濃度が低く、従っ
て結晶欠陥の少ない優れた多結晶シリコン膜が得られ
る。
【０１１８】第４の実施形態 図１５は、本発明の第４の実施形態に係る太陽電池（光
起電力装置）の製造工程を順に示した説明図である。本
発明による多結晶シリコン膜の製造プロセスは、以下に
説明するような太陽電池の多結晶シリコン電極の製造プ
ロセスにも適用することができる。以下、その太陽電池
の製造工程につき図１５を参照して説明する。なお、こ
の第４の実施形態は、請求項２６〜２８に対応するもの
である。
【０１１９】まず、図１５（ａ）に示すように、高融点
金属からなる基板５０の表面上にプラズマＣＶＤ法など
を用いて、リン（Ｐ）がドープされたｎ型非晶質シリコ
ン膜５１と、ノンドープの非晶質シリコン膜５２を連続
的に成膜させる。
【０１２０】次に、図１５（ｂ）に示すように、ウエッ
ト酸素雰囲気中で熱処理を起こし、ｎ型の非晶質シリコ
ン膜５１及びノンドープの非晶質シリコン膜５２を固相
成長させる。この熱処理工程は、第２及び第３の実施形
態における熱処理と同様の条件で行うことができる。そ
して、第２の実施形態と同様の条件で熱処理を行うと、
ｎ型及びノンドープの非晶質シリコン膜５１，５２が固
相成長し、各々多結晶シリコン膜５１ａ，５２ａとな
り、ノンドープの多結晶シリコン膜５２ａ表面には、薄
い酸化膜が形成される。そして、ウエットエッチング等
を用いて表面の酸化膜を除去する。
【０１２１】また、第３の実施形態と同様の熱処理を行
った場合には、ノンドープの非晶質シリコン膜５２表面
が酸化される過程で、非晶質シリコン膜５１，５２中の
酸素が表面の酸化膜中に取り込まれ、膜中の酸素濃度が
低下する。そして、引き続き、あるいは表面の酸化膜を
除去した後、固相成長法、溶融再結晶化法などを適用し
て各々多結晶シリコン膜５１ａ，５２ａを結晶化させ
る。
【０１２２】さらに、図１５（ｃ）に示すように、プラ
ズマＣＶＤ法などを用いてボロン（Ｂ）などのｐ型不純
物がドープされたｐ型非晶質シリコン膜５３を形成す
る。そして、ウエット酸素雰囲気あるいはＮ2 雰囲気中
で熱処理を施し、多結晶シリコン膜５３ａを形成する。
【０１２３】さらに、図１５（ｄ）に示すように、ｐ型
の多結晶シリコン膜５３ａの上にＩＴＯの透明電極５４
を形成する。そして、所定の配線を接続し、太陽電池が
完成する。
【０１２４】上記のような工程によって形成された太陽
電池もｐｉｎ構造の各層、少なくともｉｎ層を構成する
多結晶シリコン膜は、酸素濃度が低減されており、これ
によって膜中の結晶欠陥が減少されている。従って、光
電変換効率の優れた太陽電池を得ることができる。
【０１２５】第１，第２及び第４の実施形態の変形例 第１の実施形態の図１（ｃ）に示す工程、第２の実施形
態の図９（ｃ）に示す工程、及び第４の実施形態の図１
５（ｂ）に示す工程では、ウェット酸素雰囲気中で非晶
質シリコン膜を固相成長させることによって多結晶シリ
コン膜を形成したが、この固相成長法に代えて、溶融再
結晶化法を用いることも可能である。溶融再結晶化法と
しては、レーザーアニール法やＲＴＡ法が用いられる。
例えば、図１６は、ウェット酸素の導入を可能としたレ
ーザーアニール装置の概略構成図である。レーザーアニ
ール装置８０は、容器８４の内部に基板８７を載置し、
加熱するためのステージ８６を備える。さらに、容器８
４には内部にウェット酸素を導入するための導入管８８
と、内部ガス排出用の排出管８９が設けられている。そ
して、エキシマレーザー８１から発射されたレーザー光
は、ミラー８２、ビームホモジナイザ８３、石英窓８５
を通して基板８７の表面に照射される。これにより、基
板８７表面の非晶質シリコン膜が溶融し再結晶化され
る。この際のアニール条件は、例えば以下のように設定
される。
【０１２６】
【０１２７】また、この溶融再結晶化工程の後には、既
に説明したように、Ｎ2 雰囲気中において熱処理を行
い、多結晶シリコン膜中の結晶欠陥の低減化を図っても
よい。この場合、溶融再結晶化工程が低温プロセスであ
ることを考慮すれば、上記熱処理も低温で行うことが好
ましいが、高温、例えば１０００℃程度で熱処理を行っ
ても構わない。
【０１２８】さらに、溶融再結晶化法としてＲＴＡ法を
用いる場合には、図１６に示す装置において、石英窓８
５の上部にＸｅランプを取り付ければよい。そして、ラ
ンプ入力を〜６００Ｗ程度とし、基板温度を５００〜６
００℃に設定することにより、非晶質シリコン膜を溶融
し、再結晶化させて多結晶シリコン膜を得ることができ
る。また、この後には、上記と同様の熱処理工程を行う
ことも可能である。
【０１２９】なお、本発明による製造プロセスにより製
造された多結晶シリコン膜あるいは該多結晶シリコン膜
を用いたＴＦＴは、特に低温プロセスにより製造される
種々の装置に適用することが可能である。従って、上記
のようにＬＣＤのみならず、ＣＣＤ（Charge-Coupled D
evice)のスイッチング素子や、ＳＲＡＭ（スタティック
型ランダムアクセスメモリ）などに用いることができ
る。また、多結晶シリコン配線などにおいて、膜中の結
晶欠陥に起因してマイグレーションなどの欠陥の発生が
懸念されるような場合にも、本発明の多結晶シリコン膜
の製造プロセス及び該プロセスにより製造された多結晶
シリコン膜を用いることができる。
【０１３０】さらに、上記の実施形態においては、半導
体膜として多結晶シリコン膜を用いた例について説明し
たが、本発明は、II−VI族、III−Ｖ族、IV−IV族等の
化合物半導体膜に対して適用することもできる。
【０１３１】
【発明の効果】このように、本発明の半導体装置の製造
方法によれば、従来の方法に比べ、より平坦な表面を持
つ多結晶シリコン膜等の半導体膜を得ることが可能とな
り、このような半導体膜を用いたＴＦＴなどの素子の特
性を向上させることができる。また、本発明の他の局面
による半導体装置の製造方法によれば、特に低温プロセ
スにおいても不純物である酸素の含有濃度の少ない多結
晶シリコン膜等の半導体膜を容易に形成することが可能
となり、結晶欠陥の少ない良質な半導体膜を得ることが
可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る薄膜トランジス
タの製造工程図。
【図２】図１に引き続く薄膜トランジスタの製造工程
図。
【図３】図１及び図２に示す製造工程により製造された
薄膜トランジスタの多結晶シリコン膜の表面粗さを示す
特性図。
【図４】本発明の第１の実施形態に係る薄膜トランジス
タのゲート電圧対ドレイン電流特性図。
【図５】本発明の第１の実施形態に係る薄膜トランジス
タが適用される液晶ディスプレイの平面構造ブロック
図。
【図６】図５に示す画素領域の等価回路図。
【図７】図５及び図６に示す画素領域の平面構造図。
【図８】図７中の切断線Ａ−Ａに沿う方向からの断面構
造図。
【図９】本発明の第２の実施形態に係る薄膜トランジス
タの主要な製造工程を示す製造工程図。
【図１０】図９に示す製造工程の熱処理工程に用いられ
る熱処理装置の構造原理図。
【図１１】本発明の第２の実施形態による薄膜トランジ
スタの実験例に適用される処理の温度プロファイル。
【図１２】第２の実施形態により製造された薄膜トラン
ジスタのしいき値電圧特定図。
【図１３】本発明の第３の実施形態に係る薄膜トランジ
スタの主要の製造工程を示す製造工程図。
【図１４】本発明の第３の実施形態に係る薄膜トランジ
スタの製造に適用される熱処理の温度プロファイル。
【図１５】本発明の第４の実施形態に係る太陽電池の製
造工程を示す製造工程図。
【図１６】非晶質シリコン膜の溶融再結晶化に用いられ
るレーザーアニール装置の概略構成図。
【図１７】従来の薄膜トランジスタの製造工程図。
【図１８】図１７に引き続き従来の薄膜トランジスタの
製造工程図。
【図１９】従来の製造方法により製造された薄膜トラン
ジスタの多結晶シリコン膜の表面粗さを示す測定図。
【符号の説明】
１…基板 ２…非晶質シリコン膜 ３…多結晶シリコン膜 ４…酸素元素を含むガス ２０…多結晶シリコンＴＦＴ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/12 Ｈ０１Ｌ 29/78 ６２７Ｇ 27/146 27/14 Ｃ 29/78 29/78 ３０１Ｐ 29/786 31/04 Ａ 31/04 (56)参考文献 特開 平６−317811（ＪＰ，Ａ) 特開 平７−162002（ＪＰ，Ａ) 特開 昭63−304670（ＪＰ，Ａ) 特開 平７−192998（ＪＰ，Ａ) 特開 平４−22127（ＪＰ，Ａ) 麻蒔立男著「超微細加工の基礎−半導 体製造技術−」日刊工業新聞社（1993年 ３月）特に第32頁第５〜７ (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20 H01L 21/336 H01L 31/04

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に非晶質の半導体膜を形成する工
    程と、 水蒸気を含む雰囲気中で前記非晶質の半導体膜が結晶化
    しない温度で熱処理することによって、前記非晶質の半
    導体膜の表面を酸化する工程と、 前記半導体膜表面の酸化膜を除去する工程と、 前記酸化膜除去後の非晶質の半導体膜を熱処理して結晶
    化させる工程とを備えたことを特徴とする、半導体装置
    の製造方法。
  2. 【請求項２】 基板上に非晶質の半導体膜を形成する工
    程と、 水蒸気と酸素を含む雰囲気中で前記非晶質の半導体膜が
    結晶化しない温度で熱処理することによって、前記非晶
    質の半導体膜の表面を酸化する工程と、 前記半導体膜表面の酸化膜を除去する工程と、 前記酸化膜除去後の非晶質の半導体膜を熱処理して結晶
    化させる工程とを備えたことを特徴とする、半導体装置
    の製造方法。
  3. 【請求項３】 前記熱処理が、固相成長法または溶融再
    結晶化法により行われることを特徴とする、請求項１ま
    たは請求項２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記半導体膜はシリコン膜であることを
    特徴とする、請求項１〜請求項３のいずれかに記載の半
    導体装置の製造方法。
  5. 【請求項５】 請求項１〜請求項４のいずれかに記載の
    製造方法により製造された半導体膜を能動層として用い
    たことを特徴とする、薄膜トランジスタ。
  6. 【請求項６】 請求項５に記載の前記薄膜トランジスタ
    を画素駆動素子として用いたことを特徴とする、液晶表
    示装置。
  7. 【請求項７】 画素部と周辺駆動回路部とを同一基板上
    に形成したドライバ一体型液晶表示装置において、請求項５ に記載の薄膜トランジスタを前記画素部と前記
    周辺駆動回路部の駆動素子として用いたことを特徴とす
    る、ドライバ一体型液晶表示装置。
  8. 【請求項８】 請求項１〜請求項４のいずれかに記載の
    製造方法により製造された半導体層を光電変換層として
    用いたことを特徴とする、光起電力装置。
  9. 【請求項９】 請求項４に記載の半導体装置の製造方法
    によって形成された多結晶シリコン膜を能動層として用
    いることを特徴とする、薄膜トランジスタ。
  10. 【請求項１０】 請求項９に記載の薄膜トランジスタを
    画素駆動素子として用いたことを特徴とする、表示装
    置。
  11. 【請求項１１】 請求項９に記載の薄膜トランジスタを
    画素駆動素子として用いたことを特徴とする、液晶表示
    装置。
JP21615095A 1995-03-27 1995-08-24 半導体装置の製造方法 Expired - Fee Related JP3306258B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21615095A JP3306258B2 (ja) 1995-03-27 1995-08-24 半導体装置の製造方法
KR19960008126A KR960035146A (ja) 1995-03-27 1996-03-25
US08/622,842 US6329269B1 (en) 1995-03-27 1996-03-27 Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen
US09/976,434 US20020102820A1 (en) 1995-03-27 2001-10-15 Method of treating semiconductor film and method of fabricating semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-68253 1995-03-27
JP6825395 1995-03-27
JP21615095A JP3306258B2 (ja) 1995-03-27 1995-08-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08330598A JPH08330598A (ja) 1996-12-13
JP3306258B2 true JP3306258B2 (ja) 2002-07-24

Family

ID=26409474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21615095A Expired - Fee Related JP3306258B2 (ja) 1995-03-27 1995-08-24 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6329269B1 (ja)
JP (1) JP3306258B2 (ja)
KR (1) KR960035146A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09234579A (ja) * 1996-02-28 1997-09-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
JP3856619B2 (ja) * 2000-04-13 2006-12-13 三菱電機株式会社 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
KR100715908B1 (ko) * 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20040038438A1 (en) * 2002-08-23 2004-02-26 Toppoly Optoelectronics Corp. Method for reducing surface roughness of polysilicon films for liquid crystal displays
CN100342493C (zh) * 2003-06-26 2007-10-10 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法
KR100623251B1 (ko) 2004-02-19 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터
KR100666552B1 (ko) 2004-06-30 2007-01-09 삼성에스디아이 주식회사 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자
KR100666563B1 (ko) 2004-07-05 2007-01-09 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
CN1303658C (zh) * 2004-07-09 2007-03-07 友达光电股份有限公司 薄膜晶体管的制造方法及其结构
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
WO2006101200A1 (ja) * 2005-03-24 2006-09-28 Kyocera Corporation 光電変換素子とその製造方法、及びこれを用いた光電変換モジュール
JP2007053279A (ja) * 2005-08-19 2007-03-01 Elpida Memory Inc 半導体装置の製造方法
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20070235320A1 (en) 2006-04-06 2007-10-11 Applied Materials, Inc. Reactive sputtering chamber with gas distribution tubes
US7674662B2 (en) 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
US20080264332A1 (en) * 2007-04-25 2008-10-30 Fareed Sepehry-Fard Method, system, and apparatus for doping and for multi-chamber high-throughput solid-phase epitaxy deposition process
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
KR101603180B1 (ko) 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI392774B (zh) * 2009-09-17 2013-04-11 Univ Nat Taiwan 維持材料表面平整度的製作方法
US7988470B2 (en) 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
JP5564023B2 (ja) 2011-09-08 2014-07-30 株式会社東芝 不揮発性記憶装置の製造方法
JP2013149937A (ja) * 2011-12-22 2013-08-01 Panasonic Corp 多結晶型シリコン太陽電池パネルおよびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730338A (en) 1980-07-30 1982-02-18 Nec Corp Thermal oxidizing device for semiconductor
JPS5815227A (ja) * 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−ル法
JPS5867046A (ja) 1981-10-19 1983-04-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4507181A (en) * 1984-02-17 1985-03-26 Energy Conversion Devices, Inc. Method of electro-coating a semiconductor device
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
JPH0637317A (ja) * 1990-04-11 1994-02-10 General Motors Corp <Gm> 薄膜トランジスタおよびその製造方法
US5266509A (en) * 1990-05-11 1993-11-30 North American Philips Corporation Fabrication method for a floating-gate field-effect transistor structure
US5280012A (en) * 1990-07-06 1994-01-18 Advanced Technology Materials Inc. Method of forming a superconducting oxide layer by MOCVD
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
JPH05315249A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置の製造方法
US5395457A (en) * 1992-12-16 1995-03-07 Sanyo Electric Co., Ltd. Photovoltaic device and method of manufacturing the same
JPH06252153A (ja) * 1993-03-01 1994-09-09 Toshiba Corp 半導体装置の製造方法
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5668663A (en) * 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5610430A (en) * 1994-06-27 1997-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device having reduced gate overlapping capacitance
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5770945A (en) * 1996-06-26 1998-06-23 The Regents Of The University Of California Seafloor magnetotelluric system and method for oil exploration
US5766994A (en) * 1997-04-11 1998-06-16 Vanguard International Semiconductor Corporation Dynamic random access memory fabrication method having stacked capacitors with increased capacitance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
麻蒔立男著「超微細加工の基礎−半導体製造技術−」日刊工業新聞社（１９９３年３月）特に第３２頁第５〜７

Also Published As

Publication number Publication date
JPH08330598A (ja) 1996-12-13
KR960035146A (ja) 1996-10-24
US20020102820A1 (en) 2002-08-01
US6329269B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JP3306258B2 (ja) 半導体装置の製造方法
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
EP0598409B1 (en) A method of manufacturing a semiconductor device
KR100227439B1 (ko) 다결정 박막 및 박막 반도체 장치 제작 방법
JP3221473B2 (ja) 半導体装置の作製方法
US5344796A (en) Method for making polycrystalline silicon thin film
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
JP2917392B2 (ja) 半導体装置の製造方法
JPH0422120A (ja) 薄膜半導体装置の製造方法
JP3357707B2 (ja) 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法
JP2917388B2 (ja) 半導体装置の製造方法
JPH08339960A (ja) 半導体装置の作製方法
JPH10189449A (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP3392325B2 (ja) 液晶表示装置
JP2002299235A (ja) 半導体薄膜形成方法及び薄膜半導体装置
JPH09139499A (ja) 薄膜トランジスタの製造方法
KR100270620B1 (ko) 다결정 실리콘 박막의 제조방법
JP2751420B2 (ja) 半導体装置の製造方法
JPH034564A (ja) 半導体装置の製造方法
WO2011161901A1 (ja) 多結晶シリコン薄膜の形成方法、多結晶シリコン薄膜基板、シリコン薄膜太陽電池及びシリコン薄膜トランジスタ装置
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JPH04163910A (ja) 半導体薄膜の製造方法
JPH0888172A (ja) 多結晶シリコン膜の作製方法
JPH09293872A (ja) 薄膜トランジスタの製造方法
KR0138874B1 (ko) 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees