JPH06260644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06260644A JPH06260644A JP4161293A JP4161293A JPH06260644A JP H06260644 A JPH06260644 A JP H06260644A JP 4161293 A JP4161293 A JP 4161293A JP 4161293 A JP4161293 A JP 4161293A JP H06260644 A JPH06260644 A JP H06260644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- silicon oxide
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】ポリシリコン膜上でのシリコン酸化膜の低温形
成と高品質化およびデバイス特性の向上を計る。 【構成】シリコン基板１上にアモルファスシリコン膜３
を成膜する。次で加熱し結晶化させてポリシリコン膜４
を形成後、ＣＶＤ酸化膜５を堆積し、続いて熱酸化法に
よりポリシリコン膜上にシリコン酸化膜６を形成する。
成と高品質化およびデバイス特性の向上を計る。 【構成】シリコン基板１上にアモルファスシリコン膜３
を成膜する。次で加熱し結晶化させてポリシリコン膜４
を形成後、ＣＶＤ酸化膜５を堆積し、続いて熱酸化法に
よりポリシリコン膜上にシリコン酸化膜６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に薄膜トランジスタに用いられる薄膜ポリシリ
コン膜やその他、各種電極、抵抗体、配線等に広く用い
られているポリシリコン膜上へのシリコン酸化膜の形成
方法に関する。
関し、特に薄膜トランジスタに用いられる薄膜ポリシリ
コン膜やその他、各種電極、抵抗体、配線等に広く用い
られているポリシリコン膜上へのシリコン酸化膜の形成
方法に関する。
【０００２】
【従来の技術】近年、ポリシリコン膜は薄膜トランジス
タ（以下ＴＦＴと称する）の材料などとして注目されて
いる。特にＳＲＡＭにおける負荷素子やアクティブマト
リックス型ＬＣＤにおけるスイッチ素子等への応用がさ
かんである。
タ（以下ＴＦＴと称する）の材料などとして注目されて
いる。特にＳＲＡＭにおける負荷素子やアクティブマト
リックス型ＬＣＤにおけるスイッチ素子等への応用がさ
かんである。
【０００３】また、従来のＩＣやＬＳＩでも広く用いら
れているポリシリコン膜は、電極や抵抗体または配線等
に重要な位置をしめている。このような状況下でポリシ
リコン膜とその上の絶縁膜、とくにシリコン酸化膜の高
品質化は重要な課題となっている。
れているポリシリコン膜は、電極や抵抗体または配線等
に重要な位置をしめている。このような状況下でポリシ
リコン膜とその上の絶縁膜、とくにシリコン酸化膜の高
品質化は重要な課題となっている。
【０００４】従来、ポリシリコン膜はＬＰＣＶＤ法など
により原料ガスにＳｉＨ4 （モノシラン）ガスを用いて
成長温度６００〜６５０℃程度で基板上に形成されてき
た。そしてシリコン酸化膜の形成には、ポリシリコン膜
の熱酸法とＣＶＤ法が主に用いられていた。一般にポリ
シリコン膜の熱酸化は普通の単結晶シリコン基板と同じ
方法がとられている。熱酸化法には大きく分けてＨ2 −
Ｏ2 雰囲気を用いるウェット酸化法とドライＯ2 雰囲気
を用いるドライ酸化法に分類される。同一温度では前者
は酸化速度が速く、後者は酸化速度が遅い。ポリシリコ
ン膜は単結晶シリコン基板と異なり多結晶状であるた
め、酸化条件や結晶構造の違いによって単結晶シリコン
基板とは酸化速度が異なることが多い。特に酸化条件の
低温化が要求されている中で酸化温度が１０００℃以下
になるとこの差は大きくなり、酸化速度だけではなくポ
リシリコン膜の構造に伴うポリシリコン膜酸化表面での
構造変化も多く見られるようになる。
により原料ガスにＳｉＨ4 （モノシラン）ガスを用いて
成長温度６００〜６５０℃程度で基板上に形成されてき
た。そしてシリコン酸化膜の形成には、ポリシリコン膜
の熱酸法とＣＶＤ法が主に用いられていた。一般にポリ
シリコン膜の熱酸化は普通の単結晶シリコン基板と同じ
方法がとられている。熱酸化法には大きく分けてＨ2 −
Ｏ2 雰囲気を用いるウェット酸化法とドライＯ2 雰囲気
を用いるドライ酸化法に分類される。同一温度では前者
は酸化速度が速く、後者は酸化速度が遅い。ポリシリコ
ン膜は単結晶シリコン基板と異なり多結晶状であるた
め、酸化条件や結晶構造の違いによって単結晶シリコン
基板とは酸化速度が異なることが多い。特に酸化条件の
低温化が要求されている中で酸化温度が１０００℃以下
になるとこの差は大きくなり、酸化速度だけではなくポ
リシリコン膜の構造に伴うポリシリコン膜酸化表面での
構造変化も多く見られるようになる。
【０００５】次にポリシリコン膜上へのＣＶＤ法による
酸化膜（ＣＶＤ酸化膜）の堆積について説明する。現
在、一般的に用いられているＣＶＤ酸化膜には大別して
２種類のシリコン酸化膜がある。第１には堆積温度が約
７００〜９００℃程度の温度領域を用いるＨＴＯ（Ｈｉ
ｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜であ
り、第２は約６００℃以下の温度領域を用いているＬＴ
Ｏ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜
である。これらのＣＶＤ酸化膜は種々の構造のＴＦＴや
その他のＩＣ、ＬＳＩのゲート酸化膜や層間膜、カバー
膜などとして用いられている。
酸化膜（ＣＶＤ酸化膜）の堆積について説明する。現
在、一般的に用いられているＣＶＤ酸化膜には大別して
２種類のシリコン酸化膜がある。第１には堆積温度が約
７００〜９００℃程度の温度領域を用いるＨＴＯ（Ｈｉ
ｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜であ
り、第２は約６００℃以下の温度領域を用いているＬＴ
Ｏ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜
である。これらのＣＶＤ酸化膜は種々の構造のＴＦＴや
その他のＩＣ、ＬＳＩのゲート酸化膜や層間膜、カバー
膜などとして用いられている。
【０００６】
【発明が解決しようとする課題】ＬＳＩの集積度が高ま
るにつれ、その作製プロセスは従来にも増してプロセス
の低温化が要求されている。このためポリシリコン膜上
のシリコン酸化膜も、その品質を低下させずに形成プロ
セスの低温化を図る必要がある。しかしながら、ポリシ
リコン膜上のシリコン酸化膜は、その形成方法が低温化
するにつれて多くの問題点が生じてくる。
るにつれ、その作製プロセスは従来にも増してプロセス
の低温化が要求されている。このためポリシリコン膜上
のシリコン酸化膜も、その品質を低下させずに形成プロ
セスの低温化を図る必要がある。しかしながら、ポリシ
リコン膜上のシリコン酸化膜は、その形成方法が低温化
するにつれて多くの問題点が生じてくる。
【０００７】ここで最も基本となる従来技術の問題点を
ポリシリコン膜の熱酸化を例とし、図面を用いて説明す
る。
ポリシリコン膜の熱酸化を例とし、図面を用いて説明す
る。
【０００８】まず図３（Ａ）に示すように、シリコン基
板１上にシリコン酸化膜２を形成した後、ＬＰＣＶＤ法
により原料ガスにＳｉＨ4 ガスを用いて成膜温度６５０
℃でポリシリコン膜１５を膜厚２００ｎｍで堆積する。
板１上にシリコン酸化膜２を形成した後、ＬＰＣＶＤ法
により原料ガスにＳｉＨ4 ガスを用いて成膜温度６５０
℃でポリシリコン膜１５を膜厚２００ｎｍで堆積する。
【０００９】次に図３（Ｂ）に示すように、基板を９０
０℃、Ｈ2 −Ｏ2 雰囲気中で熱酸化を行い、ポリシリコ
ン膜１５上に膜厚５０ｎｍのシリコン酸化膜１６を形成
する。ポリシリコン膜１５上にはシリコン酸化膜１６が
形成されているが、ポリシリコン膜１５とシリコン酸化
膜１６の界面には９００℃での熱酸化工程で生じたシリ
コン結晶質のアスペリティ（突起物）１７が生成してお
り、さらにシリコン酸化膜１６中にはシリコン結晶質の
インクル−ジョン（包合物）１８が含まれている。
０℃、Ｈ2 −Ｏ2 雰囲気中で熱酸化を行い、ポリシリコ
ン膜１５上に膜厚５０ｎｍのシリコン酸化膜１６を形成
する。ポリシリコン膜１５上にはシリコン酸化膜１６が
形成されているが、ポリシリコン膜１５とシリコン酸化
膜１６の界面には９００℃での熱酸化工程で生じたシリ
コン結晶質のアスペリティ（突起物）１７が生成してお
り、さらにシリコン酸化膜１６中にはシリコン結晶質の
インクル−ジョン（包合物）１８が含まれている。
【００１０】このため、アスペリティ１７やインクル−
ジョン１８などが存在するポリシリコン膜及びシリコン
酸化膜では、質の良いデバイス性能は得られない。例え
ばＥＰＲＯＭなどのフローティングゲートとコントロー
ルゲートをポリシリコン膜を用いて作製する時、二つの
ゲート電極間の絶縁膜をフローティングゲートのポリシ
リコン膜を９００℃のＨ2 −Ｏ2 雰囲気のウェット酸化
法で形成した場合、このシリコン酸化膜の絶縁破壊耐圧
は２〜３ＭＶ／ｃｍと非常に低いものとなる。
ジョン１８などが存在するポリシリコン膜及びシリコン
酸化膜では、質の良いデバイス性能は得られない。例え
ばＥＰＲＯＭなどのフローティングゲートとコントロー
ルゲートをポリシリコン膜を用いて作製する時、二つの
ゲート電極間の絶縁膜をフローティングゲートのポリシ
リコン膜を９００℃のＨ2 −Ｏ2 雰囲気のウェット酸化
法で形成した場合、このシリコン酸化膜の絶縁破壊耐圧
は２〜３ＭＶ／ｃｍと非常に低いものとなる。
【００１１】また、ポリシリコン膜上のシリコン酸化膜
を実際のデバイスに応用する例として、現在注目されて
いるポリシリコンＴＦＴを集積度の高いＬＳＩや液晶駆
動用の素子として応用しようとする試みがある。全体的
なデバイス作製条件の要求からＴＦＴ作製プロセス温度
もできるだけ低温化させる必要がある。このためポリシ
リコン膜上のシリコン酸化膜はゲート酸化膜としてＣＶ
Ｄ酸化膜を用いることが一般的であり、熱酸化法を用い
たとしても、できるだけ低温で熱酸化を行う必要があ
る。
を実際のデバイスに応用する例として、現在注目されて
いるポリシリコンＴＦＴを集積度の高いＬＳＩや液晶駆
動用の素子として応用しようとする試みがある。全体的
なデバイス作製条件の要求からＴＦＴ作製プロセス温度
もできるだけ低温化させる必要がある。このためポリシ
リコン膜上のシリコン酸化膜はゲート酸化膜としてＣＶ
Ｄ酸化膜を用いることが一般的であり、熱酸化法を用い
たとしても、できるだけ低温で熱酸化を行う必要があ
る。
【００１２】現在、一般的に用いられているＣＶＤ酸化
膜は前述した通り大別して２種類のシリコン酸化膜があ
る。第１にはＨＴＯ膜であり第２にＬＴＯ膜である。こ
のうちＨＴＯ膜は比較的に種々の膜特性やデバイス特性
も良く、多くのところで使用されてきている。しかしＴ
ＦＴなどのゲート酸化膜として用いる場合、ＣＶＤ酸化
膜は膜や堆積方法などに起因すると考えられる固定電荷
や界面準位などの問題がしきい値電圧の制御性を困難な
ものとしたり、ゲート酸化膜の絶縁破壊耐圧特性などの
面から未だ熱酸化法の酸化膜質には劣ることが多く、半
導体装置の信頼性が低下する。
膜は前述した通り大別して２種類のシリコン酸化膜があ
る。第１にはＨＴＯ膜であり第２にＬＴＯ膜である。こ
のうちＨＴＯ膜は比較的に種々の膜特性やデバイス特性
も良く、多くのところで使用されてきている。しかしＴ
ＦＴなどのゲート酸化膜として用いる場合、ＣＶＤ酸化
膜は膜や堆積方法などに起因すると考えられる固定電荷
や界面準位などの問題がしきい値電圧の制御性を困難な
ものとしたり、ゲート酸化膜の絶縁破壊耐圧特性などの
面から未だ熱酸化法の酸化膜質には劣ることが多く、半
導体装置の信頼性が低下する。
【００１３】
【課題を解決するための手段】第１の発明の半導体装置
の製造方法は、基板上に形成されたポリシリコン膜上に
シリコン酸化膜を形成する半導体装置の製造方法におい
て、ポリシリコン膜上に熱酸化法以外の方法でシリコン
酸化膜を形成したのちこのポリシリコン膜を熱酸化する
ものである。
の製造方法は、基板上に形成されたポリシリコン膜上に
シリコン酸化膜を形成する半導体装置の製造方法におい
て、ポリシリコン膜上に熱酸化法以外の方法でシリコン
酸化膜を形成したのちこのポリシリコン膜を熱酸化する
ものである。
【００１４】第２の発明の半導体装置の製造方法は、基
板上に形成されたポリシリコン膜上にシリコン酸化膜を
形成する半導体装置の製造方法において、基板上にアモ
ルファスシリコン膜を形成したのちこのアモルファスシ
リコン膜上に熱酸化法以外の方法でシリコン酸化膜を形
成し、次で熱酸化によりこのアモルファスシリコン膜を
ポリシリコン膜にすると同時にその表面にシリコン酸化
膜を形成するものである。
板上に形成されたポリシリコン膜上にシリコン酸化膜を
形成する半導体装置の製造方法において、基板上にアモ
ルファスシリコン膜を形成したのちこのアモルファスシ
リコン膜上に熱酸化法以外の方法でシリコン酸化膜を形
成し、次で熱酸化によりこのアモルファスシリコン膜を
ポリシリコン膜にすると同時にその表面にシリコン酸化
膜を形成するものである。
【００１５】本発明ではポリシリコン膜を熱酸化する前
に従来のポリシリコン膜に比べて表面平坦性の良いアモ
ルファスシリコン膜または、アモルファスシリコン膜を
結晶化したポリシリコン膜を用い、且つ熱酸化の前にＣ
ＶＤ酸化膜等を形成しシリコン膜の表面をおさえ、この
後熱酸化を行うために、従来のようなポリシリコン膜表
面の凹凸やシリコンインクルージョンの発生はなくな
る。
に従来のポリシリコン膜に比べて表面平坦性の良いアモ
ルファスシリコン膜または、アモルファスシリコン膜を
結晶化したポリシリコン膜を用い、且つ熱酸化の前にＣ
ＶＤ酸化膜等を形成しシリコン膜の表面をおさえ、この
後熱酸化を行うために、従来のようなポリシリコン膜表
面の凹凸やシリコンインクルージョンの発生はなくな
る。
【００１６】
【実施例】次に本発明について図面を参照して説明す
る。図１（Ａ）〜（Ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（Ａ）〜（Ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１７】まず図１（Ａ）に示すように、シリコン基
板１の上にシリコン酸化膜２を形成し、さらにアモルフ
ァスシリコン膜３を低圧化学気相成長法（以下ＬＰＣＶ
Ｄ法と記す）で原料ガスにＳｉ2 Ｈ6 を用いて膜厚１５
０ｎｍ堆積する。
板１の上にシリコン酸化膜２を形成し、さらにアモルフ
ァスシリコン膜３を低圧化学気相成長法（以下ＬＰＣＶ
Ｄ法と記す）で原料ガスにＳｉ2 Ｈ6 を用いて膜厚１５
０ｎｍ堆積する。
【００１８】次に図１（Ｂ）に示すように、このシリコ
ン基板を窒素雰囲気中、７５０℃、３０分の熱処理を行
うことにより、アモルファスシリコン膜３を多結晶化し
ポリシリコン膜４とする。
ン基板を窒素雰囲気中、７５０℃、３０分の熱処理を行
うことにより、アモルファスシリコン膜３を多結晶化し
ポリシリコン膜４とする。
【００１９】次に図１（Ｃ）に示すように、このポリシ
リコン膜４の表面クリーニング（例えば、アンモニア−
過酸化水素系洗浄や酸洗浄など）を行った後、ＣＶＤ酸
化膜５を膜厚１５ｎｍ成長する。
リコン膜４の表面クリーニング（例えば、アンモニア−
過酸化水素系洗浄や酸洗浄など）を行った後、ＣＶＤ酸
化膜５を膜厚１５ｎｍ成長する。
【００２０】さらに７５０℃、Ｈ2 −Ｏ2 雰囲気中で熱
酸化を行い、図１（Ｄ）に示すようにポリシリコン膜４
上でトータル２５ｎｍの膜厚のシリコン酸化膜６を形成
する。
酸化を行い、図１（Ｄ）に示すようにポリシリコン膜４
上でトータル２５ｎｍの膜厚のシリコン酸化膜６を形成
する。
【００２１】このようにして形成したポリシリコン膜４
上のシリコン酸化膜６は、比較的低温で熱酸化したにも
かかわらず、ポリシリコン膜４とシリコン酸化膜６との
界面の平坦性は良く、シリコン酸化膜６中に未酸化シリ
コン結晶粒（インクルージョンなど）は存在していな
い。また熱酸化を行うことにより、ＣＶＤ酸化膜の膜質
改善（例えば、酸化膜中の欠陥や固定電荷の低減など）
とともにポリシリコン膜とシリコン酸化膜の界面も界面
準位の低減や平坦性に優れ、しきい値電圧の制御性を良
く、かつ絶縁破壊耐圧も向上する。
上のシリコン酸化膜６は、比較的低温で熱酸化したにも
かかわらず、ポリシリコン膜４とシリコン酸化膜６との
界面の平坦性は良く、シリコン酸化膜６中に未酸化シリ
コン結晶粒（インクルージョンなど）は存在していな
い。また熱酸化を行うことにより、ＣＶＤ酸化膜の膜質
改善（例えば、酸化膜中の欠陥や固定電荷の低減など）
とともにポリシリコン膜とシリコン酸化膜の界面も界面
準位の低減や平坦性に優れ、しきい値電圧の制御性を良
く、かつ絶縁破壊耐圧も向上する。
【００２２】また本第１の実施例では、シリコン酸化膜
形成初期に熱酸化法以外のシリコン酸化膜の形成方法と
してＣＶＤ法を用いたが、スパッタ法または真空蒸着法
または電子ビーム堆積法によりシリコン酸化膜を形成し
てもよい。これらの方法を用いるとＣＶＤ法よりもさら
に低温で酸化膜を形成することが可能であり、また引き
続き行う熱酸化工程を同一炉内で処理する、いわゆるそ
の場プロセス（ｉｎ−ｓｉｔｕ ｐｒｏｃｅｓｓ）とし
て真空を破ること無く処理することも装置によっては可
能であり、酸化膜特性等はさらに向上する。
形成初期に熱酸化法以外のシリコン酸化膜の形成方法と
してＣＶＤ法を用いたが、スパッタ法または真空蒸着法
または電子ビーム堆積法によりシリコン酸化膜を形成し
てもよい。これらの方法を用いるとＣＶＤ法よりもさら
に低温で酸化膜を形成することが可能であり、また引き
続き行う熱酸化工程を同一炉内で処理する、いわゆるそ
の場プロセス（ｉｎ−ｓｉｔｕ ｐｒｏｃｅｓｓ）とし
て真空を破ること無く処理することも装置によっては可
能であり、酸化膜特性等はさらに向上する。
【００２３】上述した技術の応用例の一つとして、各種
電極としてはフラッシュメモリデバイスのフローティン
グゲートとコントロールゲートとの間に設けられるポリ
シリコン電極間酸化膜も上述した技術を用いて作製する
ことにより、絶縁破壊耐圧が向上するなどの特徴を有す
る。
電極としてはフラッシュメモリデバイスのフローティン
グゲートとコントロールゲートとの間に設けられるポリ
シリコン電極間酸化膜も上述した技術を用いて作製する
ことにより、絶縁破壊耐圧が向上するなどの特徴を有す
る。
【００２４】また第１の実施例には、アモルファスシリ
コン膜を熱処理してポリシリコン膜とした場合を説明し
たが、アモルファスシリコン膜３上にＣＶＤ酸化膜５を
堆積し、次で７５０℃、Ｈ2 −Ｏ2 雰囲気中で熱酸化を
行い、図１（Ｄ）に示したように、トータル２５ｎｍの
膜厚のシリコン酸化膜６を形成すると同時にアモルファ
スシリコン膜をポリシリコン膜４としてもよい。この場
合でも、ポリシリコン膜とシリコン酸化膜との界面の平
坦性は良く、シリコン酸化膜中に未酸化シリコン結晶粒
（インクルージョンなど）は存在していない。
コン膜を熱処理してポリシリコン膜とした場合を説明し
たが、アモルファスシリコン膜３上にＣＶＤ酸化膜５を
堆積し、次で７５０℃、Ｈ2 −Ｏ2 雰囲気中で熱酸化を
行い、図１（Ｄ）に示したように、トータル２５ｎｍの
膜厚のシリコン酸化膜６を形成すると同時にアモルファ
スシリコン膜をポリシリコン膜４としてもよい。この場
合でも、ポリシリコン膜とシリコン酸化膜との界面の平
坦性は良く、シリコン酸化膜中に未酸化シリコン結晶粒
（インクルージョンなど）は存在していない。
【００２５】図２は本発明の第２の実施例を説明するた
めの半導体チップの断面図であり、本発明をポリシリコ
ン薄膜トランジスタ（ＴＦＴ）に適応した場合を示す。
めの半導体チップの断面図であり、本発明をポリシリコ
ン薄膜トランジスタ（ＴＦＴ）に適応した場合を示す。
【００２６】図２に示す通り、初めにシリコン基板１上
にシリコン酸化膜２を形成し、さらにＴＦＴのチャネル
用のポリシリコン膜１０を形成する。このポリシリコン
膜１０は減圧化学気相成長法（ＬＰＣＶＤ）等により原
料ガスにＳｉＨ4 （モノシラン）ガスまたはＳｉ2 Ｈ6
（ジシラン）ガスを用いてアモルファスシリコン膜を膜
厚１００ｎｍ堆積した後、窒素雰囲気中、６００℃、２
０時間の熱処理を行い、結晶化させて形成する。次でし
きい値制御用にボロン（Ｂ）のイオン注入を行う。この
後ポリシリコン膜をフォトリソグラフィ技術やドライエ
ッチング技術等によりＴＦＴ活性層のポリシリコン膜の
形にパターニングする。
にシリコン酸化膜２を形成し、さらにＴＦＴのチャネル
用のポリシリコン膜１０を形成する。このポリシリコン
膜１０は減圧化学気相成長法（ＬＰＣＶＤ）等により原
料ガスにＳｉＨ4 （モノシラン）ガスまたはＳｉ2 Ｈ6
（ジシラン）ガスを用いてアモルファスシリコン膜を膜
厚１００ｎｍ堆積した後、窒素雰囲気中、６００℃、２
０時間の熱処理を行い、結晶化させて形成する。次でし
きい値制御用にボロン（Ｂ）のイオン注入を行う。この
後ポリシリコン膜をフォトリソグラフィ技術やドライエ
ッチング技術等によりＴＦＴ活性層のポリシリコン膜の
形にパターニングする。
【００２７】次にゲート酸化膜１１を形成する。この形
成工程の初めにポリシリコン膜１０上の表面クリーニン
グ（例えばアンモニア−過酸化水素系洗浄や酸洗浄な
ど）を施す。続いてＣＶＤ酸化膜を堆積温度８５０℃で
膜厚１５ｎｍ堆積する。続いて酸化温度７５０℃、Ｈ2
−Ｏ2 雰囲気中でポリシリコン膜１０を熱酸化し、ポリ
シリコン膜１０上のシリコン酸化膜厚がトータル２５ｎ
ｍになるようにしゲート酸化膜１１とする。
成工程の初めにポリシリコン膜１０上の表面クリーニン
グ（例えばアンモニア−過酸化水素系洗浄や酸洗浄な
ど）を施す。続いてＣＶＤ酸化膜を堆積温度８５０℃で
膜厚１５ｎｍ堆積する。続いて酸化温度７５０℃、Ｈ2
−Ｏ2 雰囲気中でポリシリコン膜１０を熱酸化し、ポリ
シリコン膜１０上のシリコン酸化膜厚がトータル２５ｎ
ｍになるようにしゲート酸化膜１１とする。
【００２８】次に基板表面クリーニングを行った後、全
面にポリシリコン膜をＬＰＣＶＤ法により堆積し、燐ド
ープを行い、さらにフォトリソグラフィ技術やドライエ
ッチング技術を用いてゲート電極１２を形成する。次に
このゲート電極１２を用いてセルフアラインでソース・
ドレイン形成用のＡｓのイオン注入を行いソース領域１
３Ａ、ドレイン領域１３Ｂを形成する。以下基板上に層
間膜としての酸化膜を堆積し、さらにソース及びドレイ
ン部の不純物の活性化のために窒素雰囲気中、８５０
℃、２０分の熱処理を行う。次にアルミ膜で配線を形成
しさらに窒化膜でカバー膜を形成してＴＦＴを完成させ
る。
面にポリシリコン膜をＬＰＣＶＤ法により堆積し、燐ド
ープを行い、さらにフォトリソグラフィ技術やドライエ
ッチング技術を用いてゲート電極１２を形成する。次に
このゲート電極１２を用いてセルフアラインでソース・
ドレイン形成用のＡｓのイオン注入を行いソース領域１
３Ａ、ドレイン領域１３Ｂを形成する。以下基板上に層
間膜としての酸化膜を堆積し、さらにソース及びドレイ
ン部の不純物の活性化のために窒素雰囲気中、８５０
℃、２０分の熱処理を行う。次にアルミ膜で配線を形成
しさらに窒化膜でカバー膜を形成してＴＦＴを完成させ
る。
【００２９】上述した第２の実施例におけるポリシリコ
ン膜１０上のシリコン酸化膜形成方法でゲート酸化膜を
形成したＴＦＴは、従来技術で形成したゲート酸化膜を
有するＴＦＴに比べ、ＴＦＴ作製プロセスが低温化でき
かつ、比較的低温でも質の良いゲート酸化膜が形成でき
る。例えば、ゲート酸化膜の絶縁破壊耐圧は７〜８ＭＶ
／ｃｍと従来のものより（約３０％）も向上する。更に
しきい値電圧の制御性向上（界面準位の低減、ＱSSで約
１／２）、特性ばらつきの低減等、膜質やデバイス特性
（例えばＳ値、リーク電流低減）が改善される。
ン膜１０上のシリコン酸化膜形成方法でゲート酸化膜を
形成したＴＦＴは、従来技術で形成したゲート酸化膜を
有するＴＦＴに比べ、ＴＦＴ作製プロセスが低温化でき
かつ、比較的低温でも質の良いゲート酸化膜が形成でき
る。例えば、ゲート酸化膜の絶縁破壊耐圧は７〜８ＭＶ
／ｃｍと従来のものより（約３０％）も向上する。更に
しきい値電圧の制御性向上（界面準位の低減、ＱSSで約
１／２）、特性ばらつきの低減等、膜質やデバイス特性
（例えばＳ値、リーク電流低減）が改善される。
【００３０】上述した第２の実施例におけるポリシリコ
ンＴＦＴでの特徴は、ＳＲＡＭの負荷素子として用いら
れるだけでなく、液晶デバイスにも同様に用いることが
できる。液晶デバイスの基本的な構成は図２に示したシ
リコン基板上のＴＦＴと同様であるが、基板としては石
英基板を用いる。そして活性層としてのポリシリコン膜
は、石英基板上に直接堆積させるか、又は石英基板上に
ＣＶＤ酸化膜を膜厚約２００ｎｍ堆積した後堆積させ
る。
ンＴＦＴでの特徴は、ＳＲＡＭの負荷素子として用いら
れるだけでなく、液晶デバイスにも同様に用いることが
できる。液晶デバイスの基本的な構成は図２に示したシ
リコン基板上のＴＦＴと同様であるが、基板としては石
英基板を用いる。そして活性層としてのポリシリコン膜
は、石英基板上に直接堆積させるか、又は石英基板上に
ＣＶＤ酸化膜を膜厚約２００ｎｍ堆積した後堆積させ
る。
【００３１】以下図２で説明した第２の実施例と同様に
してＴＦＴを作製することにより、液晶デバイスを製造
することができる。
してＴＦＴを作製することにより、液晶デバイスを製造
することができる。
【００３２】
【発明の効果】上述したように本発明によれば、従来の
方法に比べ、比較的低温でポリシリコン膜上にシリコン
酸化膜を形成でき、かつ低温プロセスであるにもかかわ
らずポリシリコン膜とシリコン酸化膜界面及びシリコン
酸化膜中に結晶質のシリコンアスペリティ（突起物）や
シリコンインクルジョン（包合物）が形成されるのを抑
制できる。更に熱酸化法を用いていることによりポリシ
リコン膜とシリコン酸化膜界面の界面準位を制御しやす
いことなどにより、良質のシリコン酸化膜を形成でき、
ＴＦＴのリーク電流の低減（約１／２程度）、Ｓ値及び
駆動能力の改善の他、しきい値電圧が制御しやすくな
り、半導体装置の信頼性を向上させることができる。
方法に比べ、比較的低温でポリシリコン膜上にシリコン
酸化膜を形成でき、かつ低温プロセスであるにもかかわ
らずポリシリコン膜とシリコン酸化膜界面及びシリコン
酸化膜中に結晶質のシリコンアスペリティ（突起物）や
シリコンインクルジョン（包合物）が形成されるのを抑
制できる。更に熱酸化法を用いていることによりポリシ
リコン膜とシリコン酸化膜界面の界面準位を制御しやす
いことなどにより、良質のシリコン酸化膜を形成でき、
ＴＦＴのリーク電流の低減（約１／２程度）、Ｓ値及び
駆動能力の改善の他、しきい値電圧が制御しやすくな
り、半導体装置の信頼性を向上させることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】従来例を説明するための半導体チップの断面
図。
図。
１ シリコン基板 ２ シリコン酸化膜 ３ アモルフハスシリコン膜 ４ ポリシリコン膜 ５ ＣＶＤ酸化膜 ６ シリコン酸化膜 １０ ポリシリコン膜 １１ ゲート酸化膜 １２ ゲート電極 １３Ａ ソース領域 １３Ｂ ドレイン領域 １５ ポリシリコン膜 １６ シリコン酸化膜 １７ アスペリティ １８ インクルージョン
Claims (3)
- 【請求項１】 基板上に形成されたポリシリコン膜上に
シリコン酸化膜を形成する半導体装置の製造方法におい
て、ポリシリコン膜上に熱酸化法以外の方法でシリコン
酸化膜を形成したのちこのポリシリコン膜を熱酸化する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 基板上に形成されたポリシリコン膜上に
シリコン酸化膜を形成する半導体装置の製造方法におい
て、基板上にアモルファスシリコン膜を形成したのちこ
のアモルファスシリコン膜上に熱酸化法以外の方法でシ
リコン酸化膜を形成し、次で熱酸化によりこのアモルフ
ァスシリコン膜をポリシリコン膜にすると同時にその表
面にシリコン酸化膜を形成することを特徴とする半導体
装置の製造方法。 - 【請求項３】 熱酸化法以外のシリコン酸化膜の形成方
法が、化学気相成長法またはスパッタ法または真空蒸着
法または分子線ビーム堆積法である請求１または請求項
２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161293A JPH06260644A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4161293A JPH06260644A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260644A true JPH06260644A (ja) | 1994-09-16 |
Family
ID=12613170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4161293A Pending JPH06260644A (ja) | 1993-03-03 | 1993-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260644A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843829A (en) * | 1993-09-14 | 1998-12-01 | Fujitsu Limited | Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| JP2009290172A (ja) * | 2008-06-02 | 2009-12-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
| CN106783573A (zh) * | 2016-12-15 | 2017-05-31 | 中国电子科技集团公司第四十七研究所 | 一种提高vdmos器件抗辐照能力的方法 |
-
1993
- 1993-03-03 JP JP4161293A patent/JPH06260644A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843829A (en) * | 1993-09-14 | 1998-12-01 | Fujitsu Limited | Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof |
| US6300217B1 (en) | 1993-09-14 | 2001-10-09 | Fujitsu Limited | Method for fabricating a semiconductor device including a step for forming an amorphous silicon layer followed by a crystallization thereof |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| WO2004079826A1 (ja) * | 1996-10-22 | 2004-09-16 | Mitsutoshi Miyasaka | 薄膜トランジスタの製造方法、及び表示装置と電子機器 |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
| JP2009290172A (ja) * | 2008-06-02 | 2009-12-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2015502029A (ja) * | 2011-11-11 | 2015-01-19 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ及びその製造方法、表示デバイス |
| CN106783573A (zh) * | 2016-12-15 | 2017-05-31 | 中国电子科技集团公司第四十七研究所 | 一种提高vdmos器件抗辐照能力的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US5328861A (en) | Method for forming thin film transistor | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04326766A (ja) | 半導体装置及びその製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5827772A (en) | Fabrication process for thin film transistor | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20060079958A (ko) | 실리콘 박막트랜지스터 | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH04214673A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2629601B2 (ja) | 半導体装置 | |
| JPH11163368A (ja) | 導電膜付き基板及びその製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JPH0730122A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06338611A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JP3123182B2 (ja) | 半導体装置及びその製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JPH0621098A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |