JPH0284772A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような非晶質
絶縁基板上に結晶性の優れた半導体薄膜を形成し、該半
導体薄膜を能動領域に利用した優れた特性を有する半導
体装置の製造方法に関する。

［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位の
揃った結晶粒径、の大きな多結晶シリコン薄膜、あるい
は単結晶シリコン薄膜を形成する方法は、　５ＯＩ（Ｓ
ｉｌｉｃｏｎ　　　Ｏｎ　　　Ｉｎ５ｕｌ　ａｔｏ　ｒ
）技術として知られている。　（Ｓ○工槽構造形成技術
産業図書）。　　大きく分類すると、再結晶化法、エピ
タキシャル法、絶縁層埋め込み法、貼り合わせ法という
方法がある。再結晶化法には、レーザーアニールあるい
は電子ビームアニールによりシリコンを溶融再結晶化さ
せる方法と、溶融する温度までは昇温させずに固相成長
させる固相成長法の２つに分類される。比較的低温で再
結晶化できるという点で固相成長法が優れている。

５５０℃の低温熱処理にもかかわらずシリコン薄膜の結
晶粒が成長したという結果も報告されている。　　（Ｉ
ＥＥＥ　　　Ｅｌｅｃｔｒｏｎ　　　Ｄｅｖｉｃｅ　　
　Ｌ　ｅ　ｔ　ｔ　ｅ　ｒ　ｓ、　　ｖ　ｏ　１．　　
Ｅ　Ｄ　Ｌ　−８，Ｎ　ｏ。

８．　　ｐ３６１．　　Ａｕｇｕｓｔ　　　１９８７）
。

不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られている。

［本発明が解決しようとする課題］ 前記固相成長法においては、結晶成長の始点となる単結
晶シリコンシートが必要となる。該単結晶シリコンシー
トが無い場合には、シリコン膜中にランダムに存在する
核のために数多くの結晶粒が成長し、該結晶粒のひとつ
ひとつは大きく成長しない。また結晶粒の成長がランダ
ムなために、得られた再結晶化シリコン薄膜のどこに結
晶粒界が存在するのか全くわからない。さらに結晶方位
もそろっていない。従って、この様な再結晶化シリコン
薄膜を用いて薄膜トランジスタなどの薄膜半導体装置を
作製した場合には、同一基板内での特性のばらつきが大
きく実用不可能となる。

不純物添加されたシリコン薄膜は、未添加シリコン′ｆ
ｆＩ膜に比べてその結晶成長の活性化エネルギーが小さ
く、結晶粒径も大きくなることが知られているが、薄膜
トランジスタの能動領域に前記不純物添加されたシリコ
ン薄膜を用いることはできない。このように不純物添加
されたシリコン薄膜の大きな結晶粒径は、従来の技術で
は有効に利用されていない。

本発明は、ＳＯＸ法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシートとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。そ
して、石英基板あるいはガラス基板のような非晶質絶縁
基板上に、特性の優れた薄膜トランジスタなどのような
薄膜半導体装置を作製する方法を提供するものである。

［課題を解決するための手段］ 本発明の半導体装置の製造方法は、非晶質絶縁基板上に
、不純物添加されたシリコン島を形成する第１の工程と
、該不純物添加されたシリコン島を結晶成長させて再結
晶化シリコン島を形成する第２の工程と、該再結晶化シ
リコン島上にシリコン薄膜を積層する第３の工程と、前
記再結晶化シリコン島をシートとして前記シリコン薄膜
を結晶成長させる第４の工程と、前記再結晶化シリコン
薄膜において隣合う２個をソース領域及びドレイン領域
とし、該隣合う２個の再結晶化シリコン島にはさまれた
前記シリコン薄膜をチャネル領域として半導体装置を形
成する第５の工程を少なくとも有することを特徴とする
。

［実施例］ 半導体装置として薄膜トランジスタに本発明を応用した
場合を例にとって実施例を説明する。第１図（ａ）に於
て、１−１は非晶質絶縁基板である。石英基板あるいは
ガラス基板などが用いられる。ＳｉＯ２で覆われたＳｉ
基板を用いることもある。該非晶質絶縁基板上に不純物
添加されたシリコン薄膜を堆積させ、その後、フォトリ
ソグラフィ法によって不純物添加されたシリコン島１−
２および１−３を形成する。膜厚は数千人〜数μｍ程度
が適当である。またパターンエツジはテーパー状に傾斜
をつけてもよい。パターニングは弗酸硝酸混合液を用い
るｗｅｔエツチング法、あるいはフレオンガスプラズマ
によるｄｒｙエツチング法などがあるが、フレオンガス
と酸素ガスの混合比を変えるだけで簡単にテーパーエッ
チができるという点でｄｒｙエツチング法が適している
。

該不純物添加されたシリコン島１−２及び１−３は薄膜
トランジスタのソース領域及びドレイン領域となる。前
記不純物添加されたシリコン薄膜の形成方法としては、
１）成膜時に不純物を添加する方法。２）未添加シリコ
ン薄膜堆積後、不純物をイオン注入する方法。などがあ
る。１）の方法としては、気相成長法が簡単である。例
えばＬＰＣＶＤ法の場合にはシランガス（ＳｉＨ４）と
共にフォスフインガス（ＰＨ３）あるいはジポランガス
（Ｂ２Ｈａ）あるいはアルシンガス（Ａ　ｓ　Ｈ３）な
どのドーピングガスを反応管の中に流して熱分解させ、
成膜する。成膜温度は５００°Ｃ〜６００°Ｃ程度の低
温にすれば核発生確率はちいさく、その後の固相成長に
よってより大きな結晶粒径に成長する。そのほかプラズ
マＣＶＤ法や光励起ＣＶＤ法なども有効な方法である。

２）の方法としては、　ＬＰＣＶＤ法、　ＡＰＣＶＤ法
、　光励起ＣＶＤ法、プラズマＣＶＤ法、真空蒸着法、
スッパタ法などの方法により、不純物未添加シリコン薄
膜を堆積後、イオン注入法あるいはレーザードーピング
法あるいはプラズマドーピング法などの方法で不純物を
添加する。前記非晶質絶縁基板１−１として石英基板を
用いた場合には熱拡散法を使うことができる。不純物濃
度は、ｌＸｌ０”から１×１０２９ｃ　ｍ−１程度とす
る。

次に、前記不純物添加シリコン島１−２と１−３を同相
成長させて再結晶化シリコン島１−４と１−５を形成す
る。同相成長は、窒素ガスあるいは水素ガスあるいはア
ルゴンガスあるいはヘリウムガス雰囲気中での熱処理に
よって行う。熱処理は、５００℃〜６００℃の低温では
数時間から数十時間行い、６′ＯＯ℃以上の高温ではお
よそ１時間程度行う。６００°Ｃ以上の場合は１−１が
石英基板であることが必要である。また低温でゆっくり
と固相成長させたほうが大きな結晶粒径に成長する。前
記不純物添加シリコン島が、プラズマＣＶＤ法によって
成膜された場合は、前記固相成長熱処理の前に、３００
℃〜′４５０″ｃり熱処理により膜中の水素を脱離させ
ることが必要になる。固相成長後、前記再結晶化シリコ
ン島１−４と１−５のシート抵抗ρ、の値は、数Ω／ロ
〜数十Ω／ロ程度の低抵抗になる。

次に第１図（ｅ）に示すように、不純物未添加シリコン
薄膜１−６を積層する。再結晶化シリコン島１−４と１
−５の表面を清浄化することは重要で、酸やアルカリな
どを使った化学的洗浄後、水素プラズマあるいはアルゴ
ンプラズマ等で酸化膜を除去してやることが効果的であ
る。この様な方法で前記再結晶化シリコン薄膜１−４と
１−５の表面を清浄化したのち、不純物未添加シリコン
薄膜１−６を積層する。該不純物未添加シリコン薄［１
−６には、結晶成長の核密度が少ないものを用いる。ま
た膜厚は数百人から数千人と薄くする。ＬＰＣＶＤ法の
場合は、デボ温度がなるべく低くて、デボ速度が早い条
件が適している。シランガス（ＳｉＨａ　）を用いる場
合は５００℃〜５６０℃程度、ジシランガス（ＳｉａＨ
ｓ）を用いる場合は３００°Ｃ〜５００℃程度のデポ温
度で分解堆積が可能である。トリシランガス（ＳｉｓＨ
ｓ）は分解温度がより低い。デポ温度を高くすると堆積
した膜が多結晶になるので、Ｓ１イオン注入によって一
旦非晶買化する方法もある。プラズマＣＶＤ法の場合は
、基板温度が５００℃以下でも成膜できる。また、デボ
直前に水素プラズマあるいはアルゴンプラズマ処理を行
えば、基板表面の清浄化と成膜を連続的に行うことがで
きる。光励起ＣＶＤ法の場合も５００　”Ｃ以下の低温
デボ及び基板表面の清浄化と成膜を連続的に行うことが
できる点で効果的である。ＥＢ蒸着法等のような高真空
蒸着法の場合は膜がポーラスであるために大気中の酸素
を膜中に取り込み易く、結晶成長の妨げとなる。このこ
とを防ぐために、真空雰囲気から取り出す前に３０，０
℃〜５００°Ｃ程度の低温熱処理を行い膜を緻密化させ
ることが必要である。スパッタ法の場合も高真空蒸着法
の場合と同様である。

続いて前記不純物未添加シリコン薄膜１−６を固相成長
させ第１図（ｄ）に示すよう再結晶化未添加シリコン薄
膜１−７（以後、ｉ−シリコン薄膜と略す）を形成する
。固相成長方法は、石英管による炉アニールが便利であ
る。アニール雰囲気としては、窒素ガス、水素ガス、ア
ルゴンガス、ヘリウムガスなどを用いる。ｌＸｌ０−’
から１×１０−”Ｔ　ｏ　ｒ　ｒの高真空雰囲気でアニ
ールを行ってもよい。固相成長アニール温度は５００°
Ｃ〜７００°Ｃとする。この様な低温アニールでは選択
的に、結晶成長の活性化エネルギーの小さな結晶方位を
持つ結晶粒のみが成長し、しかもゆっくりと大きく成長
する。前記ｉ−シリコン薄膜１−７の固相成長は、前記
再結晶かシリコン薄膜１−４および１−５と、前記１−
シリコン薄膜１−７との接触面から始まり、この部分を
中心として放射状に進む。そして前記再結晶化シリコン
薄膜１−４と１−５との中間点で、両方向から成長して
きた結晶粒がぶつかり合い、結晶粒界１−８が形成され
る。　　次に前記ｉ−シリコン薄膜１−７をフォトリソ
グラフィ法によりパターニングし、第１図（ｅ）に示す
ようにする。フレオンガスによるプラズマエツチングな
どの方法でエツチングする。

次に第１図（ｆ）に示されているように、ゲート酸化膜
１−９を形成する。該ゲート酸化膜の形成方法としては
ＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あるいは高真
空蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化
法などのような５００°Ｃ以下の低温方法がある。該低
温方法で成膜されたゲート酸化膜は、熱処理することに
よってより緻密で界面準位の少ない優れた膜となる。

非晶質絶縁基板１−１として石英基板を用いる場合は、
熱酸化法によることができる。該熱酸化法にはｄｒｙ酸
化法とｗｅｔ酸化法とがあるが、酸化温度は１０００℃
以上と高いが膜質が優れていることがらｄｒｙ酸化法の
方が適している。

次に第１図（ｇ）に示されるように、ゲート電極１−１
０を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはＩＴ
ＯやＳｎＯ２などのような透明性導電膜などを用いるこ
とができる。

成膜方法としては、ＣＶＤ法、スパッタ魅、真空蒸着法
、等の方法があるが、ここでの詳しい説明は省略する。

前記再結晶化シリコン島１−４及び１−５と上下にオー
バーラツプするように前記ゲート電極は形成されなくて
はならない。

続いて第１図（ｈ）に示されるように、眉間絶縁膜１−
１１．を積層する。該眉間絶縁膜材料としては、酸化膜
あるいは窒化膜などを用いる。絶縁性が良好ならば膜厚
はいくらでもよいが、数千人から数μｍ程度が普通であ
る。窒化膜の形成方法としては、ＬＰＣＶＤ法あるいは
プラズマＣＶＤ法などが簡単である。反応には、アンモ
ニアガス（ＮＨ３）とシランガスと窒素ガスとの混合ガ
ス、あるいはシランガスと窒素ガスとの混合ガスなどを
用いる。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンをｉ−シリコン薄膜１−７に導入すると、
結晶粒界に存在するダングリングボンドなどの欠陥が不
活性化される。この様な水素化工程は、眉間絶縁膜１−
１１を積層する前におこなってもよい。

次に第１図（ｉ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、前記再結晶化
シリコン島１−４と１−５とのコンタクトをとるコンタ
クト電極を形成しソース電極１−１２およびドレイン電
極１−１３とする。該ソース電極及びドレイン電極は、
アルミニュウムなどの金属材料で形成する。この様にし
て薄膜トランジスタが形成される。

［発明の効果］ 従来薄膜トランジスタのチャネル領域には結晶粒界が幾
つ存在するかわからなかった。結晶粒界がどこに存在し
ているのか、あるいは結晶粒径がどれくらいの大きさな
のか知ることができなかった。しかし本発明によると、
大きな結晶粒径を得ることができ、さらに、薄膜トラン
ジスタのチャネル領域に存在する結晶粒界の場所を制御
できる。

結晶粒界の場所もチャネル領域のちょうど中間点となる
。従って従来に比べて、薄膜トランジスタのＯＮ電流は
増大しＯＦＦ電流は小さくなる。またスレッシュホルド
電圧も小さくなりトランジスタ特性が大きく改善される
。トランジスタ特性のばらつきは非常に小さい。

非晶質絶縁基板上に結晶粒界の場所が制御された結晶性
の優れたシリコン薄膜を作製することが可能になったの
でＳＯＩ技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシート
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。６００℃以下の低温のプロセスでも
作製が可能なので、価格が安くて耐熱温度が低いガラス
基板をもちいることができる。高価で大がかりな装置は
必要としないので、優れたシリコン薄膜が得られるのに
かかわらずコストアップとはならない。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、ドライバー回路を同一基
板上に集積したアクティブマトリクス基板に応用した場
合にも十分な高速動作が実現される。さらに、電源電圧
の低減、消費電流の低減、信頼性の向上に対して大きな
効果がある。

また、６００°Ｃ以下の低温プロセスによる作製も可能
なので、アクティブマトリクス基板のてい価格か及び大
面積化に対してもその効果は大きい。

本発明を、光電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす。高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４判あるいはＡ３判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１２０３）あ６　’ｔ’　＆ｔ　Ｍ　ｇ　Ｏ−Ａ　１
２０３＋１３Ｐ、ＣａＦ２等の結晶性絶縁基板も用いる
ことができる。

以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあるいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳｏ
工技術を利用した素子に対しても、本発明を応用するこ
とができる。

【図面の簡単な説明】

第１図（ａ）から（ｉ）は、本発明における薄膜半導体
装置の製造方法を示す工程図である。 １−１　；非晶質絶縁基板 １−４．　１−５　　Ｓ　再結晶化シリコン島（不純物
添加シリコン島） １−７　：再結晶化未添加シリコン薄膜（ｉ−シリコン
薄膜） １−８　；結晶粒界 １−９　；ゲート酸化膜 （ａ） （ｂ） 以上 出願人　　　　　セイコーエプソン株式会社代理人弁理
士　　上櫛　雅誉　（他１名）第１図 （ｄ） （ｅ） （ｇ） （ｈ）

Claims (1)

【特許請求の範囲】
1. 非晶質絶縁基板上に、不純物添加されたシリコン島を形
   成する第１の工程と、該不純物添加されたシリコン島を
   結晶成長させて再結晶化シリコン島を形成する第２の工
   程と、該再結晶化シリコン島上にシリコン薄膜を積層す
   る第３の工程と、前記再結晶化シリコン島をシートとし
   て前記シリコン薄膜を結晶成長させる第４の工程と、前
   記再結晶化シリコン薄膜において隣合う２個をソース領
   域及びドレイン領域とし、該隣合う２個の再結晶化シリ
   コン島にはさまれた前記シリコン薄膜をチャネル領域と
   して半導体装置を形成する第５の工程を少なくとも有す
   ることを特徴とする半導体装置の製造方法。