JP2003188098A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003188098A
JP2003188098A JP2001380696A JP2001380696A JP2003188098A JP 2003188098 A JP2003188098 A JP 2003188098A JP 2001380696 A JP2001380696 A JP 2001380696A JP 2001380696 A JP2001380696 A JP 2001380696A JP 2003188098 A JP2003188098 A JP 2003188098A
Authority
JP
Japan
Prior art keywords
film
silicon film
region
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001380696A
Other languages
English (en)
Inventor
Masahito Goto
政仁 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001380696A priority Critical patent/JP2003188098A/ja
Publication of JP2003188098A publication Critical patent/JP2003188098A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 横成長CGシリコン膜を成長させる際の触媒
金属元素の添加濃度を低減させる。 【解決手段】 石英基板11上に、a−Si膜12を形
成し、そのa−Si膜12の膜厚を薄くした複数のホー
ル14を形成して、それぞれのホール14に、結晶化を
促進する触媒元素のNiを添加し、第1の加熱処理を行
いa−Si膜12を結晶成長させ、CGシリコン膜15
bを形成し、その後、ホール14と、隣接するホール1
4の中間に配置されるホール14aとに、選択的に触媒
元素のNiを引き寄せる効果を有するゲッタリング元素
のP(リン)を添加して、第2の加熱処理を行いCGシ
リコン膜15b内の触媒元素のNiを、ゲッタリング元
素のP(リン)が添加された領域に移動させ、ゲッタリ
ング元素のP(リン)が添加された領域以外のCGシリ
コン膜15の領域を用いて、半導体装置の活性領域を形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、アクティブマトリックス液
晶表示装置において、液晶駆動を行なう薄膜トランジス
タを有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】低消費電力で駆動される薄型の液晶表示
装置において、近年、駆動素子に薄膜トランジスタ(T
hin Film Transistor:以下TFTと
明記する)を用いた液晶表示装置は、画像のコントラス
トが良好であるとともに、画像信号の応答速度が速い等
の高性能を有しており、主に、パーソナルコンピュー
タ、携帯用のTV等の表示部に使用され、その市場規模
は大きく伸びている。
【0003】このようなTFTには、TFTの電気的な
活性領域にCG(Continuous Grain)
シリコン膜を用いる場合がある。そのCGシリコン膜
は、特開平6−244105号公報に開示されているよ
うに、非晶質Si膜(アモルファスシリコン膜:以下a
−Si膜と明記する)の表面にNi等の金属元素を微量
に堆積させ、その後、アニール処理等の高温処理を施す
ことによって得られる結晶性の優れたシリコン膜であ
る。
【0004】CGシリコン膜は、従来のa−Si膜およ
び多結晶シリコン膜(ポリシリコン膜:以下p−Si膜
と明記する)と比較して、キャリアの移動度が大きい。
このため、CGシリコン膜は、低消費電力での駆動およ
び信号の高速応答が可能である。また、CGシリコン膜
は、キャリアの移動度が大きいために、将来的にそれを
使用したシートコンピューターの作製の可能性を有して
おり、次世代のドライバーモノリシック型の液晶表示装
置を作製する材料として有望視されている。
【0005】CGシリコン膜の作製方法は、主に、次の
2種類の方法がある。
【0006】第1の方法は、所定の基板上に形成された
a−Si膜上の全面にNi等の触媒金属を添加して、そ
の触媒金属を結晶核としてCGシリコン膜を成長させる
方法である。以下、この第1の方法を縦成長と明記す
る。
【0007】第2の方法は、所定の基板上に形成された
a−Si膜の一部の領域にNi等の触媒金属を添加し
て、アニール処理等の高温処理を施すことによって、N
i等の触媒金属が添加された領域にて発生したCGシリ
コン膜が時間の経過とともに、Ni等の触媒金属が添加
されていない領域に結晶成長させる方法である。以下、
この第2の方法を横成長と明記する。
【0008】図2(a)〜(d)は、それぞれCGシリ
コン膜が縦成長する状態を示す概略平面図である。
【0009】まず、図2(a)に示すように、石英基板
上に形成されたa−Si膜51の表面全体にNi等の触
媒金属元素を添加する。その後、Ni等の触媒金属元素
が添加されたa−Si膜51に、温度600℃程度、1
時間程度の加熱処理を行い固相成長を促進させる。
【0010】固相成長の初期には、図2(b)に示すよ
うに、石英基板上のa−Si膜51の任意の領域にドメ
インの中心の結晶核となる複数のCGシリコン結晶52
が形成される。形成されるCGシリコン結晶52の結晶
核の発生密度は、a−Si膜51の膜質、添加されたN
i等の金属元素の濃度等によって影響される。
【0011】その後、加熱処理を継続し、固相成長が進
行すると、図2(c)に示すように、CGシリコン結晶
52は、最初に発生した微少なCGシリコン結晶52の
結晶核を中心として放射状に成長する。このような1つ
の結晶核を中心に成長したCGシリコン結晶52の領域
をドメイン(以下、CGシリコン結晶をドメインと明記
する)と呼んでいる。このドメイン52内は、多結晶状
態であるが、ドメイン52内の隣接する結晶同士の面方
位は、連続している(ContinuousGrai
n)。このため、ドメイン52内は、多結晶状態である
とともに、準単結晶状態を示している。
【0012】さらに、加熱処理を継続し、長時間の固相
成長を行うと、最終的に、図2(d)に示すように、成
長したドメイン52同士がぶつかり合い、石英基板上の
a−Si膜51の全面がCGシリコン膜となって成長が
終了する。ドメイン52同士がぶつかり合うドメイン5
2の界面は、ドメイン境界53と呼ばれる。
【0013】図3(a)〜(d)は、それぞれCGシリ
コン膜が横成長する状態を示す概略平面図である。
【0014】まず、図3(a)に示すように、石英基板
上に形成されたa−Si膜54の表面全体に、酸化シリ
コン膜55を形成し、次いで、酸化シリコン膜55上
に、a−Si膜54の一部の領域54aを露出させるた
めに、複数の矩形状のホール56を所定の領域に形成す
る。そして、ホール56から露出したa−Si膜54の
一部の領域54aの表面にNi等の触媒金属元素を添加
する。この場合、酸化シリコン膜55に被覆されている
a−Si膜54には、Ni等の触媒金属元素を添加しな
い。その後、Ni等の触媒金属元素が一部の領域54a
に添加されたa−Si膜54に、温度600℃程度、1
時間程度の加熱処理を行い固相成長を促進させる。
【0015】固相成長の初期には、図3(b)に示すよ
うに、Ni等の触媒金属元素を添加されたa−Si膜5
4の一部の領域54aに、微小なCGシリコン結晶(以
下、ドメインと明記する)57が多数形成される。この
ドメイン57のサイズは、小さい方がよい。
【0016】その後、加熱処理を継続し、固相成長が進
行すると、図3(c)に示すように、多数のドメイン5
7の結晶核を基点として、酸化シリコン膜55に被覆さ
れているa−Si膜54の領域にCGシリコン結晶であ
るドメイン58が成長する。
【0017】さらに、加熱処理を継続し、長時間の固相
成長を行うと、最終的に、図3(d)に示すように、成
長したドメイン58同士がぶつかり合い、石英基板上の
a−Si膜54の全面がCGシリコン膜となって成長が
終了する。ドメイン58同士がぶつかり合うドメイン5
8の界面は、ドメイン境界59と呼ばれる。
【0018】CGシリコン膜が横成長する場合には、図
3(a)〜(d)に示すように、Ni等の触媒金属元素
が添加され、ドメイン57が成長したホール56の側縁
部の領域から、ドメイン58が、その側縁部の領域に対
して垂直方向に成長することが重要である。横成長CG
シリコン膜の特長は、ドメイン58の発生領域およびド
メイン58の成長方向が決まっていることにより、ドメ
イン境界59の領域が予め特定できることにある。
【0019】ドメイン境界59は、Ni等の触媒金属が
多量に集まるとともに、CGシリコン膜の結晶の連続性
が中断される領域である。このため、ドメイン境界59
を、TFTの活性領域であるチャネル領域に使用するこ
とは、CGシリコン膜の結晶の均一性からみて不適当で
ある。
【0020】また、横成長CGシリコン膜では、Ni等
の触媒金属を添加するホール56の位置により、予めド
メイン境界59の位置が想定できる。このため、TFT
の設計時には、CGシリコン膜上のドメイン境界59と
想定される領域以外の領域にTFTのチャネル領域を配
置すれば良い。
【0021】このような横成長CGシリコン膜におい
て、図3(b)に示すドメイン57のサイズは、出来る
だけ微小なサイズでなければならない。ドメイン57の
サイズが大きいと、例えば、図4に示すようなドメイン
57aが成長する。このようなドメイン57aが成長す
ると、ドメイン57aの成長方向およびドメイン57a
同士の境界の位置は、一定でなくなり、図3(d)に示
すドメイン境界59が形成される領域が想定できなくな
る。このため、大きなサイズのドメイン57aから成長
した横成長CGシリコン膜では、予めドメイン境界の無
い領域にTFTのチャネル領域を配置できないおそれが
ある。
【0022】一方、ドメイン57のサイズが微小である
と、ドメイン57とドメイン58との境界領域を拡大し
た図5に示すように、ドメイン57は、ホール56内に
てドメイン57同士間の隙間が無い状態で形成される。
そして、ドメイン57を結晶核として成長するドメイン
58が、ホール56から酸化シリコン膜55に被覆され
ているa−Si膜54の領域に向かって成長する場合、
ホール56の側縁部の領域に対して、垂直方向に成長す
ることになる。
【0023】このため、ドメイン58が成長することに
よって、形成されるドメイン境界59の位置は、隣接す
るホール56のほぼ中間の位置に形成されることが想定
でき、微小なサイズのドメイン57から成長した横成長
CGシリコン膜では、ドメイン境界59を含まない領域
に、TFTを形成することが可能となる。
【0024】微小なドメイン57を形成する方法として
は、通常、Ni等の触媒金属元素の添加濃度を高くする
方法が考えられる。Ni等の触媒金属元素の添加濃度を
高くすることにより、ドメイン57の結晶核となるCG
シリコン結晶の発生密度が高くなり、必然的に、各々の
ドメイン57のサイズは小さくなる。通常、横成長CG
シリコン膜を形成する場合には、縦成長CGシリコン膜
を形成する場合の触媒金属元素の添加濃度に対して、5
倍以上の触媒金属元素の添加濃度にする。
【0025】ところが、CGシリコン膜内に添加された
Ni等の触媒金属元素は、そのままの状態では、CGシ
リコン膜にTFTを形成すると、TFTのOFF状態で
のOFF電流の増大が発生し、TFTの電気特性に対し
て悪影響を与える。このため、CGシリコン膜の結晶化
の後に、CGシリコン膜内よりNi等の触媒金属元素を
取り除く必要がある。
【0026】このようなSi結晶内に添加されたNi等
の触媒金属元素の除去方法は、特開平10−22353
3号公報によって開示されている。この公報に開示され
たNi等の触媒金属元素の除去方法は、形成されたCG
シリコン膜の一部にV族元素のP(リン)を高濃度にて
ドーピングした後に、加熱処理を行い、CGシリコン膜
のP(リン)をドーピングした領域に、Ni等の触媒金
属元素を移動(ゲッタリング)させることによって、C
Gシリコン膜のTFTのドレイン領域、チャネル領域、
ソース領域等の活性領域を形成する領域からNi等の触
媒金属元素を取り除いている。
【0027】
【発明が解決しようとする課題】しかしながら、触媒金
属元素の添加濃度が高くなると、CGシリコン内に残留
する触媒金属元素の濃度も高くなる。ゲッタリングによ
る触媒金属元素の除去能力が同じであれば、CGシリコ
ン膜内の触媒金属元素の添加濃度が高い程、ゲッタリン
グ後に、CGシリコン膜内に残留する触媒金属元素の濃
度も高くなる。
【0028】このため、CGシリコン膜内に残留する触
媒金属元素の濃度を低減させるには、最初に添加する触
媒金属元素の添加濃度を低減させる必要があるため、微
小なドメイン57を有する結晶性の良好な横成長CGシ
リコン膜が形成できないおそれがある。
【0029】本発明は、このような課題を解決するもの
であり、その目的は、横成長CGシリコン膜を成長させ
る際の触媒金属元素の添加濃度を低減させるとともに、
横成長CGシリコン膜内に電気特性の良好なTFTを形
成できる半導体装置およびその製造方法を提供すること
にある。
【0030】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁性表面を有する基板上に所定の膜厚の非
晶質シリコン膜を形成し、該非晶質シリコン膜における
複数の領域の膜厚を薄くして、複数の第1の領域を形成
する工程と、前記各第1の領域に、結晶化を促進する第
1の元素をそれぞれ添加する工程と、その後、第1の加
熱処理を行い該非晶質シリコン膜を結晶成長させ、結晶
性シリコン膜を形成する工程と、前記各第1の領域と、
隣接するそれぞれの該第1の領域の間に配置される第2
の領域とに、該第1の元素を選択的に引き寄せる効果を
有する第2の元素を添加する工程と、第2の加熱処理を
行い結晶性シリコン膜内の第1の元素を、該第2の元素
が添加された領域に移動させる工程と、該第2の元素が
添加された領域以外の結晶性シリコン膜の領域を用い
て、少なくとも半導体装置の活性領域を形成する工程
と、を包含することを特徴とする。
【0031】前記第1の元素が、Fe、Co、Ni、C
u、Ru、Rh、Pd、Os、Ir、Pt、Auから選
択された一種類または複数種類の元素である。
【0032】前記第2の元素が、P(リン)である。
【0033】本発明の半導体装置は、絶縁性表面を有す
る基板上に形成された非晶質シリコン膜に、結晶化を促
進する第1の元素が添加されて結晶化した結晶性シリコ
ン膜を有する半導体装置であって、該結晶性シリコン膜
内の第1の元素の含有量が、1.0×1015atoms
/cm3未満であることを特徴とする。
【0034】前記第1の元素がNi(ニッケル)であ
る。
【0035】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
【0036】図1(a)〜(i)は、それぞれ、本発明
の実施形態である半導体装置の製造方法における各工程
を説明するための断面図である。
【0037】まず、図1(a)に示すように、石英基板
11上に、LPCVD(Low Pressure CV
D)法によって、膜厚65nmのa−Si膜12を形成
する。a−Si膜12の形成には、原料ガスとしてジシ
ランガス(Si25)を使用し、温度450℃、圧力5
0Paの条件にて行った。その後、a−Si膜12上の
全面に、酸化シリコンから成る保護膜13を形成し、一
般的なフォトリソグラフィおよびドライエッチングによ
って、保護膜13上の所定の領域に触媒金属を添加する
ためのホール14を形成し、a−Si膜12の一部を露
出させる。
【0038】次に、図1(b)に示すように、ドライエ
ッチングによって、ホール14内の領域に露出している
a−Si膜12の表面部分を除去して、その膜厚を薄く
する。この場合、ホール14内の領域に露出しているa
−Si膜12の膜厚は20nmである。その後、結晶化
を促進する触媒金属としてNiを、a−Si膜12の表
面に添加するため、石英基板11上に、酢酸ニッケル
(Ni)を10ppm溶かした水溶液をスピン塗布す
る。この場合、a−Si膜12の表面上のNi濃度は、
5×1012atoms/cm2程度となるように設定す
る。また、触媒金属の添加方法としては、スパッタ法、
CVD法、プラズマ処理法または蒸着法のいずれを用い
ても良い。尚、a−Si膜12の結晶化を促進する触媒
金属には、Fe、Co、Ni、Cu、Ru、Rh、P
d、Os、Ir、Pt、Auの元素の中から一種類また
は複数種類の元素を選択すれば良い。
【0039】次に、図1(c)に示すように、a−Si
膜12が形成された石英基板llを窒素雰囲気中におい
て、温度570℃、18時間の加熱処理を行いa−Si
膜12を結晶化させる。ホール14の領域には、微小な
ドメインの集合であるCGシリコン膜15aが成長し、
保護膜13の下側には、CGシリコン膜15aより成長
したCGシリコン膜15bが成長する。また、隣接する
ホール14の間の中間の位置にはドメイン境界16が形
成される。
【0040】次に、図1(d)に示すように、保護膜1
3に再度一般的なフォトリソグラフィおよびエッチング
を行い、ホール14の周辺部およびドメイン境界16近
傍の上側の保護膜13をそれぞれ除去し、ドメイン境界
16近傍の上には、ホール14aが形成される。これに
より、CGシリコン膜15bの一部であるCGシリコン
膜15cを露出させる。その後、イオン注入法によっ
て、石英基板11上の全面にV族元素であるP(リン)
を注入し、ホール14および14a内にP(リン)注入
領域17を形成する。P(リン)のドーズ量は、2×1
15atoms/cm2程度である。P(リン)は、触
媒金属であるNiをP(リン)注入領域17に移動させ
るゲッタリング元素として作用する。この場合、保護膜
13は、P(リン)の注入に対するマスクとして働き、
保護膜13の下側のCGシリコン膜15bにはP(リ
ン)が注入されない。また、触媒金属であるNiを最も
多く含んでいると考えられるホール14内のCGシリコ
ン15aおよび15c、ホール14a内のドメイン境界
16近傍の領域のCGシリコン15c等は、P(リン)
注入領域17に含まれる方が良い。
【0041】次に、図1(e)に示すように、CGシリ
コン膜15bが成長している石英基板11に、温度60
0℃〜700℃、24時間の加熱条件により加熱処理を
施して、CGシリコン膜15b内に含有している触媒金
属のNiをP(リン)注入領域17に移動(ゲッタリン
グ)させる。このようなゲッタリング処理により、保護
膜13の下側のCGシリコン膜15bは、触媒金属のN
iをほとんど含まないCGシリコン膜15となる。
【0042】次に、図1(f)に示すように、保護膜1
3をエッチングによって除去した後、一般的なフォトリ
ソグラフィおよびエッチングにより、石英基板11上の
CGシリコン膜15を所定の形状にパターニングする。
この時、P(リン)注入領域17は、全てエッチングに
よって除去する。その後、CGシリコン膜15をO2
囲気中で加熱する。O2雰囲気中の加熱により、CGシ
リコン膜15の表面に第1の酸化シリコン膜が形成され
る。この時、第1の酸化シリコン膜内には、CGシリコ
ン膜15に残留している触媒金属のNiが取り込まれ
る。この工程は、第2のゲッタリング処理と呼ばれ、前
述のゲッタリング処理によって減少したCGシリコン膜
15内の触媒金属元素(Ni)をさらに除去する効果が
ある。この第2のゲッタリング処理は、HCl、HF、
HBr、Cl2、F2、Br2等の少なくとも一種類のハ
ロゲン元素を含んだ酸化性雰囲気中にて加熱処理を行う
方が、よりゲッタリング効果が顕著となる。
【0043】この場合、加熱処理の温度範囲は、900
℃〜1150℃の範囲が望ましく、加熱温度が高くなる
程、触媒金属元素に対するゲッタリング効果が大きくな
る。また、高温の酸化処理によってCGシリコン膜15
内の欠陥密度も減少し、CGシリコン膜15の特性が向
上する。その後、第1の酸化シリコン膜をバッファード
フッ酸を用いて除去した後、一般的なフォトリソグラフ
ィおよびドライエッチングを用いてパターニングを行
い、CGシリコン膜15を所定の形状に形成する。この
時、形成されたCGシリコン膜15には、ドメイン境界
16を含まないようにする。
【0044】次に、図1(g)に示すように、CGシリ
コン膜15上に、CVD法によって、ゲート絶縁膜とし
ての第2の酸化シリコン膜19を形成する。第2の酸化
シリコン膜19の膜厚は80nmである。その後、さら
にCVD法によって、第2の酸化シリコン膜19上に膜
厚300nmのp−Si膜を形成し、そのp−Si膜に
対して一般的なフォトリソグラフィおよびドライエッチ
ングを用いてパターニングして、CGシリコン膜15上
の中央部近傍にゲート電極20を形成する。
【0045】次に、図1(h)に示すように、ゲート電
極20をマスクとして用いて、第2の酸化シリコン膜1
9上より、イオン注入によってCGシリコン膜15に、
P(リン)イオンを注入し、ソース領域21a、ドレイ
ン領域21bおよびTFTのチャネル22を形成する。
P(リン)イオンのドーズ量は、2×1015atoms
/cm2程度である。TFTのチャネル領域22は、ゲ
ート電極20の下方のCGシリコン膜15内に形成さ
れ、ソース領域21aおよびドレイン領域21bは、そ
れぞれTFTのチャネル領域22の両側に形成される。
その後、第2の酸化シリコン膜19上およびゲート電極
20上の全面に、CVD法によって、層間絶縁膜として
機能する膜厚600nmの第3の酸化シリコン膜23を
形成し、前述のソース領域21aおよびドレイン領域2
1b内に注入したP(リン)イオンの活性化のために、
窒素雰囲気中において温度950℃、30分間の熱処理
を施す。
【0046】その後、一般的なフォトリソグラフィおよ
びドライエッチングを用いて、CGシリコン膜15内の
ソース領域21aおよびドレイン領域21b上の第2の
酸化シリコン膜19および第3の酸化シリコン膜23を
除去し、それぞれソースコンタクトホール24およびド
レインコンタクトホール25を形成する。
【0047】次に、図1(h)に示すように、第3の酸
化シリコン膜23上、ソースコンタクトホール24およ
びドレインコンタクトホール25上に、膜厚400nm
のAlSi膜を形成し、フォトリソグラフィおよびドラ
イエッチングを用いてパターニングし、AlSi膜から
成るソース配線26およびドレイン電極27を、それぞ
れソースコンタクトホール24およびドレインコンタク
トホール25内に形成する。ソース配線26およびドレ
イン電極27は、それぞれソース領域21aおよびドレ
イン領域21bに接続されている。その後、第3の酸化
シリコン膜23上、ソース配線26およびドレイン電極
27上に、窒化膜から成る膜厚400nmの層間絶縁膜
28を形成し、フォトリソグラフィおよびドライエッチ
ングを用いて、ドレイン電極27上の層間絶縁膜28内
に画素コンタクトホール29を形成する。その後、層間
絶縁膜28および画素コンタクトホール29上に、膜厚
80nmの透明導電膜(ITO)を形成し、フォトリソ
グラフィおよびドライエッチングを用いてパターニング
し、透明導電膜(ITO)から成る画素電極30を形成
する。画素コンタクトホール29内に形成された画素電
極30は、ドレイン電極27に接続されている。
【0048】以上、図1(a)〜(i)に示す工程によ
って、液晶駆動用のTFTが製造することができる。
【0049】また、本発明の半導体装置の製造方法によ
って形成されたCGシリコン膜に残留する触媒金属元素
のNiを、ICP−MS(Inductively C
oupled Plasma−Mass Spectro
metry:誘導結合プラズマ質量分析)測定法によっ
て、測定すると次の結果が得られた。測定には、石英基
板上の全面に膜厚70nmCGシリコン膜を形成し、ゲ
ッタリング処理が完了したCGシリコン膜を試料として
使用した。
【0050】その結果、まず、石英基板全面のNiの残
留量の平均値が4×109atoms/cm2以下であっ
た。この時、ゲッタリング処理が完了後の石英基板上に
おけるCGシリコン膜の面積比が65%であり、CGシ
リコン膜が膜厚70nmであることから換算すると、C
Gシリコン膜内のNiの残留量は、8.79×10 14
toms/cm3以下となる。
【0051】尚、本実施形態は、本発明の半導体装置の
製造方法によって製造されるTFTの一例であり、本実
施形態に記載されている以外の部分の材料、膜厚、形成
方法などは上記の限りではない。
【0052】
【発明の効果】本発明の半導体装置の製造方法は、所定
の膜厚の非晶質シリコン膜に、その非晶質シリコン膜の
膜厚を薄くした複数の第1の領域を形成し、それぞれの
第1の領域に、第1の元素である触媒元素を添加し、結
晶性シリコン膜を形成する。その後、第1の領域と、隣
接する第1の領域の間に配置される第2の領域とに、第
2の元素であるゲッタリング元素を添加して、結晶性シ
リコン膜内の第1の元素を、第2の元素が添加された領
域に移動させ、第2の元素が添加された領域以外の結晶
性シリコン膜の領域を用いて、半導体装置の活性領域を
形成する。これにより、横成長CGシリコン膜を成長さ
せる際の触媒金属元素の添加濃度を低減させることがで
きる。
【0053】本発明の半導体装置は、絶縁性表面を有す
る基板上に形成された非晶質シリコン膜に、結晶化を促
進する第1の元素が1.0×1015atoms/cm3
未満添加されて結晶化した結晶性シリコン膜を有してい
るために、横成長CGシリコン膜内に電気特性の良好な
TFTを形成できる。
【図面の簡単な説明】
【図1】(a)〜(i)は、それぞれ、本発明の実施形
態である半導体装置の製造方法における各工程を説明す
るための断面図である。
【図2】(a)〜(d)は、それぞれ、CGシリコン膜
が縦成長する状態を示す概略平面図である。
【図3】(a)〜(d)は、それぞれCGシリコン膜が
横成長する状態を示す概略平面図である。
【図4】ドメイン57のサイズが大きい場合のCGシリ
コン膜の横成長状態を示す概略平面図である。
【図5】ドメイン57のサイズが微小な場合のCGシリ
コン膜の横成長状態を示す概略平面図である。
【符号の説明】
11 石英基板 12 アモルファスシリコン膜 13 保護膜 14 ホール 14aホール 15 CGシリコン膜 15aCGシリコン膜 15bCGシリコン膜 16 ドメイン境界 17 P(リン)注入領域 19 第2の酸化シリコン膜 20 ゲート電極 21aソース領域 21bドレイン領域 22 チャネル領域 23 第3の酸化シリコン膜 24 ソースコンタクトホール 25 ドレインコンタクトホール 26 ソース配線 27 ドレイン電極 28 層間絶縁膜 29 画素コンタクトホール 30 画素電極
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA34 JA37 JA41 JA46 JB57 KA04 KA05 KA10 MA04 MA05 MA08 MA15 MA18 MA27 MA41 NA21 NA24 NA29 5F052 AA11 AA17 DA01 DA02 DB02 EA16 FA06 HA06 JA01 5F110 AA30 BB01 CC02 DD03 EE09 EE45 FF02 FF29 FF35 GG02 GG13 GG47 HJ01 HJ04 HJ13 HJ23 HL05 NN03 NN23 NN24 NN72 PP10 PP13 PP23 PP34 QQ11 QQ28

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性表面を有する基板上に所定の膜厚
    の非晶質シリコン膜を形成し、該非晶質シリコン膜にお
    ける複数の領域の膜厚を薄くして、複数の第1の領域を
    形成する工程と、 前記各第1の領域に、結晶化を促進する第1の元素をそ
    れぞれ添加する工程と、 その後、第1の加熱処理を行い該非晶質シリコン膜を結
    晶成長させ、結晶性シリコン膜を形成する工程と、 前記各第1の領域と、隣接するそれぞれの該第1の領域
    の間に配置される第2の領域とに、該第1の元素を選択
    的に引き寄せる効果を有する第2の元素を添加する工程
    と、 第2の加熱処理を行い結晶性シリコン膜内の第1の元素
    を、該第2の元素が添加された領域に移動させる工程
    と、 該第2の元素が添加された領域以外の結晶性シリコン膜
    の領域を用いて、少なくとも半導体装置の活性領域を形
    成する工程と、 を包含することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第1の元素が、Fe、Co、Ni、
    Cu、Ru、Rh、Pd、Os、Ir、Pt、Auから
    選択された一種類または複数種類の元素である請求項1
    に記載の半導体装置の製造方法。
  3. 【請求項3】 前記第2の元素が、P(リン)である請
    求項1に記載の半導体装置の製造方法。
  4. 【請求項4】 絶縁性表面を有する基板上に形成された
    非晶質シリコン膜に、結晶化を促進する第1の元素が添
    加されて結晶化した結晶性シリコン膜を有する半導体装
    置であって、 該結晶性シリコン膜内の第1の元素の含有量が、1.0
    ×1015atoms/cm3未満であることを特徴とす
    る半導体装置。
  5. 【請求項5】 前記第1の元素がNi(ニッケル)であ
    る請求項4に記載の半導体装置。
JP2001380696A 2001-12-13 2001-12-13 半導体装置およびその製造方法 Withdrawn JP2003188098A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001380696A JP2003188098A (ja) 2001-12-13 2001-12-13 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001380696A JP2003188098A (ja) 2001-12-13 2001-12-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003188098A true JP2003188098A (ja) 2003-07-04

Family

ID=27591641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001380696A Withdrawn JP2003188098A (ja) 2001-12-13 2001-12-13 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003188098A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838885B2 (en) 2007-06-13 2010-11-23 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor
JP2011109075A (ja) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
US7838885B2 (en) 2007-06-13 2010-11-23 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US9035311B2 (en) 2009-03-03 2015-05-19 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9117798B2 (en) 2009-03-27 2015-08-25 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same
JP2011109075A (ja) * 2009-11-13 2011-06-02 Samsung Mobile Display Co Ltd 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法
US8890165B2 (en) 2009-11-13 2014-11-18 Samsung Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Similar Documents

Publication Publication Date Title
JP4067651B2 (ja) 半導体装置の作製方法
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
KR100505309B1 (ko) 반도체 박막 및 반도체 장치
JP2002329667A (ja) シリコン薄膜結晶化方法および薄膜トランジスタの製造方法
JPH02140915A (ja) 半導体装置の製造方法
JPH10294280A (ja) 半導体薄膜および半導体装置
JPH10135137A (ja) 結晶性半導体作製方法
JP2002176180A (ja) 薄膜半導体素子及びその製造方法
KR20010060231A (ko) 반도체장치의 제조방법
JP2003188098A (ja) 半導体装置およびその製造方法
JP2005532685A (ja) Tft電子装置とその製造
US20020149017A1 (en) Active matrix display device having high intensity and high precision and manufacturing method thereof
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
JPH11274505A (ja) 薄膜トランジスタ構造およびその製造方法
JP2002185005A (ja) 混成tftアレー基板とその製造方法
JP2003168647A (ja) 半導体装置の製造方法および半導体装置
JPH0888172A (ja) 多結晶シリコン膜の作製方法
JPH118196A (ja) 半導体薄膜および半導体装置
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP3198378B2 (ja) 半導体装置の製造方法
JP4027449B2 (ja) 半導体薄膜及び半導体装置の作製方法
JPH09289165A (ja) 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
KR101333797B1 (ko) 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP2000058838A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301