JPH087066A - Ｉｃカードの製造方法及びｉｃカード - Google Patents

Ｉｃカードの製造方法及びｉｃカード

Info

Publication number
JPH087066A
JPH087066A JP7172803A JP17280395A JPH087066A JP H087066 A JPH087066 A JP H087066A JP 7172803 A JP7172803 A JP 7172803A JP 17280395 A JP17280395 A JP 17280395A JP H087066 A JPH087066 A JP H087066A
Authority
JP
Japan
Prior art keywords
card
manufacturing
cavity
integrated circuit
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172803A
Other languages
English (en)
Inventor
Francois Launay
ルーネイ フランソワーズ
Jacques Venambre
ヴェナンブレ ジャクーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH087066A publication Critical patent/JPH087066A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3493—Moulded interconnect devices, i.e. moulded articles provided with integrated circuit traces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Credit Cards Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】ＩＣカードを製造する工程の削減することを目
的とする。 【構成】本発明に係るＩＣカードは、集積回路（４）を
収容するキャビティ（５）を備える絶縁型カード支持部
材（１）を備え、更に、表面に、集積回路の接点に接続
される金属製接触パッド（２）を有する。その全てがキ
ャビティ（５）の底（７）及び側壁（６）とに配置され
かつ、キャビティ（５）を有する支持部材（３）の表面
上に配置されたパッド（２）の一つにそれぞれ接続され
る導電トラック（８，９）を成形相互接続素子（MID）
技術により形成する。そして、導線（１２）を用いて、
キャビティ（５）に配置された集積回路（４）の接点
と、キャビティの底（７）の導体トラック（９）とを接
続する。更に、重合がなされる保護樹脂（１３）を用い
てキャビティ（５）を埋める。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路が適合するキ
ャビティ（空間）を備えた絶縁型カード支持部材を有し
かつ、一方の面において、金属製の接触パッドが集積回
路の接点に接続されたＩＣカードの製造方法に関する。
本発明はまた、この製造方法により得られるＩＣカード
に関する。支持部材のキャビティに挿入される集積回路
（チップ）は、例えば、メモリ又は、メモリよりも表面
積が広いマイクロプロセッサである。
【０００２】
【従来の技術】支持箔上に堆積されるプリント基板を使
用する電子チップ（IC：集積回路）カードを実現するた
めに使用される方法は、一般にエポキシガラス（epoxy
glass）、ポリイミド（polyimide）、ポリエステル（po
lyester）で作られる、例えば、本出願人によるヨーロ
ッパ特許公告公報0201952B1に記載されたような方法が
使用される。同様に、成形されているグリッドを使用す
ることも知られている。この支持箔又はグリッドの一方
の面上には、カードの外部金属製接点パッドを設けら
れ、他方の面は、箔又はグリッドを介して当該外部金属
製接点パッドに電気的に接続される電子チップ用の支持
部材として使用される。支持箔の材料及び格子を成形す
るために使用される材料は、外部接点と電子チップ用の
内部結線とを互いに電気的に絶縁するための絶縁材料で
ある。
【０００３】上述のようなチップカードの組立ては、以
下のような工程を有する。 １．箔又はグリッドの内面に集積回路（チップ）を接着
する。 ２．チップ接点と外部金属製接点パッドとの電気的結線
を実現する。（導線により） ３．保護樹脂により、チップと結線とを保護する。 ４．支持箔又はグリッドから剥がす目的で、上述のよう
に形成された電子モジュールを切りとる。 ５．合成樹脂剤（通常、PVC，ABS又はポリカーボネイ
ト）のカード支持部材内にモジュールを挿入し及び接着
する。この支持部材内には、集積回路を支持する側で、
前記モジュールを収容するためにあらかじめ収容キャビ
ティ（キャビティ）が予め設けられている。このキャビ
ティは、成形、射出成形、又はスポットフェーシング
（spot-facing）により実現してもよい。
【０００４】これら方法において、電子チップ及び結線
を保護樹脂により保護する操作は、しばしば精密さが要
求される。なぜならば、この保護の厚さ、即ちカード支
持部材のキャビティの深さがわずか650μmの深さである
ため、このキャビティへの保護樹脂の挿入の実現が精密
に制御されなければならないためである。
【０００５】カードへの電子モジュールの挿入は、同様
に精密さが要求されかつ、カード読取り装置の使用又は
モジュールのキャビティへの収容に対する物理的問題を
排除する目的で、上面及び側部について非常に狭い許容
範囲を必要とする。
【０００６】一方、電子モジュールの接着は、ねじれ及
び曲げ試験の要件の克服するために非常に有効なもので
なければ。
【０００７】最後に、これら方法は、製造の最終コスト
にかなり影響する箔又はグリッドの使用が余儀なくされ
る。
【０００８】
【発明の目的及び概要】本発明は、ＩＣカードの製造に
おける多数の工程を削減することを目的とする。また、
本発明の他の目的は、一方の面においてカードの外部金
属コンタクトパッドを支持し、他方の面で集積回路を支
持する箔又はグリッドにより形成される中間モジュール
の製造を不要にすることを目的とする。さらなる目的
は、カード上の外部金属コンタクトパッド用の機械的位
置の拘束を取除くことである。
【０００９】上述の方法に基づいて、以下のような工程
を実施することにより、上述の目的が達成されかつ、上
述の従来技術の欠点が低減される又抑制されるものと考
えられる。キャビティの底及び側壁に設けられ、キャビ
ティを有する支持部材の表面上に配置されたコンタクト
パッドに接続された導電トラックが成形相互接続素子
（MID：Moulded Interconnection Devices）を利用し
て設けられ、キャビティの底において、キャビティに配
置された集積回路の接点と前記導電トラックとを電気的
に相互接続し、後に重合される保護樹脂で前記キャビテ
ィが埋められる。
【００１０】大きさと金属コンタクトパッドの位置につ
いて規格化されたフレキシブルカードにおける集積回路
の保護は、工程数がが削減された比較的簡単な操作の流
れによって得られる。
【００１１】電気的接続を実現する工程が、集積回路の
接点と導電トラックとの間を結合する導線の半田付けが
従属する、導電性又は非導電性接着剤によりキャビティ
の底に対する基部を持つ集積回路を接着する工程から成
る。
【００１２】キャビティに集積回路を配置するために
は、キャビティの底に対する基部に回路を接着すること
が可能で、その後、集積回路の各コンタクトと導体トラ
ックの端部との間にその電気的接続を実現するため導線
が半田付けされる。
【００１３】この半田付けを実現するために望ましい方
法は、しかしながら、フリップチップ（flip-chip）装
着技術の利用は、実質的に既知の第１調整において、接
続が半田若しくはコンタクト領域において与えられた位
置の導電接着で実現され、この目的のために、集積回路
のコンタクトに、通常は対向する導体トラックの端部で
ある導体高が設定される。
【００１４】望ましい実施例では、集積回路の電気的接
続を達成するフリップチップ装着技術を使用する。この
接続は、事前に成形された箔又は糊状の形の非等方性の
導電接着剤により、圧縮を伴う接着により実現される。
この場合、集積回路の導体は、高さがない。
【００１５】この変形例において、電気的接続が達成さ
れる工程の前に事前重合されるべき異方性接着、そして
保護樹脂の重合と同時に作用すべき最終的な重合が有利
である。
【００１６】
【実施例】図１及び図２は、ＩＣカードの活性部分を示
す図である。このＩＣカードには、カードリーダのプロ
ーブと協調する金属コンタクトパッドが設けられてい
る。カード支持部材１は、寸法と配置が標準化されたパ
ッド２をカードの表面３上に有する。これらパッド（少
なくとも一部）は、ＩＣカードの本体又はカード支持部
材１の厚さ内に収まる集積回路（チップ）４の接点に電
気的に接続される。
【００１７】本発明による方法を実現するため、例え
ば、参照番号６で示されるように傾斜した側壁を持ちか
つ、底７が集積回路チップ４に収容するように成形され
た支持部材１と、パッド２との導通を形成しかつ、カー
ド本体の表面３から各々の自由端９が配置されるキャビ
ティ５の底７に向けて傾斜壁を沿って延在する導電トラ
ック８（金属線）とを有する。このキャビティ５は、カ
ードの底の割れを防止するため及び電子チップを保護す
るため、カードの底において十分な合成樹脂厚を提供す
る目的で、650μm程度の深さを持たねばならない。種々
の工程は、ABS又はポリカーボネイト等の熱可塑性材料
を用いて射出成形で成形される、キャビティ５を有する
支持部材１上に、実質的に銅からなるトラック８を固定
するために使用されても良い。これら工程の一部を以下
に説明する。キャビティに配置された集積回路の接点と
導電トラックとの間の電気的接続をキャビティの底で実
現するため、種々の工程から所望のものを選択すること
ができる。図１に示された一般的な方法では、集積回路
４が、その基部用いて、重合接着剤、通常はエポキシ接
着剤の層によってキャビティ５の底に装着し、次いで、
集積回路４の接点と導電トラックの終端９との間を、例
えば金又はアルミニウムの導線１２を用いて半田付けす
る。集積回路用の種々の装着及び結線は、当業者には公
知で、フランス特許第2439438，2548857，2520541号及
びヨーロッパ特許第0116148号等の公報に記述されてい
る。このような装着方法において、集積回路のニッケル
基台が接地端子を形成する場合、回路は、或るトラック
の終端がキャビティ５の底７の中央部分（図１には図示
せず）を占有するように、そしてこの金属化基台が、例
えば、７０重量％の銀を含む接着剤のような導電接着剤
により底７に接着される。この接着操作は、半導体産業
（KS，ESSEC形式等）において使用される標準の接着剤
及び材料で実施される。図１に示された装着方法は、集
積回路が片面若しくは両面に接地接点を含む全ての接点
を持つ場合のものである。金又はアルミニウム導線は、
半田付けを伴う相互接続用の導線として使用されるが、
加工速度の点で金導線が望ましい（金導線を半田付けす
るために使用する加工工程は、アルミニウム導線の半田
付けよりも３〜４倍速い）。この操作は、組立て方法に
おいて最も注意が必要な部分である。なぜならば、合成
樹脂支持部材の事前加熱の必要性が要求されるためであ
る。この事前加熱の温度が、合成樹脂支持部材（変形リ
スク）のガラス遷移温度Ｔgに到ると理解すると、遷移
温度Ｔgの値が高い材料（ポリカーボネイト，ABS，ABS-
PVC化合物又はABS-ポリカーボネイト化合物）から成る
カードを使用することが望ましい。
【００１８】チップの装着及び接着後、キャビティ５を
埋める操作は、キャビティ５への樹脂１３の適下による
堆積によって実現される簡単な埋込工程から成る。平坦
な外部表面を得るため、非常に粘度が低い、例えば、
“American ABLESTICK Company”の参照番号931-1の樹
脂が望ましくは使用される。この樹脂は、気候試験の際
に効果的に電子チップを保護するため、高いイオン純度
及び吸水率に対する良好な耐性を持たなければならな
い。この試験の後、キャビティ５において、樹脂が重合
される。
【００１９】支持部材１における非平面である三次元表
面上に導電トラック８を設ける望ましい方法は、箔を加
熱して接着可能なトラックの構造を浮き上がらせる（エ
ンボス）方法、パッド印刷の後に自触作用の金属化を実
施する方法及びレーザホログラム（Laser hologram）に
よりリソグラフィ（lithography）を実現する方法であ
る。
【００２０】これら３つの方法の内、最初の二つは、比
較的知られておりかつ、比較的経済的であることも証明
されている。しかし、これら方法では、高密度のトラッ
クを実現できない。高密度が要求される場合、第３の方
法がより適切なものとして使用される。
【００２１】パッドの印刷及びリソグラフィク技術は、
支持部材１を射出成形する間に形成されるキャビティ５
の底７に設けられた導電トラックの端部９上に突出部を
形成することに適合する。
【００２２】ヨーロッパ特許第0063347号の内容は、加
熱により箔を浮上がらせる（打ち出す）方法の例を示し
ている。厚さ１２乃至７０μmの金属トラック構造は、
キャビティ５の領域が２秒間の加熱周期によってカード
支持部材に設けられる。このキャビティ５の形状は、好
ましくは、傾斜壁を持つように設計されている。なお、
適応圧力は８０N/mm2程度であり、そして温度は200℃程
度である。この目的のため、トラック構成を有する加熱
により浮き上がらせる箔は、図３に示された構造、即
ち、加熱により再活性が可能であって１乃至４μmの厚
さを持つ１つ又は複数層の接着剤３１（通常は、フェノ
ール系接着剤）と、比較的展性がありかつ、厚さ１２乃
至３５μmの銅層３２と、更に可能ならば厚さが数μmの
スズ又はニッケル層３３とを有する。エンボス加工され
ない部分の箔は、続いて、粘着テープを持つローラ機構
によって除去される。
【００２３】パッドを印刷する工程において、２秒の継
続周期ならば、ラッカーを含むパラジウムが、カード支
持部材１内のキャビティ５の壁及び底に対して刷り込ま
れ、そして金属トラック構造が形成されるべき表面３上
のキャビティ周囲に対して、この構造のパターンに応じ
て刷り込まれる。印刷品質は、導電トラックの幅及びト
ラック間の間隔として正確な値（５０μm）が得られる
ため、良好である。
【００２４】次いで、触媒を形成しかつ、支持部材１の
適切な位置に堆積されるラッカーを含むパラジウムが、
100℃に加熱される。自触により金属化（銅又はニッケ
ル）が実現される場合、後続の操作は既知でありかつ、
長時間にわたって信頼性が確かめられている。即ち、支
持部材１上の触媒が設けられた位置に排他的に銅（ニッ
ケル）が堆積される。堆積された銅の厚さは、１乃至１
０μmの間に位置する。電気的金属化工程の主な利点
は、数時間で、数千から数万個のカードを同一の糟に共
に浸して同時に処理できるという点にある。
【００２５】キャビティ５の導電トラックのパターンに
高い精度が要求される場合、前述の処理よりも高価では
あるが、フォトリソグラフィク処理を使用することがで
きる。この技術は、平坦な表面から傾斜面の金属化、こ
の場合、キャビティ５の壁及び底、そして支持部材の表
面のキャビティに隣接する周囲の金属化を従来一般のフ
ォトリソグラフィクへの変形も含む。この目的のため、
レーザホログラム又は三次元マスクを介する焦点合わせ
技術を利用可能である。この技術は、キャビティのトラ
ックと一致する表面上に三次元のトラックの像を実現
し、キャビティの望ましい表面の必要とされる領域にお
いて、排他的にワニスの重合を得ること可能である。
【００２６】例えば、準補助的処理が、トラックを実現
するために使用しても良い。主要な生産国で現在使用さ
れているこの工程には、堆積金属、望ましくは銅の付着
を促すための合成樹脂支持部材を処理する工程が存在す
る。この金属上では、導電接点層がフォトレジストマス
クを使用して成長される。露光の後、接点の周囲のマス
ク及び層は取り除かれる。このプロセス、すなわち、三
次元マスク又はレーザ技術（ホログラムの生成）の使用
により、非平面指示部材における金属化の可能性を提供
しかつ、５０μm程度の解像度が得られる。上述のよう
な種々の金属化工程では、導電接点は、もはや従来技術
においては、箔又はグリッドによっては支持されない。
然し、カード指示部材自身によっては支持される。付け
加えると、接点を設けるために絶縁材料を貫通する貫通
孔を設けるための操作は、もはや必要がない
【００２７】接地接点が集積回路の他の接点が設けられ
た面と同一の面に配置される図１に示された従来の装着
技術と比べて望ましい技術として、以下にフリップチッ
プ装着の技術を説明する。この目的のため、導体トラッ
ク８の端部９は、構成が、相互に対応するチップコンタ
クトの配置と対照的である（平面に対して）突出部を有
する。図４に図示されたこのような突出部は、望ましく
は、指示部材１の成型時に形成される。即ち、これらの
形状は、図４のＡ側に参照番号４１で示されるように円
筒形であり、同図のＢ側においては、参照番号４２で示
されるような球状の高さ数十μmの突起である。金属化
された突出部４１又は４２は、上述のようなパッドの印
刷又はリソグラフィク技術によるトラック８の金属化と
同様に作用する。
【００２８】既知の変換フリップチップ装着工程による
と、集積回路の接点は、その装着前に、電気メッキ（製
造後の集積回路の繊細な位置合わせ操作を含む）を介し
て、又は従来の熱輻射型の金を半田付けするユニットに
より、金又は銅から成る突出部が装着前に設けられる。
複数の工程は、良好な電気的接続が達成されるように、
チップの突出部と導電トラックの突出部との対毎に、そ
の相互接続が実施されることを含む装着を可能にする。
即ち、加圧を伴うチップの迅速な加熱は、相互にロウ付
けされる各対の突出部をもたらし、他の例としては、チ
ップを支持する押圧力に含まれた６０Ｈｚで誘導される
超音波振動の圧力をもたらす（導線の半田付けでは既知
である）。第３の接続工程では、例えば、７０％の銀が
充填されたエポキシ接着剤からなる導電性接着剤を、導
電トラックの終端における突出部に正確に緒失せされた
形で滴下する又は、部品の突出部については接着剤層に
この突出部を浸す。この従来技術の詳細な説明は省略す
るが、その詳細は、特に、国際特許出願第92/13319, 92
/13320号の公報に記載されている。絶縁接着剤が同様に
使用されても良い。これは、部品の金属化パッドに設け
られる金属性突出部に対して、堆積を正確に実施する必
要がないことを意味する。重合の間は、抵抗値が良好で
ある接触を得るため、部品に圧力を加える必要がある。
【００２９】図５に示された望ましいフリップチップ装
着技術は、前述のものよりも注意を払う必要がある。チ
ップの接点上に突出部を設ける操作は、ここでは不要に
なる。キャビティ５の底７の導体トラック９の端部は、
望ましくは、円筒形状（図４Ａ側の４１）の突出部を有
する。使用する接着剤は、特に、受動部品の表面実装用
に既に使用されている特定の異方性導電接着剤である。
この形式の接着剤は、低濃度の導電粒子を含む。弾性変
形可能でありかつ、直径が１０乃至２０μmの粒子は、
接着剤としては絶縁性を保つが、相互に接触しない二つ
の接点の間で加圧されると、接着剤の絶縁性を残しつつ
これら接点の電気的な接続を実現する。100μmの幅を持
ちかつ、100μmの間隔を持つ四角形の金属層は、導電条
件として、接着時に当該金属層上に存在する粒子数が理
論上は１つでかまわないが、複数存在するものが提供さ
れる場合、この接着剤を使用できる。同時に、導電トラ
ックが短絡する危険性も排除される。これら接着剤は、
箔（例えば、アメリカの３Ｍ社又は日本の日立社により
製造された）の形成又はペースト（アメリカのAITand Z
YMET 社又はドイツのLCD Mikroelectronic 社）の形成
において設けることが可能である。この接着剤に関して
は、紫外線制御も同様に可能である。本発明の実現に
は、ペースト状の異方性接着剤が箔状のものよりも好ま
しい。この接触技術が使用される場合、チップの各接点
のレベルで良好な電気的導通を達成することと、トラッ
ク間の粒子の固まりによって生じる短絡を防止すること
との間に、妥協案が見いだされたことに注意されたい。
接点の寸法に均一の条件を課す場合、この妥協点は、粒
子の濃度を可能な限り上げる一方で、これらの大きさを
小さくすることで容易に達成される。しかしながら、可
能な限り小さな大きさを実現するためには、キャビティ
の底７上の各トラックの端部の良好な平坦性を達成する
必要がある（一方で、集積回路の接点の平坦性は別の方
法で実現される）。トラック間の短絡を防止する他の要
素は、トラック終端の構造及び接着時の集積回路の正確
な配置から得られる正確性である。すなわち、これら２
つの良好な正確性は、より狭いトラックの終端を作り出
すこと及び短絡の可能性を低減するトラック間の間隔を
広げることにより達成される。
【００３０】図５は、異方性接着剤で成された接続の概
念を示す図である。集積回路４は、接点５１と、この接
点間の表面活性層５２とを有する。カード支持部材１の
キャビティの底７には、この場合、突出部の無いトラッ
ク端部９が設けられる。正確な圧力が組み合わされる接
着工程において、導体粒子５５は接着剤５６中に封じ込
められ、次いで、接点９，５１の対の間で圧縮される。
他の粒子５７は、接点の外に配置されかつ、導電には全
く寄与しない。接着操作の間、集積回路は、トラック端
部（突出部を持つ場合と持たない場合がある）に対して
略々正確に位置決めされた金属化パッド（接点）を実現
するため、事前に位置決めされる。滴下された異方性接
着剤は、キャビティの底に堆積され、次いで、集積回路
がこの接着剤の中に圧力を受けながら搬入される。次い
で、接着剤の重合が、加熱炉又は紫外線照射システム
（紫外線硬化樹脂）のいずれかにより達成される。
【００３１】図１を参照して説明したように、次いで、
キャビティ５は、簡単な充填操作で埋められる（図示せ
ず）。この操作の容易性は、同時に複数のキャビティを
埋めるシステムを実現する。即ち、製造ユニット毎の高
い製造容量をもたらす。使用する樹脂としては、湿気を
吸収しない高純度イオンであり、そしてカードの湾曲及
びねじれから集積回路を効果的に保護する樹脂が望まし
い。
【００３２】相互に互換性がありかつ、幾つかの重合モ
ードを有するチップ接着用の接着剤及び保護樹脂の使用
は、チップに対する接着操作及びキャビティの埋込操作
を同一の材料で実現できることに注意されたい。
【００３３】上述の操作の流れは、 １：チップを接着する。 ２：接着剤料搬送装置上に装着された樹脂供給装置によ
ってキャビティを埋める。 ３：集積回路及び包含樹脂の重合接着を同時に行う。こ
の場合、包含樹脂の重合を実施する前に、キャビティの
底に集積回路を事前に重畳接着することが推奨される。
この場合、単一片の材料による組立て操作を十分に達成
できる。
【図面の簡単な説明】
【図１】本発明により実現されるＩＣカードを破断した
場合の断面図である。
【図２】本発明により実現されるＩＣカードを破断した
場合の平面図である。
【図３】本発明による方法で使用可能な加熱によって反
応可能な接着剤で提供される導体トラックの構造の断面
を示す図である。
【図４】本発明に係る導体トラックの端部における高さ
の成り立ちを示す破断図である。
【図５】異方性導電接着剤の使用を伴う集積回路用の望
ましいフリップチップ装着方法を示す部分的に破断した
断面を示す図である。
【符号の説明】
１：カード支持部材 ２：金属製接触パッド ３：支持部材表面 ４：集積回路（ＩＣ） ５：キャビティ（空間） ６：傾斜壁 ７：底 ８，９：導体トラック １１：重合接着剤 １２：導線 １３：樹脂

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 集積回路を収容するキャビティが設けら
    れた絶縁性カード支持部材を有しかつ、当該支持部材の
    一方の面に、当該集積回路の接点に結合される複数の金
    属製接触パッドが設けられるICカード製造方法におい
    て、 前記キャビティの底及び側壁に設けられ、前記キャビテ
    ィを有する前記支持部材の前記表面上に配置された前記
    コンタクトパッドに接続された導電トラックが成形相互
    接続素子を利用して設けられ、 前記キャビティの前記底において、前記キャビティに配
    置された集積回路の接点と前記導電トラックとを電気的
    に相互接続し、 後に重合される保護樹脂で前記キャビティが埋められる
    ことを特徴とするICカードの製造方法。
  2. 【請求項２】 請求項１に記載のICカード製造方法にお
    いて、 前記導電トラックを設ける工程が、加熱により活性化さ
    れる接着剤が設けられた当該トラックを加熱及び加圧す
    る接着工程から成ることを特徴とするICカードの製造方
    法。
  3. 【請求項３】 請求項１に記載のICカード製造方法にお
    いて、 自触作用により金属化が従属する、前記トラックに要求
    される配置に対応するパッド印刷工程において、触媒を
    利用することを特徴とするICカードの製造方法。
  4. 【請求項４】 請求項１に記載のICカード製造方法にお
    いて、 前記導電トラックを設ける工程において、レーザホログ
    ラムを利用する三次元ホトリソグラフィ工程から成るこ
    とを特徴とするICカードの製造方法。
  5. 【請求項５】 請求項１乃至４の何れか一項に記載のIC
    カードの製造方法において、 前記電気的接続を実現する工程が、前記集積回路の前記
    接点と前記導電トラックとの間を結合する導線の半田付
    けが従属する、導電性又は非導電性接着剤により前記キ
    ャビティの底に対する基部を持つ前記集積回路を接着す
    る工程から成ることを特徴とするICカードの製造方法。
  6. 【請求項６】 請求項１乃至４の何れか一項に記載のIC
    カードの製造方法において、 前記キャビティを有する前記カード支持部材が、射出成
    形技術により実現されかつ、前記導電トラックの端部の
    配置位置における前記キャビティの底に、突出部が設け
    られることを特徴とするICカードの製造方法。
  7. 【請求項７】 請求項１乃至４の何れか一項又は請求項
    ６に記載のICカードの製造方法において、 前記電気的接続を実現する工程が、フリップチップ集積
    回路装着技術から成りかつ、当該接続が、その位置に応
    じて半田付け、絶縁接着剤又は導電性接着剤の何れかに
    より実現され、 前記集積回路の接点に突出部が設けられることを特徴と
    するICカードの製造方法。
  8. 【請求項８】 請求項１乃至４の何れか一項又は請求項
    ６に記載のICカードの製造方法において、 前記電気的接続を実現する工程が、フリップチップ集積
    回路装着技術から成りかつ、事前形成された箔又はペス
    トの形で異方性導電接着剤により、加圧を伴う接着によ
    り実現され、 前記集積回路の前記接点は、突出部を持たないことを特
    徴とするICカードの製造方法。
  9. 【請求項９】 請求項８に記載のICカードの製造方法に
    おいて、 前記異方性導電接着剤が、前記導電を実現する実現する
    工程の前に事前重合されかつ、最終的な重合が前記保護
    樹脂の重合と同時に実施されることを特徴とするICカー
    ドの製造方法。
  10. 【請求項１０】 請求項１乃至９の何れか一項に記載の
    ICカードの製造方法を利用して製造されるICカード。
JP7172803A 1994-06-15 1995-06-15 Ｉｃカードの製造方法及びｉｃカード Pending JPH087066A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9407308 1994-06-15
FR9407308 1994-06-15

Publications (1)

Publication Number Publication Date
JPH087066A true JPH087066A (ja) 1996-01-12

Family

ID=9464235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172803A Pending JPH087066A (ja) 1994-06-15 1995-06-15 Ｉｃカードの製造方法及びｉｃカード

Country Status (6)

Country Link
US (1) US5647122A (ja)
EP (1) EP0688051B1 (ja)
JP (1) JPH087066A (ja)
KR (1) KR960002771A (ja)
DE (1) DE69512137T2 (ja)
ES (1) ES2135656T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948382B2 (en) 1997-08-20 2011-05-24 Round Rock Research, Llc Electronic communication devices, methods of forming electrical communication devices, and communications methods

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
FR2736740A1 (fr) * 1995-07-11 1997-01-17 Trt Telecom Radio Electr Procede de production et d'assemblage de carte a circuit integre et carte ainsi obtenue
DE19627827A1 (de) * 1996-07-10 1998-01-22 Siemens Ag Chipkarte und Verfahren zu ihrer Herstellung
DE19631166C2 (de) * 1996-08-01 2000-12-07 Siemens Ag Chipkarte
US6068191A (en) * 1996-08-01 2000-05-30 Siemens Aktiengesellschaft Smart card with card body and semiconductor chip on a leadframe
DE19701165C1 (de) 1997-01-15 1998-04-09 Siemens Ag Chipkartenmodul
US6329213B1 (en) 1997-05-01 2001-12-11 Micron Technology, Inc. Methods for forming integrated circuits within substrates
FR2769389B1 (fr) 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
FR2769441A1 (fr) * 1997-10-07 1999-04-09 Philips Electronics Nv Carte electronique sans contact et son procede de fabrication
FR2769734B1 (fr) * 1997-10-10 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit, procede de fabrication d'une telle carte et outillage pour la mise en oeuvre de ce procede
US5904504A (en) * 1998-02-19 1999-05-18 Fairchild Semiconductor Corp. Die attach method and integrated circuit device
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
EP0949583A1 (de) * 1998-04-07 1999-10-13 ESEC Management SA Elektronikobjekt
EP0949582A1 (de) * 1998-04-07 1999-10-13 ESEC Management SA Elektronikobjekt
FR2777675B1 (fr) * 1998-04-15 2001-12-07 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit et carte a microcircuit obtenue par mise en oeuvre de ce procede
FR2779272B1 (fr) * 1998-05-27 2001-10-12 Gemplus Card Int Procede de fabrication d'un micromodule et d'un support de memorisation comportant un tel micromodule
FR2781068B1 (fr) 1998-07-07 2000-10-13 Rue Cartes Et Systemes De Procede de fabrication d'une carte a microcircuit permettant de limiter les contraintes mecaniques transmises a celui-ci et carte ainsi obtenue
FR2786317B1 (fr) * 1998-11-24 2002-12-27 Gemplus Card Int Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
FR2793069B1 (fr) * 1999-04-28 2003-02-14 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
FR2797076B1 (fr) * 1999-07-30 2003-11-28 Gemplus Card Int Procede de fabrication d4une carte a puce a contact
US6600231B2 (en) 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
DE10025774A1 (de) * 2000-05-26 2001-12-06 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Oberflächenmetallisierung
DE10047213A1 (de) * 2000-09-23 2002-04-11 Philips Corp Intellectual Pty Elektrisches oder elektronisches Bauteil und Verfahren zum Herstellen desselben
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
DE10208168C1 (de) 2002-02-26 2003-08-14 Infineon Technologies Ag Datenträgerkarte
DE10229902A1 (de) * 2002-07-03 2004-01-15 Giesecke & Devrient Gmbh Verfahren zur Herstellung von elektrisch leitfähigen Verbindungen auf Chipkarten
TWI320237B (en) * 2006-07-24 2010-02-01 Si-substrate and structure of opto-electronic package having the same
US20090273004A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Chip package structure and method of making the same
US7732233B2 (en) * 2006-07-24 2010-06-08 Touch Micro-System Technology Corp. Method for making light emitting diode chip package
SG149709A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Microelectronic imagers and methods of manufacturing such microelectronic imagers
USD703208S1 (en) * 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
JP6789886B2 (ja) * 2017-06-09 2020-11-25 株式会社東芝 電子装置
US10909436B2 (en) 2019-05-13 2021-02-02 American Express Travel Related Services Company, Inc. Angled slot in a transaction card

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439438A1 (fr) 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
DE3116078A1 (de) * 1981-04-22 1983-01-20 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen "praegefolie"
FR2520541A1 (fr) 1982-01-22 1983-07-29 Flonic Sa Procede d'insertion d'un circuit integre dans une carte a memoire et carte obtenue suivant ce procede
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
FR2548857B1 (fr) 1983-07-04 1987-11-27 Cortaillod Cables Sa Procede de fabrication en continu d'une carte imprimee
JPS61123990A (ja) * 1984-11-05 1986-06-11 Casio Comput Co Ltd Ｉｃカ−ド
FR2580416B1 (fr) 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
JPH0751390B2 (ja) * 1985-07-10 1995-06-05 カシオ計算機株式会社 Ｉｃカ−ド
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants
FR2636453B1 (fr) * 1988-09-14 1992-01-17 Sgs Thomson Microelectronics Procede d'encapsulation de circuits-integres notamment pour cartes a puces
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
JPH03173696A (ja) * 1989-12-04 1991-07-26 Asahi Chem Ind Co Ltd 電子装置
WO1992013319A1 (de) 1991-01-28 1992-08-06 Siemens Aktiengesellschaft Verfahren zur herstellung einer tragbaren datenträgeranordnung
JPH05235511A (ja) * 1992-02-25 1993-09-10 Hitachi Cable Ltd 合成樹脂複合成形品，及びその製造方法
DE9213319U1 (de) * 1992-10-05 1992-12-10 Erwin Müller GmbH & Co, 4450 Lingen Elektrisch betriebenes Heftgerät
DE9213320U1 (de) * 1992-10-05 1992-12-10 Erwin Müller GmbH & Co, 4450 Lingen Blockhefter zum Heften stärkerer Papierlagen
JPH06140743A (ja) * 1992-10-28 1994-05-20 Hitachi Cable Ltd プラスチック複合成形品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948382B2 (en) 1997-08-20 2011-05-24 Round Rock Research, Llc Electronic communication devices, methods of forming electrical communication devices, and communications methods

Also Published As

Publication number Publication date
KR960002771A (ko) 1996-01-26
ES2135656T3 (es) 1999-11-01
EP0688051B1 (fr) 1999-09-15
EP0688051A1 (fr) 1995-12-20
DE69512137T2 (de) 2000-05-25
DE69512137D1 (de) 1999-10-21
US5647122A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
JPH087066A (ja) Ｉｃカードの製造方法及びｉｃカード
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US5850690A (en) Method of manufacturing and assembling an integrated circuit card
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100781827B1 (ko) 반도체 패키지 및 그 제조 방법
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
US5821762A (en) Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US6111303A (en) Non-contact electronic card and its manufacturing process
US20100163168A1 (en) Method for manufacturing wiring board with built-in component
JPH1070362A (ja) 基板を結合する方法および構造
JP2738568B2 (ja) 半導体チップモジュール
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
US20040012080A1 (en) Connection of integrated circuits
JPH087065A (ja) Ｉｃカードの構築方法及びｉｃカード
US6897088B2 (en) Method for connecting circuit devices
JPS63150930A (ja) 半導体装置
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JPH0863567A (ja) Ｉｃカード用モジュール
JP4065145B2 (ja) 電子部品用ソケットの製造方法
JP3381375B2 (ja) 電極集合体及びその製造方法ならびに電極集合体を用いたリードフレーム
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JPH06275675A (ja) Ｔａｂパッケージとその接続方法
JP3031134B2 (ja) 電極の接続方法
JP3235520B2 (ja) 半導体装置の製造方法