JP3519924B2 - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法

Info

Publication number
JP3519924B2
JP3519924B2 JP32130397A JP32130397A JP3519924B2 JP 3519924 B2 JP3519924 B2 JP 3519924B2 JP 32130397 A JP32130397 A JP 32130397A JP 32130397 A JP32130397 A JP 32130397A JP 3519924 B2 JP3519924 B2 JP 3519924B2
Authority
JP
Japan
Prior art keywords
polyimide film
chip
electrode
film
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32130397A
Other languages
English (en)
Other versions
JPH11163054A (ja
Inventor
修 宮田
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP32130397A priority Critical patent/JP3519924B2/ja
Priority to KR10-1998-0050017A priority patent/KR100357757B1/ko
Priority to TW087119257A priority patent/TW434646B/zh
Priority to CN 98125104 priority patent/CN1238897C/zh
Priority to US09/196,884 priority patent/US6204564B1/en
Publication of JPH11163054A publication Critical patent/JPH11163054A/ja
Application granted granted Critical
Publication of JP3519924B2 publication Critical patent/JP3519924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Wire Bonding (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、裏面に半田バンプ
の複数個をマトリックス状に並べて設けた基板の表面
に、ＩＣチップを、その各電極パッドが前記各半田バン
プに電気的に接続するように重ね合わせ接合して成るエ
リアアレイパッケージ型の半導体装置において、その構
造と、その製造方法とに関するものである。
【０００２】
【従来の技術】一般に、この種のエリアアレイパッケー
ジ型半導体装置は、多ピン化の微細配線に適合するよう
に開発されたもので、従来は、その基板としてガラスエ
ポキシ樹脂板（ガラスの繊維をエポキシ樹脂で板状に固
めたもの）を使用し、この基板の下面に、外部接続用半
田パンプの複数個をマトリックス状に並べて設ける一
方、前記基板の上面に、前記基板の上面に搭載するＩＣ
チップの周囲に設けられている各電極パッドに対応する
接続用電極及び前記各外部接続用半田パンプに電気的に
導通する端子用電極並びにこれら各接続用電極と各端子
用電極との相互間をで電気的に接続する配線パターンを
銅等の金属箔にて形成し、そして、前記基板の上面に、
前記ＩＣチップを、当該ＩＣチップにおける各電極パッ
ドの各々が基板における接続用電極の各々に電気的に接
続するようにして搭載すると言う構成にしている。
【０００３】
【発明が解決しようとする課題】しかし、この従来にお
けるエリアアレイパッケージ型半導体装置は、ＩＣチッ
プを搭載する基板として、ガラスエポキシ樹脂板を使用
をしていることにより、この基板の厚さが相当に厚いか
ら、基板の下面からＩＣチップの上面までの高さが可成
り高くなり、エリアアレイパッケージ型半導体装置が大
型化するばかりか、重量が増大することに加えて、ガラ
スエポキシ樹脂板とＩＣチップとの間における熱膨張差
が大きいから、この大きい熱膨張差のためのＩＣチップ
の基板に対する接合が外れたり、ＩＣチップに歪み及び
割れが発生するおそれが大きいと言う問題があった。
【０００４】ところで、前記基板の裏面に対して複数個
の外部接続用半田バンプの複数個を、基板裏面から突出
する形態にして設けるに際しては、基板のうち、当該基
板の上面に形成した各端子用電極の箇所に貫通孔を穿設
し、この貫通孔内に、半田ボールを、当該半田ボールの
一部が前記端子用電極に接触するか又は極く近接し他の
部分が基板の裏面から突出するように、半田接合用フラ
ックスと一緒に挿入したのち、半田ボールを溶かす温度
まで加熱して、半田ボールの一部を前記端子用電極に対
して半田付けすることによって設けるものである。
【０００５】この場合において、前記各外部接続用半田
バンプにおける基板の裏面からの高さは、プリント基板
等の別の部品に対する電気的接続の確実性、及び、容易
性を高めることのために出来るだけ高くすることが必要
であるが、前記基板が、ガラスエポキシ樹脂板製でその
厚さが厚いときにおいて、、半田バンプの突出高さを高
くする状態のもとで基板の上面における端子用電極に接
触するか又は極く近接するためには、基板に穿設の貫通
孔内に挿入する半田ボールの直径、及びこの半田ボール
が嵌まる貫通孔の内径を、基板の厚さが厚い分だけ大き
くしなければならない。
【０００６】つまり、従来のように、基板を、厚さの厚
いガラスエポキシ樹脂板にした場合には、基板の裏面に
マトリックス状に並べて設けられる各外部接続用半田バ
ンプの直径が大きくなることにより、各外部接続用半田
バンプ相互間の間隔を広くしなければならないから、多
ピン化の微細配線に対して充分に対応することができな
いばかりか、半田の使用量が多くなって重量が更にアッ
プすると言う問題があった。
【０００７】これに加えて、従来におけるエリアアレイ
パッケージ型半導体装置は、ＩＣチップにおける各電極
パッド及び基板における各接続用電極のうちいずれか一
方又は両方に、金バンプを設けて、この金バンプの圧着
により、ＩＣチップと基板とを接合するようにしている
が、ＩＣチップと基板との接合を、前記金バンプの圧着
のみに依存することができず、前記圧着したあとにおい
て、ＩＣチップと基板との間に合成樹脂を充填するよう
にしなければならないことに加えて、前記金バンプの圧
着に大きい押圧力を必要とし、ＩＣチップに欠け又は割
れが発生するおそれが大きく不良品の発生率が高いか
ら、コストが可成りアップすると言う問題もあった。
【０００８】本発明は、これらの問題を解消した半導体
装置の構造とその製造方法とを提供することを技術的課
題とするものである。
【０００９】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「フレキシブルなポリイミドフィルム
と、ＩＣチップとから成り、前記ポリイミドフィルムの
裏面に、外部接続用半田バンプの複数個をマトリックス
状に並べて設ける一方、前記ポリイミドフィルムの表面
に、前記ＩＣチップにおける各電極パッドに対応する接
続用電極及び前記各半田バンプに導通する端子用電極並
びにこれら各接続用電極と各端子用電極との相互間を電
気的に接続する配線パターンとを形成するとともに、前
記各端子用電極及び前記配線パターンを覆う合成樹脂に
よる保護膜を、前記接続用電極の表面より前記ＩＣチッ
プ側に盛り上がるように形成し、前記ＩＣチップにおけ
る各電極パッドを、前記ＩＣチップの両面のうち前記ポ
リイミドフィルム側の表面から突出するように形成し、
更に、前記ポリイミドフィルムと、前記ＩＣチップとの
間に導電粒子混入の接着フィルムを介挿し、この接着フ
ィルムのうち前記ポリイミドフィルムにおける前記各接
続用電極の部分を前記ＩＣチップにおける各電極パッド
にて圧縮変形するように前記ポリイミドフィルムの表面
に前記ＩＣチップを重ね合わせ接合する。」と言う構成
にした。
【００１０】また、本発明の製造方法は、「フレキシブ
ルなポリイミドフィルムと、片面に回路素子を形成する
と共に回路素子に対する複数個の電極パッドを前記片面
から突出するように設けて成るＩＣチップとから成り、
前記ポリイミドフィルムの表面に、マトリックス状に並
べた複数の端子用電極及び前記ＩＣチップにおける各電
極パッドに対応する複数個の接続用電極並びに各端子用
電極と各接続用電極との相互間を接続する配線パターン
を形成する工程と、前記ポリイミドフィルムの表面に、
前記各端子用電極及び前記配線パターンを覆う合成樹脂
による保護膜を、前記接続用電極の表面より前記ＩＣチ
ップ側に盛り上がるように形成する工程と、前記ポリイ
ミドフィルムのうち前記各端子用電極の箇所に貫通孔を
穿設する工程と、前記各貫通孔内にポリイミドフィルム
の裏面側から挿入した半田ボールを前記端子用電極に半
田付けして前記ポリイミドフィルムの裏面に複数個の半
田バンプをマトリックス状に並べて形成する工程と、前
記ポリイミドフィルムと前記ＩＣチップとの間に導電粒
子混入の接着フィルムを挟んで重ね合わせる工程と、前
記接着フィルムのうち前記前記ポリイミドフィルムにお
ける前記各接続用電極の部分を前記ＩＣチップにおける
各電極パッドにて圧縮変形するように前記ポリイミドフ
ィルムと前記ＩＣチップとを互いに押圧しこの押圧状態
で前記接着フィルムを乾燥・硬化する工程とから成るこ
とを特徴とする。」ものである。
【００１１】
【発明の作用・効果】このように、本発明は、エリアア
レイパッケージ型半導体装置において、その基板にポリ
イミドフィルムを使用するものであることにより、その
厚さが、従来のガラスエポキシ樹脂板に比べて遙かに薄
いから、全体の高さが可成り低くなり、エリアアレイパ
ッケージ型半導体装置を大幅に小型化できるばかりか、
大幅に軽量化できるのであり、しかも、前記ポリイミド
フィルムは、その厚さが薄くて、且つ、フレキシブルで
あることにより、このポリイミドフィルムにおける熱膨
張が、ＩＣチップに及ぶをことを僅少にできるから、熱
膨張のために、ＩＣチップの基板に対する接合が外れた
り、ＩＣチップに歪み及び割れが発生したりすることを
確実に低減できるのである。
【００１２】また、前記ポリイミドフィルムの表面に、
前記ＩＣチップを、その間に介挿した導電粒子混入の接
着フィルムにて、当該接着フィルムのうち前記ＩＣチッ
プにおける各電極パッドの部分を圧縮変形するように重
ね合わせ接合することにより、ポリイミドフィルムとＩ
Ｃチップとを、その間に介挿した接着フィルムにて互い
に強固に接合できると同時に、前記接着フィルムのうち
ＩＣチップにおける各電極パッドの部分が圧縮変形する
ことで、この部分における各導電粒子が、ＩＣチップに
おける各電極パッド及びポリイミドフィルムにおける接
続用電極に対して接触すると共に各導電粒子が互いに接
触することになり、ポリイミドフィルムにおける各半田
バンプとＩＣチップにおける各電極パッドとを互いに確
実に電気的に接続することができるのであり、このため
に、その間の接合に従来のように金バンプを使用すると
言う従来のように、ＩＣチップと基板との間に合成樹脂
を充填することを必要としないばかりか、ＩＣチップに
欠け又は割れが発生するおそれが小さくて不良品の発生
率が低いから、コストを大幅に低減できるのである。
【００１３】更にまた、前記ポリイミドフィルムの厚さ
が従来のガラスエポキシ樹脂板に比べて遙かに薄いこと
により、半田バンプの形成に際して、ポリイミドフィル
ムに穿設する貫通孔の内径、及び、この貫通孔内にポリ
イミドフィルムの表面における端子用電極に接触するか
又は接近するように挿入する半田ボールの直径を、前記
ポリイミドフィルムの厚さが薄い分だけ小さくすること
ができる。
【００１４】その結果、各半田バンプに所定の突出高さ
を確保した状態のもとで、各半田バンプの直径を小さく
て、各半田バンプ相互間の間隔を狭くできるから、多ピ
ン化の微細配線に対して充分に対応することができると
共に、半田の使用量が少なくなってより軽量化できるの
である。特に、前記ポリイミドフィルムに穿設する貫通
孔を、その内径がポリイミドフィルムの裏面において大
きくなる形状にすることにより、貫通孔の内径を大きく
することなく、半田ボールの直径をより大きくすること
ができるから、各半田バンプにおける高さをより高くす
ることができるのである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を、図
１〜図６の図面について説明する。この図において符号
１は、フレキシブルなポリイミドフィルムを、符号２
は、導電粒子を混入した接着フィルムを、そして、符号
３は、少なくとも片面に各種の回路素子（図示せず）複
数個と、これら各回路素子に対して接続する複数個の電
極パッド４を設けて成るＩＣチップを各々示す。
【００１６】前記ポリイミドフィルム１には、複数個の
貫通孔５が縦及び横方向に同じピッチＰの間隔でマトリ
ックス状に並べて穿設されており、また、このポリイミ
ドフィルム１の表面のうち前記各貫通孔５の箇所の各々
には端子用電極６が、前記ＩＣチップ３における各電極
パッドに対応する箇所の各々には接続用電極７が、そし
て、これら各端子用電極６と各接続用電極７との相互間
を互いに電気的に接続するための配線パターン（図示せ
ず）が、銅等の金属箔にて形成されている。また、前記
ポリイミドフィルム１の表面には、前記各端子用電極６
及び配線パターンを覆う合成樹脂による保護膜１０が、
前記接続用電極７の表面から盛り上がるように形成され
ている。
【００１７】なお、前記ポリイミドフィルムの表面にお
ける各端子用電極６及び各接続用電極７、並びにこれら
の相互間を接続する配線パターンは、前記ポリイミドフ
ィルム１の表面に形成した銅等の金属箔を、従来から良
く知られているように、フォトエッチングすることによ
って形成される。また、前記ポリイミドフィルム１にお
ける貫通孔５は、ポリイミドフィルムを、従来から良く
知られているように、フォトエッチングすることによっ
て形成するものであるが、このフォトエッチングによる
貫通孔５の穿設により、この貫通孔５を、図示したよう
に、その内径がポリイミドフィルム１における裏面側に
おいて大きくなる形状にすることができる。
【００１８】そして、前記ポリイミドフィルム１におけ
る各貫通孔５内に、図３に示すように、半田ボール８
を、図示しない半田フラックスと一緒に、当該半田ボー
ル８の一部がポリイミドフィルム１の表面における端子
用電極６に接触するか、又はこれに近接するように挿入
したのち、この各半田ボール８を溶かす温度まで加熱し
て、各半田ボール８の一部を前記端子用電極６に対して
半田付けすることにより、前記ポリイミドフィルム１の
裏面に、図４に示すように、前記各半田ボール８による
半田バンプ９の複数個を、縦及び横方向に同じピッチＰ
の間隔でマトリックス状に並べて設けることができるの
である。
【００１９】この場合において、前記ポリイミドフィル
ム１は、その厚さが従来のガラスエポキシ樹脂板に比べ
て遙かに薄いことにより、このポリイミドフィルム１に
穿設する貫通孔５の内径、及び、この貫通孔５内にポリ
イミドフィルム１の表面における端子用電極６に接触す
るか又は接近するように挿入する半田ボール８の直径
を、前記ポリイミドフィルム１の厚さが薄い分だけ小さ
くすることができるから、各半田バンプ９に所定の突出
高さを確保した状態のともで、各半田バンプ９の直径を
小さくて、各半田バンプ９相互間の間隔Ｐを狭くするこ
とができるのである。
【００２０】また、前記ポリイミドフィルム１に穿設す
る各貫通孔５を、図示したように、その内径がポリイミ
ドフィルム１における裏面側において大きくなる形状に
することにより、貫通孔５の内径を大きくすることな
く、半田ボール８の直径をより大きくすることができる
から、前記半田ボール８による各半田バンプ９における
高さをより高くすることができるのである。
【００２１】そして、前記ポリイミドフィルム１の表面
に、前記ＩＣチップ３を、その電極パッド４を下向きに
て、且つ、その間に前記接着フィルム２を挟んで重ね合
わせたのち、ポリイミドフィルム１とＩＣチップ３と
を、その間に介挿した接着フィルム２を圧縮するように
互いに押圧する。この場合において、前記ＩＣチップ３
の片面における各電極パッド４を、前記片面から突出し
た形態にすることにより、前記接着フィルム２のうち前
記ポリイミドフィルム１における各接続用電極７の部分
を前記ＩＣチップ３において突出する各電極パッド４に
て部分的に圧縮変形するようにし、この押圧状態を保持
したままで、加熱等により前記接着フィルム２を乾燥・
硬化するのである。
【００２２】これにより、ポリイミドフィルム１とＩＣ
チップ３とを、図５及び図６に示すように、その間に介
挿した接着フィルム２にて互いに強固に接合できると同
時に、前記接着フィルム２のうちＩＣチップ３における
各電極パッド４の部分が部分的に圧縮変形することで、
この部分における各導電粒子が、ＩＣチップ３における
各電極パッド４及びポリイミドフィルム１における接続
用電極７に対して接触すると共に各導電粒子が互いに接
触することになるから、ポリイミドフィルム１における
各半田バンプ９とＩＣチップ３における各電極パッド４
とを互いに確実に電気的に接続することができるのであ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す分解した状態の斜視
図である。
【図２】図１の要部における拡大縦断正面図である。
【図３】ポリイミドフィルムにおける貫通孔内に半田ボ
ールを挿入した状態を示す拡大断面図である。
【図４】ポリイミドフィルムにおける貫通孔内に半田ボ
ールを挿入して半田バンプを形成した状態を示す拡大断
面図である。
【図５】本発明による半導体装置を示す斜視図である。
【図６】図５の要部における拡大縦断正面図である。
【符号の説明】 １ ポリイミドフィルム ２ 接着フィルム ３ ＩＣチップ ４ 電極パッド ５ 貫通孔 ６ 端子用電極 ７ 接続用電極 ８ 半田ボール ９ 半田バンプ １０ 保護膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−330356（ＪＰ，Ａ) 特開 平７−326644（ＪＰ，Ａ) 特開 平７−22470（ＪＰ，Ａ) 特開 平６−224255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311 H01L 23/12 501

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】フレキシブルなポリイミドフィルムと、Ｉ
    Ｃチップとから成り、前記ポリイミドフィルムの裏面
    に、外部接続用半田バンプの複数個をマトリックス状に
    並べて設ける一方、前記ポリイミドフィルムの表面に、
    前記ＩＣチップにおける各電極パッドに対応する接続用
    電極及び前記各半田バンプに導通する端子用電極並びに
    これら各接続用電極と各端子用電極との相互間を電気的
    に接続する配線パターンとを形成するとともに、前記各
    端子用電極及び前記配線パターンを覆う合成樹脂による
    保護膜を、前記接続用電極の表面より前記ＩＣチップ側
    に盛り上がるように形成し、前記ＩＣチップにおける各
    電極パッドを、前記ＩＣチップの両面のうち前記ポリイ
    ミドフィルム側の表面から突出するように形成し、更
    に、前記ポリイミドフィルムと、前記ＩＣチップとの間
    に導電粒子混入の接着フィルムを介挿し、この接着フィ
    ルムのうち前記ポリイミドフィルムにおける前記各接続
    用電極の部分を前記ＩＣチップにおける各電極パッドに
    て圧縮変形するように前記ポリイミドフィルムの表面に
    前記ＩＣチップを重ね合わせ接合したことを特徴とする
    半導体装置の構造。
  2. 【請求項２】フレキシブルなポリイミドフィルムと、片
    面に回路素子を形成すると共に回路素子に対する複数個
    の電極パッドを前記片面から突出するように設けて成る
    ＩＣチップとから成り、前記ポリイミドフィルムの表面
    に、マトリックス状に並べた複数の端子用電極及び前記
    ＩＣチップにおける各電極パッドに対応する複数個の接
    続用電極並びに各端子用電極と各接続用電極との相互間
    を接続する配線パターンを形成する工程と、前記ポリイ
    ミドフィルムの表面に、前記各端子用電極及び前記配線
    パターンを覆う合成樹脂による保護膜を、前記接続用電
    極の表面より前記ＩＣチップ側に盛り上がるように形成
    する工程と、前記ポリイミドフィルムのうち前記各端子
    用電極の箇所に貫通孔を穿設する工程と、前記各貫通孔
    内にポリイミドフィルムの裏面側から挿入した半田ボー
    ルを前記端子用電極に半田付けして前記ポリイミドフィ
    ルムの裏面に複数個の半田バンプをマトリックス状に並
    べて形成する工程と、前記ポリイミドフィルムと前記Ｉ
    Ｃチップとの間に導電粒子混入の接着フィルムを挟んで
    重ね合わせる工程と、前記接着フィルムのうち前記前記
    ポリイミドフィルムにおける前記各接続用電極の部分を
    前記ＩＣチップにおける各電極パッドにて圧縮変形する
    ように前記ポリイミドフィルムと前記ＩＣチップとを互
    いに押圧しこの押圧状態で前記接着フィルムを乾燥・硬
    化する工程とから成ることを特徴とする半導体装置の製
    造方法。
  3. 【請求項３】前記請求項２の記載において、前記ポリイ
    ミドフィルムに貫通孔を穿設する工程が、貫通孔をその
    内径がポリイミドフィルムの裏面において大きくなる形
    状にして穿設する工程であることを特徴とする半導体装
    置の製造方法。
JP32130397A 1997-11-21 1997-11-21 半導体装置の構造及びその製造方法 Expired - Fee Related JP3519924B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP32130397A JP3519924B2 (ja) 1997-11-21 1997-11-21 半導体装置の構造及びその製造方法
KR10-1998-0050017A KR100357757B1 (ko) 1997-11-21 1998-11-20 반도체장치및그제조방법
TW087119257A TW434646B (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same
CN 98125104 CN1238897C (zh) 1997-11-21 1998-11-20 半导体装置及其制造方法
US09/196,884 US6204564B1 (en) 1997-11-21 1998-11-20 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32130397A JP3519924B2 (ja) 1997-11-21 1997-11-21 半導体装置の構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11163054A JPH11163054A (ja) 1999-06-18
JP3519924B2 true JP3519924B2 (ja) 2004-04-19

Family

ID=18131076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32130397A Expired - Fee Related JP3519924B2 (ja) 1997-11-21 1997-11-21 半導体装置の構造及びその製造方法

Country Status (2)

Country Link
JP (1) JP3519924B2 (ja)
CN (1) CN1238897C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4254006B2 (ja) * 2000-04-21 2009-04-15 住友電装株式会社 制動片の摩耗検知プローブ
JP2002080623A (ja) * 2000-09-06 2002-03-19 Du Pont Toray Co Ltd ポリイミドフィルムおよびその用途
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
DE10344605B4 (de) * 2003-09-25 2008-09-18 Infineon Technologies Ag Leitbahn-Verbindungsstruktur sowie zugehöriges Herstellungsverfahren
TWI462255B (zh) * 2012-02-29 2014-11-21 矽品精密工業股份有限公司 封裝結構、基板結構及其製法
CN103985645B (zh) * 2014-05-27 2017-02-15 无锡必创传感科技有限公司 一种半导体封装件及制造方法

Also Published As

Publication number Publication date
CN1221982A (zh) 1999-07-07
JPH11163054A (ja) 1999-06-18
CN1238897C (zh) 2006-01-25

Similar Documents

Publication Publication Date Title
US6841863B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
US6025648A (en) Shock resistant semiconductor device and method for producing same
US7229850B2 (en) Method of making assemblies having stacked semiconductor chips
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US6081038A (en) Semiconductor chip package structure
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
WO1999050906A1 (en) Semiconductor device and method for manufacturing the same, circuit substrate, and electronic device
JPH10199934A (ja) 半導体素子実装構造体及び半導体素子実装方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2001077294A (ja) 半導体装置
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH10303249A (ja) 半導体装置
JP3981817B2 (ja) 半導体装置の製造方法
JP3198162B2 (ja) 半導体集積回路装置の接続方法
JP4030220B2 (ja) 半導体チップの実装構造
JP3543253B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JP3494357B2 (ja) 半導体装置
JP3696360B2 (ja) 半導体装置
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP3337922B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040130

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees