JPH08306937A - 高耐圧半導体装置 - Google Patents

高耐圧半導体装置

Info

Publication number
JPH08306937A
JPH08306937A JP10514995A JP10514995A JPH08306937A JP H08306937 A JPH08306937 A JP H08306937A JP 10514995 A JP10514995 A JP 10514995A JP 10514995 A JP10514995 A JP 10514995A JP H08306937 A JPH08306937 A JP H08306937A
Authority
JP
Japan
Prior art keywords
region
breakdown voltage
guard ring
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10514995A
Other languages
English (en)
Inventor
Tomoyuki Yamazaki
智幸 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10514995A priority Critical patent/JPH08306937A/ja
Publication of JPH08306937A publication Critical patent/JPH08306937A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】耐圧構造の中で低温になると膜材料の導電率の
低下により耐圧の低下のおこるフィールドプレート構造
による欠点を除いた耐圧構造を提供する。 【構成】低温で導電率の低下するフィールドプレートを
用いないで、低不純物濃度層によるＲＥＳＵＲＦ構造と
ガードリング構造を組み合わせる。ガードリング構造
は、高耐圧品では大きな寸法を必要とするが、ＲＥＳＵ
ＲＦ構造との併用でその難が避けられる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力用スイッチング素
子として用いられる、ＭＯＳＦＥＴやＩＧＢＴ、ダイオ
ード等の高耐圧半導体装置に関する。
【０００２】
【従来の技術】高耐圧ＭＯＳＦＥＴや伝導度変調型ＭＯ
ＳＦＥＴであるＩＧＢＴは、インバータ回路、電源装置
等の各種回路のパワースイッチング素子として広く用い
られている。特に、ＩＧＢＴは電圧駆動型のバイポーラ
素子であり、小電力で大電流制御が可能なスイッチング
素子であるため、ダイオードと組み合わせたＩＧＢＴモ
ジュールとして今後もさらに多分野での利用が期待され
ている。一般にＩＧＢＴや特にＭＯＳＦＥＴでは、高耐
圧化を行うとベース厚が大きくなり、オン電圧あるいは
ターンオフ損失が上昇するという問題があり、耐圧能力
としてはＩＧＢＴでも２０００Ｖ程度までの仕様が一般
的であった。ところが近年素子の改良が進み、ＩＧＢＴ
のようなバイポーラ素子では少数キャリアの注入効率を
改善するなどしてスイッチング損失が小さくなり、２０
００Ｖを超す分野でも適用されはじめている。この耐圧
２０００Ｖ以上のＩＧＢＴがこれまでのＧＴＯサイリス
タに代わり使用されはじめている。また最近では、ＭＯ
Ｓゲートを用いたサイリスタ構造の新しい半導体装置も
提案されはじめており、今後ますます装置の高耐圧化あ
るいは大電流化への移行が期待される。
【０００３】高耐圧半導体装置では通常、低不純物濃度
の第一導電形基板表面層に第二導電形の拡散層や第一導
電形の拡散層をイオン注入およびドライブにより形成
し、ＩＧＢＴ、ＭＯＳＦＥＴ、あるいはダイオードなど
の主素子を素子中央の活性領域に配置し、最外周活性領
域に向かう方向の電界緩和により高耐圧を得るための耐
圧構造をその周辺部に取り囲むように配置する。すなわ
ち、素子の阻止状態では逆バイアスとなる基板表面層の
第二導電形の拡散層と第一導電形基板のｐ／ｎ接合から
空乏層が基板内部に向かって拡がるが、活性領域の最外
周に設けられた主素子から横方向に外周に向かって拡が
る空乏層は酸化膜による固定電荷などにより拡がりにく
く、電界集中により接合がブレークダウンするため、高
耐圧素子を実現するためにはこの空乏層を効率よく外側
に拡げるための耐圧構造を用いる必要がある。
【０００４】代表的な耐圧構造として、フィールドプレ
ート構造、ＲＥＳＵＲＦ原理を用いた構造およびガード
リング構造などが用いられており、この基本的な構造三
つについて説明する。以下、上記第一導電形をｎ形、第
二導電形をｐ形として示すが、これは逆であっても構わ
ない。また活性領域は簡単のため、ダイオードについて
示す。
【０００５】図２にフィールドプレート構造の断面図を
示す。図の左側はｎ形基板１とｐ領域２で形成される素
子の活性領域１１で、その右側が耐圧構造部である。フ
ィールドプレート構造は活性領域１１から素子端部にか
けて熱酸化によるフィールド酸化膜５、ＣＶＤによる層
間絶縁膜６、ＳＩＰＯＳ (Semi Insulating Poly-cryst
alline Silicon) やａ−Ｓｉなど半絶縁性の膜１２、お
よびｐ領域２に接触するカソード電極であるＡｌ電極
７、基板の周縁部に形成されたｐ形拡散層よりなるスト
ッパ領域９に接触するＡｌ電極７２から構成される。ス
トッパ領域９はｎ形拡散層でもよい。阻止状態では裏面
電極８およびストッパ領域９に電圧が印加されると、主
接合が逆バイアスとなり空乏層が拡がる。図では空乏層
端１３を示している。一方上記電圧が印加されると、耐
圧構造上部に設けられた半絶縁膜１２に漏れ電流が流
れ、この半絶縁膜中に電界一定のポテンシャル分布が形
成される。これにより基板表面では空乏層が拡がり易く
なり、半絶縁膜１２のポテンシャル分布に従ったポテン
シャル勾配が形成され、耐圧を確保することができる。
この構造の特徴は、小面積で高耐圧が実現できることで
ある。
【０００６】図３にＲＥＳＵＲＦ原理を用いた耐圧構造
を示す。この構造は、図２のフィールドプレート構造に
加えて、低不純物濃度のｐ- ウエル３を形成することに
よって実現される。このｐ- ウエルは、空乏層をより基
板の奥深く拡げるために図のように活性領域のｐ領域２
よりも深い拡散層を用いることもある。阻止状態では先
ず、空乏層は主接合ではなく、ｐ- ウエル３とｎ基板１
の間のｐ- ／ｎ接合から拡がり始めるが、ｐ- ウエル３
のアクセプタ濃度が低いため、この領域にも空乏層が拡
がり完全に空乏化する。基板表面に形成する酸化膜５あ
るいは６による固定電荷や界面電荷は一般に＋チャージ
をもっており、ｎ形基板に対しては空乏層を縮めるよう
に働き悪影響を及ぼすものの、ｐ形基板表面に対しては
逆に空乏層を拡げるように作用する。そのため、このｐ
- ウエル３部で分担する耐圧が大きければ、上に半絶縁
膜１２を形成しない場合でも耐圧をある程度確保するこ
とができる。しかしながら半絶縁膜によるフィールドプ
レートを形成した場合、ｐ - ／ｎ接合のｎ形基板１側の
空乏層も拡げることができ、より高耐圧が期待できる。
特徴としては、フィールドプレート構造と同様小面積化
に向くことである。
【０００７】図４にガードリング構造を示す。これは活
性領域１１を取り囲むようにガードリング４となるｐ形
拡散層を１本あるいは複数本形成し、基板上にフィール
ド酸化膜５、層間絶縁膜６、ならびにカソード電極７お
よびガードリング４に接触する電極７１をＡｌ電極によ
り図のように形成する。阻止状態では、活性領域の主接
合から空乏層が拡がり始め、まず最初のｐ形拡散層４に
空乏層端が到達する。ここで空乏層端の電位とこのｐ形
拡散層４は同電位であるが、さらに電圧を印加するとこ
のｐ形拡散層４からも空乏層が拡がる。最終的には空乏
層は最外周のガードリング４まで到達する。この構造で
特徴的なのは、各ｐ形拡散層４の上にはＡｌ電極７１が
接触しているため、そのため基板上に形成される酸化膜
５あるいは６によるチャージの影響を受けにくく、安定
した耐圧特性が得られやすい。但し、ｐ形拡散層４のサ
イズと間隔がそれほど小さくできないため、フィールド
プレート構造などと比べ、小面積で高耐圧を実現するこ
とは難しい。
【０００８】
【発明が解決しようとする課題】高耐圧半導体装置が用
いられる分野としては、電鉄車両用途などが考えられる
が、このような適用に際しては極低温での使用について
も当然考慮する必要がある。一般的に半導体素子は、低
温になるに従ってＳｉ結晶内の格子振動が低下しキャリ
アの衝突によるイオン化率が高くなるため、素子耐圧が
低下する。さらに、フィールドプレート構造に用いられ
るＳＩＰＯＳやａ−Ｓｉなどの半絶縁膜１２は、一般に
温度の低下と共に抵抗値が大きくなる。図５はＳＩＰＯ
Ｓ膜の導電率の温度依存性を示す。このため、温度が低
下すると漏れ電流が小さくなる。従って、フィールドプ
レートに電荷が供給されにくくなり、基板に対し理想的
なポテンシャル分布を与えることができなくなり、素子
耐圧は半導体の持つ特性以上に大きく低下する場合があ
る。実際に２０００Ｖクラスのダイオードで−４０℃に
おける耐圧を室温と比較した結果、ガードリング構造を
用いた素子での耐圧低下は約１５０Ｖであるのに対し
て、フィールドプレート構造を用いた場合の耐圧低下は
約４００Ｖと大きな値を示す。このような素子の場合、
素子の耐圧設定をより高めにしなければならず、これは
オン電圧あるいはスイッチング損失の上昇という問題を
招く。
【０００９】またＲＥＳＵＲＦ構造においても、より効
果的に高耐圧を実現するためには図３に示すようにフィ
ールドプレート１２を形成するのが望ましい。なぜな
ら、ｐ形の低不純物濃度拡散層を形成しない領域では酸
化膜による＋チャージにより空乏層が拡がりにくい。し
かし、フィールドプレート構造の併用により、上記領域
で低温時に大きな耐圧低下が起こりうる。
【００１０】一方、ガードリング構造は比較的安定した
耐圧特性が得られるものの面積的なデメリットがある。
図６はガードリング構造に電圧が印加された際の最表面
近傍Ａ−Ａ' における電界分布を示している。この構造
の耐圧は、斜線を記した面積の和に対応するが、各ｐ形
拡散層４の部分はアクセプタ濃度が高く空乏層が拡がり
にくく、電圧を大きく分担することができない。また各
ｐ形拡散層４間の電界分布では、ｐ形拡散層の内側に集
中することがシミュレーションにより確認されており、
１本のガードリング４で分担する電圧は、例えば抵抗率
１００Ωｃｍ程度のｎ形基板を用いた場合１５０〜２０
０Ｖと見積もられる。寸法的には、１本当たり数十μｍ
以上を必要とするため、高耐圧品になるに従って大きな
寸法を要する。比較のため、ＲＥＳＵＲＦを用いた耐圧
構造の電界分布を図７に示す。電界のピークは活性領域
の最外周とｐ- ／ｎ接合の外周２箇所に見られるが、ガ
ードリング構造に比べて高電界の領域が密であり、ＲＥ
ＳＵＲＦ構造の方が小寸法で高耐圧が得られやすいこと
がわかる。
【００１１】本発明の目的は、上記の従来の耐圧構造の
欠点を除き、小寸法で高耐圧が得られ、かつ低温時に大
きな耐圧低下の起こらない高耐圧半導体装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、半導体基体の第一導電形層の表面層に
形成された第二導電形の第一領域に第一主電極が接触
し、半導体基体の第二主電極の等電位に固定される周縁
部と第一領域の間に耐圧構造が設けられる高耐圧半導体
装置において、耐圧構造が、第一領域に半導体基体の周
縁部側で接触して第二導電形で低不純物濃度の第二領
域、およびこの第二領域と半導体基体の周縁部との間に
一つあるいは複数の第二導電形のガードリング領域をそ
れぞれ第一導電形層に設けてなるものとする。第二領域
の表面不純物濃度が１×１０16／ｃｍ 3 以下であること
が良い。半導体基体の周縁部の第一導電形層の表面層
に、第一導電形層より高不純物濃度の第一あるいは第二
導電形で電位の固定されるストッパ領域が設けられたこ
とが良い。ガードリング相互間およびガードリング領
域、ストッパ領域間の半導体基体表面上に、それぞれガ
ードリング領域に電気的に接続され、ストッパ領域側に
伸びるが連続しないフィールドプレートが絶縁膜を介し
て設けられたことが良い。第二領域と隣接ガードリング
領域の間の半導体基体表面上に、第二領域の反第一主電
極側端部に電気的に接続されるが隣接ガードリング領域
とは電気的に接続されないフィールドプレートが絶縁膜
を介して設けられたことも良い。このようなフィールド
プレートが金属よりなることがよい。第二領域表面上に
一端が第一主電極に接触し、他端が第二領域の反第一主
電極側端部に電気的に接続されたフィールドプレートが
半絶縁膜により設けられたことが有効である。
【００１３】
【作用】第一主電極の接触する第一領域に隣接して同一
導電形で低不純物濃度の第二領域を設けるＲＥＳＵＲＦ
構造と、その第二領域の外側に設けられる同一導電形の
ガードリング構造とにより、半導体基体周縁部まで連続
して設けられるフィールドプレート構造による低温での
耐圧低下がなく、ＲＥＳＵＲＦ構造の併用によってガー
ドリング構造による面積の増大が抑制される。第二領域
の表面不純物濃度を１×１０16／ｃｍ3 以下とすること
により、この領域に空乏層を効果的に拡がらせ、この部
分で耐圧をある程度確保することができる。半導体基体
の周縁部に設けられるストッパ領域は、周縁部の電位の
固定を安定させる。ガードリング領域から、あるいは第
二領域から半導体基体周縁部に向けて連続しないで設け
られるフィールドプレートによって、各領域の電位が次
の領域の近傍まで延びるため、基体上に形成される絶縁
膜による電荷の影響を受けにくく、安定した耐圧特性が
得られやすい。このフィールドプレートを金属で形成す
れば、半導体基体表面の各領域にフィールドプレートを
接触させることにより電気的接続が容易にできる。第二
領域上に半絶縁膜よりなるフィールドプレートが設けら
れ、一端が第一領域に接触する主電極に接触し、他端が
反対側の第二領域端部に電気的に接続されることによ
り、空乏層を拡げるというよりは、基板上の電位を第二
領域両端の電位の間に固定でき、耐圧値がふらつくのを
防止するのに役立つ。
【００１４】
【実施例】以下、図２ないし図４と共通の部分に同一の
符号を付した図を引用して本発明の実施例について述べ
る。図１は本発明の一実施例の高耐圧ダイオードの耐圧
構造部であり、図８はその耐圧構造部の平面図を断面図
と対比させて示している。
【００１５】図に示すようにこの耐圧構造部は、ＲＥＳ
ＵＲＦ構造のためのｐ- ウエル３と、ガードリング構造
のためのｐ形拡散層４の双方を有する。この耐圧構造は
次のように作製される。まずｎ形シリコン基板１上に、
フィールド酸化膜５等をマスクとしてｐ形の低不純物濃
度拡散層 (ｐ- 層) ３を形成する。このｐ- 層において
空乏層が効果的に拡がるためには、表面不純物濃度を約
１×１０16／ｃｍ3 以下とする必要がある。次に活性領
域１１のｐ形アノード領域２と同時に形成できるｐ形拡
散により、複数のガードリング４およびストッパ領域９
を形成し、酸化膜の上にはＡｌ電極７１による隣接ガー
ドリング４の近傍までのフィールドプレートを設ける。
ｐ - ウエル３とガードリング４の寸法比は、耐圧仕様に
よって異なるが、耐圧構造の寸法をより小さく抑えるた
めには、基本的にｐ- ウエルの領域で耐圧を分担し、ガ
ードリング構造部は２〜３本で構成することが効果的で
ある。このガードリング４のｐウエル内での耐圧分担は
殆ど無いため、Ａｌフィールドプレートとコンタクトで
きる程度の小さなサイズにするか、あるいはこのｐウエ
ル濃度をｐ-ウエルと同等にし、この領域においても耐
圧分担できるように形成する。この構造に電圧を印加し
た場合の電界分布を図９に示す。斜線の面積の和がこの
耐圧構造の実力値であるが、上述のガードリングに比べ
ると高電界領域が長く続くため小面積化が図れるのと同
時に、フィールドプレート構造よりは全体の寸法が大き
くなるものの、基板のｎ領域の表面には半絶縁膜を設け
ないため、低温時における極端な耐圧低下を防ぐことが
できる。この構造によれば３０００Ｖ耐圧を得るための
寸法は約１０００μｍ以下と見積もられるのに対し、ガ
ードリングのみによれば１５００μｍ以上と見積もられ
る。
【００１６】図１０に別の実施例のダイオードの耐圧構
造部断面図を示す。基本的な構成は上記の実施例と同様
であるが、異なる点としては、ＲＥＳＵＲＦ部のｐ- 拡
散層３の上に半絶縁膜１２によるフィールドプレートを
形成する。酸化膜中あるいは酸化膜と基板の界面におけ
る固定電荷は＋チャージであるため、ｐウエル内の空乏
層を縮めることはないが、基板上の電位を固定すること
で、耐圧値がふらつくことを防止し、より安定した耐圧
特性を実現できる。
【００１７】
【発明の効果】本発明によれば、ＲＥＳＵＲＦ構造とガ
ードリング構造との併用により、フィールドプレート構
造採用による低温での耐圧低下が避けられ、ガードリン
グ構造単独の場合の寸法の増大も抑制されるので、小さ
な寸法の耐圧構造によって安定した耐圧特性をせつ高耐
圧半導体装置を得ることができた。
【図面の簡単な説明】
【図１】本発明の一実施例の高耐圧ダイオードにおける
耐圧構造部の断面図
【図２】従来の耐圧構造の一例のフィールドプレート構
造の断面図
【図３】従来の耐圧構造の一例のＲＥＳＵＲＦ構造の断
面図
【図４】従来の耐圧構造の一例のガードリング構造の断
面図
【図５】ＳＩＰＯＳ膜の導電率の温度特性線図
【図６】ガードリング構造における半導体基板最表面近
傍の電界分布図
【図７】ＲＥＳＵＲＦ構造における半導体基板最表面近
傍の電界分布図
【図８】図１に示した高耐圧ダイオードの耐圧構造部を
表面上のＡｌ電極層を除いて示し、（ａ）は平面図、
（ｂ）は（ａ）のＣ−Ｃ線断面図
【図９】図１に示した高耐圧ダイオードの半導体基板最
表面近傍の電界分布図
【図１０】本発明の別の実施例の高耐圧ダイオードにお
ける耐圧構造部の断面図
【符号の説明】
１ ｎ形基板 ２ ｐ形アノード領域 ３ ｐ- ウエル ４ ｐ形ガードリング ５ フィールド酸化膜 ６ 層間絶縁膜 ７ アノード電極 ７１、７２ Ａｌ電極 ８ カソード電極 ９ ストッパ領域 １２ 半絶縁膜 １３ 空乏層端

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】半導体基体の第一導電形層の表面層に形成
    された第二導電形の第一領域に第一主電極が接触し、半
    導体基体の第二主電極の等電位に固定される周縁部と第
    一領域の間に耐圧構造が設けられる高耐圧半導体装置に
    おいて、耐圧構造が、第一領域に半導体基体の周縁部側
    で接触して第二導電形で低不純物濃度の第二領域、およ
    びこの第二領域と半導体基体の周縁部との間に一つある
    いは複数の第二導電形のガードリング領域をそれぞれ第
    一導電形層の表面層に設けてなることを特徴とする高耐
    圧半導体装置。
  2. 【請求項２】第二領域の表面不純物濃度が１×１０16／
    ｃｍ3 以下である請求項１記載の高耐圧半導体装置。
  3. 【請求項３】半導体基体の周縁部の第一導電形層の表面
    層に、第一導電形層より高不純物濃度の第一あるいは第
    二導電形で電位の固定されるストッパ領域が設けられた
    請求項１あるいは２記載の高耐圧半導体装置。
  4. 【請求項４】ガードリング領域相互間およびガードリン
    グ領域、ストッパ領域間の半導体基体表面上に、それぞ
    れガードリング領域に電気的に接続され、ストッパ領域
    側に伸びるが連続しないフィールドプレートが絶縁膜を
    介して設けられた請求項３記載の高耐圧半導体装置。
  5. 【請求項５】第二領域と隣接ガードリング領域の間の半
    導体基体表面上に、第二領域の反第一主電極側端部に電
    気的に接続されるが隣接ガードリング領域とは電気的に
    接続されないフィールドプレートが絶縁膜を介して設け
    られた請求項１ないし４のいずれかに記載の高耐圧半導
    体装置。
  6. 【請求項６】フィールドプレートが金属よりなる請求項
    ４あるいは５記載の高耐圧半導体装置。
  7. 【請求項７】第二領域表面上に一端が第一主電極に接触
    し、他端が第二領域の反第一主電極側端部に電気的に接
    続されるフィールドプレートが半絶縁膜により設けられ
    た請求項１ないし６のいずれかに記載の高耐圧半導体装
    置。
JP10514995A 1995-04-28 1995-04-28 高耐圧半導体装置 Pending JPH08306937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10514995A JPH08306937A (ja) 1995-04-28 1995-04-28 高耐圧半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10514995A JPH08306937A (ja) 1995-04-28 1995-04-28 高耐圧半導体装置

Publications (1)

Publication Number Publication Date
JPH08306937A true JPH08306937A (ja) 1996-11-22

Family

ID=14399675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10514995A Pending JPH08306937A (ja) 1995-04-28 1995-04-28 高耐圧半導体装置

Country Status (1)

Country Link
JP (1) JPH08306937A (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326900A (ja) * 1997-05-27 1998-12-08 Fuji Electric Co Ltd 電力用ダイオード
JP2001352064A (ja) * 2000-06-07 2001-12-21 Fuji Electric Co Ltd 高耐圧半導体装置
JP2002026325A (ja) * 2000-06-23 2002-01-25 Fairchild Korea Semiconductor Kk ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子
US6429501B1 (en) * 1999-03-11 2002-08-06 Kabushiki Kaisha Toshiba Semiconductor device having high breakdown voltage and method for manufacturing the device
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
US6476458B2 (en) 2000-11-29 2002-11-05 Denso Corporation Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element
KR100401737B1 (ko) * 1996-12-27 2003-12-18 페어차일드코리아반도체 주식회사 고내압 구조를 가지는 반도체소자
JP2004207476A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
JP2007042836A (ja) * 2005-08-03 2007-02-15 Toyota Central Res & Dev Lab Inc 半導体装置
CN100377366C (zh) * 2003-12-19 2008-03-26 三洋电机株式会社 半导体装置
DE102008032711A1 (de) 2007-07-12 2009-01-15 Fuji Electric Device Technology Co. Ltd. Halbleitervorrichtung
US7491982B2 (en) 2005-01-28 2009-02-17 Mitsubishi Denki Kabushiki Kaisha Diode having low forward voltage drop
US7541247B2 (en) * 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
DE102010042381A1 (de) 2009-10-13 2011-04-21 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010064409A1 (de) 2010-02-10 2011-08-11 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102011005691A1 (de) 2010-03-26 2011-09-29 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US8178941B2 (en) 2008-07-22 2012-05-15 Fuji Electric Co., Ltd. Semiconductor device
US8258052B2 (en) 2010-02-09 2012-09-04 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
WO2012124191A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置
JP2013235960A (ja) * 2012-05-09 2013-11-21 Mitsubishi Electric Corp 半導体装置
JP2015026797A (ja) * 2013-06-20 2015-02-05 株式会社東芝 半導体装置
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
US9595584B2 (en) 2012-03-12 2017-03-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device
JPWO2016046872A1 (ja) * 2014-09-22 2017-04-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018137391A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
CN110854072A (zh) * 2020-01-07 2020-02-28 四川立泰电子有限公司 低电磁干扰功率器件终端结构的制造工艺
CN111554677A (zh) * 2020-05-06 2020-08-18 四川立泰电子有限公司 电磁干扰低的功率器件终端结构
DE112022001956T5 (de) 2021-12-23 2024-01-11 Fuji Electric Co., Ltd. Halbleitervorrichtung

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401737B1 (ko) * 1996-12-27 2003-12-18 페어차일드코리아반도체 주식회사 고내압 구조를 가지는 반도체소자
JPH10326900A (ja) * 1997-05-27 1998-12-08 Fuji Electric Co Ltd 電力用ダイオード
US6429501B1 (en) * 1999-03-11 2002-08-06 Kabushiki Kaisha Toshiba Semiconductor device having high breakdown voltage and method for manufacturing the device
JP2001352064A (ja) * 2000-06-07 2001-12-21 Fuji Electric Co Ltd 高耐圧半導体装置
JP2002026325A (ja) * 2000-06-23 2002-01-25 Fairchild Korea Semiconductor Kk ゲートとエミッタとの間の静電気防止のためのダイオードを含むｍｏｓ型半導体素子
US6476458B2 (en) 2000-11-29 2002-11-05 Denso Corporation Semiconductor device capable of enhancing a withstand voltage at a peripheral region around an element in comparison with a withstand voltage at the element
JP2002280555A (ja) * 2001-03-15 2002-09-27 Fuji Electric Co Ltd 半導体装置
JP2004207476A (ja) * 2002-12-25 2004-07-22 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
EP1434273A3 (en) * 2002-12-25 2005-11-30 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device and method of manufacturing same
CN100377366C (zh) * 2003-12-19 2008-03-26 三洋电机株式会社 半导体装置
US7399999B2 (en) 2003-12-19 2008-07-15 Sanyo Electric Co., Ltd. Semiconductor device
US7491982B2 (en) 2005-01-28 2009-02-17 Mitsubishi Denki Kabushiki Kaisha Diode having low forward voltage drop
JP2007042836A (ja) * 2005-08-03 2007-02-15 Toyota Central Res & Dev Lab Inc 半導体装置
DE102008032711A1 (de) 2007-07-12 2009-01-15 Fuji Electric Device Technology Co. Ltd. Halbleitervorrichtung
US7911020B2 (en) 2007-07-12 2011-03-22 Fuji Electric Systems Co., Ltd. Semiconductor device having breakdown voltage maintaining structure and its manufacturing method
DE102008032711B4 (de) 2007-07-12 2019-01-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
US8110853B2 (en) 2007-07-16 2012-02-07 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
US7541247B2 (en) * 2007-07-16 2009-06-02 International Business Machines Corporation Guard ring structures for high voltage CMOS/low voltage CMOS technology using LDMOS (lateral double-diffused metal oxide semiconductor) device fabrication
US8716826B2 (en) 2008-07-22 2014-05-06 Fuji Electric Co., Ltd. Semiconductor device
JP2013179342A (ja) * 2008-07-22 2013-09-09 Fuji Electric Co Ltd 半導体装置
US8178941B2 (en) 2008-07-22 2012-05-15 Fuji Electric Co., Ltd. Semiconductor device
US9431479B2 (en) 2009-10-13 2016-08-30 Mitsubishi Electric Corporation High breakdown voltage semiconductor device having a resurf layer
DE102010042381A1 (de) 2009-10-13 2011-04-21 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010064653B4 (de) 2009-10-13 2018-04-26 Mitsubishi Electric Corp. Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010042381B4 (de) * 2009-10-13 2017-04-06 Mitsubishi Electric Corp. Verfahren zur Herstellung einer Halbleitervorrichtung
CN102044559A (zh) * 2009-10-13 2011-05-04 三菱电机株式会社 半导体装置以及半导体装置的制造方法
JP2011086648A (ja) * 2009-10-13 2011-04-28 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US8258052B2 (en) 2010-02-09 2012-09-04 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
DE102011003660A1 (de) 2010-02-09 2012-12-27 Mitsubishi Electric Corp. Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE102010064409A1 (de) 2010-02-10 2011-08-11 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102010064409B4 (de) * 2010-02-10 2014-10-23 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102011005691A1 (de) 2010-03-26 2011-09-29 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US9018633B2 (en) 2011-03-14 2015-04-28 Fuji Electric Co., Ltd. Semiconductor device
JP5655932B2 (ja) * 2011-03-14 2015-01-21 富士電機株式会社 半導体装置
JPWO2012124191A1 (ja) * 2011-03-14 2014-07-17 富士電機株式会社 半導体装置
CN103370791A (zh) * 2011-03-14 2013-10-23 富士电机株式会社 半导体器件
WO2012124191A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置
US11075263B2 (en) 2012-03-12 2021-07-27 Rohm Co, , Ltd. Semiconductor device, and method for manufacturing semiconductor device
US9595584B2 (en) 2012-03-12 2017-03-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device
US10211285B2 (en) 2012-03-12 2019-02-19 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semiconductor device
JP2013235960A (ja) * 2012-05-09 2013-11-21 Mitsubishi Electric Corp 半導体装置
JP2015026797A (ja) * 2013-06-20 2015-02-05 株式会社東芝 半導体装置
WO2015097581A1 (en) * 2013-12-23 2015-07-02 Hkg Technologies Limited Power semiconductor devices having semi-insulating field plate
JPWO2016046872A1 (ja) * 2014-09-22 2017-04-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018137391A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
CN110854072A (zh) * 2020-01-07 2020-02-28 四川立泰电子有限公司 低电磁干扰功率器件终端结构的制造工艺
CN111554677A (zh) * 2020-05-06 2020-08-18 四川立泰电子有限公司 电磁干扰低的功率器件终端结构
CN111554677B (zh) * 2020-05-06 2024-02-27 四川立泰电子有限公司 电磁干扰低的功率器件终端结构
DE112022001956T5 (de) 2021-12-23 2024-01-11 Fuji Electric Co., Ltd. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
JPH08306937A (ja) 高耐圧半導体装置
USRE47198E1 (en) Power semiconductor device
JP4357753B2 (ja) 高耐圧半導体装置
US7572683B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP3751463B2 (ja) 高耐圧半導体素子
US6696728B2 (en) Super-junction semiconductor device
JP5787853B2 (ja) 電力用半導体装置
US6825565B2 (en) Semiconductor device
US7838926B2 (en) Semiconductor device
EP3238260B1 (en) Reverse-conducting semiconductor device
JP2001135819A (ja) 超接合半導体素子
JP2005136099A (ja) 半導体装置
JP2001298191A (ja) 半導体装置
JP2862027B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH04251983A (ja) 半導体装置
JPH10178174A (ja) 半導体装置及びそれを使った電力変換装置
JP2003229570A (ja) 炭化珪素半導体を用いた電界効果トランジスタ
US20220157976A1 (en) Semiconductor device and semiconductor apparatus
JPH11204789A (ja) 絶縁ゲ−ト形トランジスタ
KR20150069117A (ko) 전력 반도체 소자
JP3297087B2 (ja) 高耐圧半導体装置
JPH08274311A (ja) 絶縁ゲート型半導体装置
JPH11307785A (ja) 電力用半導体装置
JP2004096051A (ja) 半導体装置およびそれを用いる電力変換装置
JP2003101037A (ja) 半導体素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040527

A131 Notification of reasons for refusal

Effective date: 20040706

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040824

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20060328

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Effective date: 20060704

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A02 Decision of refusal

Effective date: 20070619

Free format text: JAPANESE INTERMEDIATE CODE: A02