JPH10326900A - 電力用ダイオード - Google Patents
電力用ダイオードInfo
- Publication number
- JPH10326900A JPH10326900A JP9136253A JP13625397A JPH10326900A JP H10326900 A JPH10326900 A JP H10326900A JP 9136253 A JP9136253 A JP 9136253A JP 13625397 A JP13625397 A JP 13625397A JP H10326900 A JPH10326900 A JP H10326900A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- conductivity type
- anode layer
- power diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】電力用ダイオードのサージ電流耐量と、逆回復
特性とのトレードオフ関係を向上させる。 【解決手段】（１）ｐｉｎダイオードのｐアノード層４
の一部にｐ+ ソース領域７を形成し、そのｐ+ ソース領
域７の表面の一部に酸化膜などの絶縁膜３を形成し、絶
縁膜３の無いｐ+ ソース領域７およびｐアノード層４の
表面にアノード電極２を接触させる。（２）ｐｉｎダイ
オードのｐアノード層４の表面の一部に絶縁膜３を形成
し、絶縁膜３の無いｐアノード層４の表面にアノード電
極２を接触させる。
特性とのトレードオフ関係を向上させる。 【解決手段】（１）ｐｉｎダイオードのｐアノード層４
の一部にｐ+ ソース領域７を形成し、そのｐ+ ソース領
域７の表面の一部に酸化膜などの絶縁膜３を形成し、絶
縁膜３の無いｐ+ ソース領域７およびｐアノード層４の
表面にアノード電極２を接触させる。（２）ｐｉｎダイ
オードのｐアノード層４の表面の一部に絶縁膜３を形成
し、絶縁膜３の無いｐアノード層４の表面にアノード電
極２を接触させる。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用整流素子に
関する。
関する。
【０００２】
【従来の技術】電力用半導体素子は、インバータを始め
様々な用途に利用されており、現在でも、より高耐圧か
つ大容量の用途に適用範囲を拡大しつつある。近年、絶
縁ゲートバイポーラトランジスタなど、高耐圧、大容
量、かつ高周波で動作可能なスイッチング素子が開発さ
れており、それに伴い、電力用ダイオードにおいても高
周波数動作が可能な高速リカバリー特性が要求されてい
る。
様々な用途に利用されており、現在でも、より高耐圧か
つ大容量の用途に適用範囲を拡大しつつある。近年、絶
縁ゲートバイポーラトランジスタなど、高耐圧、大容
量、かつ高周波で動作可能なスイッチング素子が開発さ
れており、それに伴い、電力用ダイオードにおいても高
周波数動作が可能な高速リカバリー特性が要求されてい
る。
【０００３】このような背景において、 特に高速逆回
復特性を目指して、ＭＰＳ（MergedP-I-N Schottky ）
ダイオードやＳＦＤ（Soft and Fast recovery Diode）
といった新しい構造のダイオードも各種報告されてお
り、電力用ダイオードの特性改善が進められている。最
も広く用いられている電力用ダイオードの代表例の一つ
としてｐｉｎダイオードがある。図４にｐｉｎダイオー
ドの部分断面図を示す。
復特性を目指して、ＭＰＳ（MergedP-I-N Schottky ）
ダイオードやＳＦＤ（Soft and Fast recovery Diode）
といった新しい構造のダイオードも各種報告されてお
り、電力用ダイオードの特性改善が進められている。最
も広く用いられている電力用ダイオードの代表例の一つ
としてｐｉｎダイオードがある。図４にｐｉｎダイオー
ドの部分断面図を示す。
【０００４】高比抵抗のｎドリフト層（ｉ層と呼ぶこと
もある）５の一方の側にｐアノード層４が形成されてお
り、その表面にアノード電極１が接触している。ｎドリ
フト層５の他方の側にはｎ+ カソード層６が形成されて
おり、その表面にはカソード電極２が接触している。こ
のｐｉｎダイオードの逆回復特性を改善するために、現
在では電子線照射などを用いた少数キャリアのライフタ
イム制御が行われている。
もある）５の一方の側にｐアノード層４が形成されてお
り、その表面にアノード電極１が接触している。ｎドリ
フト層５の他方の側にはｎ+ カソード層６が形成されて
おり、その表面にはカソード電極２が接触している。こ
のｐｉｎダイオードの逆回復特性を改善するために、現
在では電子線照射などを用いた少数キャリアのライフタ
イム制御が行われている。
【０００５】
【発明が解決しようとする課題】従来、インバータなど
の実機にフリーホイールダイオード（ＦＷＤ）としてｐ
ｉｎダイオードが使用されているが、負荷短絡など発生
した際に、そのＦＷＤに例えば１０００Ａ／ｃｍ2 以上
といった非常に大きな電流が流れることがある。このと
きダイオードの温度が上昇し、さらに真性キャリア密度
が注入キャリア密度より大きくなると、ダイオードは負
性抵抗を示し、破壊や劣化が生じる[ 例えば、Silber,
D.and Robertson,M.J.,Solid State Electron. 16, p.1
337 (1973)参照] 。そのような場合におけるダイオード
のサージ電流耐量を向上させるには、ｐアノード層４の
不純物濃度を増大させ、ｐアノード層４からの注入キャ
リアを多くすることで対応できる。しかし、そうする
と、逆に通常の逆回復特性は悪くなる。このように、サ
ージ電流耐量と逆回復特性との間には、トレードオフ関
係がある。従って、ｐｉｎダイオードの構造のみでは、
両者の特性を同時に向上させることはできなかった。
の実機にフリーホイールダイオード（ＦＷＤ）としてｐ
ｉｎダイオードが使用されているが、負荷短絡など発生
した際に、そのＦＷＤに例えば１０００Ａ／ｃｍ2 以上
といった非常に大きな電流が流れることがある。このと
きダイオードの温度が上昇し、さらに真性キャリア密度
が注入キャリア密度より大きくなると、ダイオードは負
性抵抗を示し、破壊や劣化が生じる[ 例えば、Silber,
D.and Robertson,M.J.,Solid State Electron. 16, p.1
337 (1973)参照] 。そのような場合におけるダイオード
のサージ電流耐量を向上させるには、ｐアノード層４の
不純物濃度を増大させ、ｐアノード層４からの注入キャ
リアを多くすることで対応できる。しかし、そうする
と、逆に通常の逆回復特性は悪くなる。このように、サ
ージ電流耐量と逆回復特性との間には、トレードオフ関
係がある。従って、ｐｉｎダイオードの構造のみでは、
両者の特性を同時に向上させることはできなかった。
【０００６】電気鉄道用インバータなど、大容量でしか
も高い周波数での動作が必要な用途へのダイオードの適
用では、大電流が流れる場合に対する高いサージ電流耐
量のみならず、高速な逆回復特性も要求される。そし
て、今後、両者を同時に満たす新しい電力用ダイオード
の開発は、その重要度が増すと考えられる。先に発明者
らは、特許願平８−１３２４６６において、ｐｉｎダイ
オードと並列にサイリスタを配置することにより、高い
サージ電流耐量と良好な逆回復特性との両立を可能にし
た。しかしながら、その発明では、サージ電流耐量の向
上は目ざましいものがあったが、逆回復特性の向上につ
いては満足できるものとは言えなかった。
も高い周波数での動作が必要な用途へのダイオードの適
用では、大電流が流れる場合に対する高いサージ電流耐
量のみならず、高速な逆回復特性も要求される。そし
て、今後、両者を同時に満たす新しい電力用ダイオード
の開発は、その重要度が増すと考えられる。先に発明者
らは、特許願平８−１３２４６６において、ｐｉｎダイ
オードと並列にサイリスタを配置することにより、高い
サージ電流耐量と良好な逆回復特性との両立を可能にし
た。しかしながら、その発明では、サージ電流耐量の向
上は目ざましいものがあったが、逆回復特性の向上につ
いては満足できるものとは言えなかった。
【０００７】以上の問題に鑑み本発明の目的は、上記二
つの要求すなわち、大きいサージ電流耐量と高速な逆回
復特性との両方を兼ね備えた電力用ダイオードを提供す
ることにある。
つの要求すなわち、大きいサージ電流耐量と高速な逆回
復特性との両方を兼ね備えた電力用ダイオードを提供す
ることにある。
【０００８】
【課題を解決するための手段】上記課題解決のため本発
明は、第一導電型カソード層、その第一導電型カソード
層より低不純物濃度の第一導電型ドリフト層、第二導電
型アノード層のいずれも半導体の三層をこの順に積み重
ね、第二導電型アノード層の表面に接するアノード電極
と、第一導電型カソード層の裏面に接するカソード電極
とを有する電力用ダイオードにおいて、第二導電型アノ
ード層の表面上の一部に絶縁膜が形成され、その絶縁膜
が形成されない第二導電型アノード層の表面に前記アノ
ード電極が接するものとする。以下の記述では、すべて
第一導電型をｎ型、第二導電型をｐ型とするが、これを
逆にすることもできる。
明は、第一導電型カソード層、その第一導電型カソード
層より低不純物濃度の第一導電型ドリフト層、第二導電
型アノード層のいずれも半導体の三層をこの順に積み重
ね、第二導電型アノード層の表面に接するアノード電極
と、第一導電型カソード層の裏面に接するカソード電極
とを有する電力用ダイオードにおいて、第二導電型アノ
ード層の表面上の一部に絶縁膜が形成され、その絶縁膜
が形成されない第二導電型アノード層の表面に前記アノ
ード電極が接するものとする。以下の記述では、すべて
第一導電型をｎ型、第二導電型をｐ型とするが、これを
逆にすることもできる。
【０００９】そのような電力用ダイオードにおいて、ア
ノード電極に順方向のバイアスを加えると、第二導電型
アノード層から第一導電型ドリフト層に正孔が注入さ
れ、一方、第一導電型カソード層から第一導電型ドリフ
ト層を通じて第二導電型アノード層に電子が注入され
る。順バイアスを大きくして電流密度を増加させると、
伝導度変調により第一導電型ドリフト層のキャリア密度
が増加する。表面にある絶縁膜の下方の第二導電型アノ
ード層内部では、絶縁膜のない部分に比べて、電子濃度
が増加する。これは、以下の理由によると考えられる。
絶縁膜の形成部分では、半導体内の少数キャリア（第二
導電型アノード層内では電子）が絶縁膜にせき止められ
るような効果が生じる。このため、高注入状態になるほ
ど、絶縁膜近傍の第二導電型アノード層内の電子濃度が
増加する。さらに、中性条件を満たすように第一導電型
ドリフト層内の正孔濃度も増加する。従って、第二導電
型アノード層の表面の一部に絶縁膜を形成した場合、通
常の絶縁膜がなくてアノード電極が接触する場合に比べ
て、順方向電流が大きいほど順電圧の増加率が小さくな
る。
ノード電極に順方向のバイアスを加えると、第二導電型
アノード層から第一導電型ドリフト層に正孔が注入さ
れ、一方、第一導電型カソード層から第一導電型ドリフ
ト層を通じて第二導電型アノード層に電子が注入され
る。順バイアスを大きくして電流密度を増加させると、
伝導度変調により第一導電型ドリフト層のキャリア密度
が増加する。表面にある絶縁膜の下方の第二導電型アノ
ード層内部では、絶縁膜のない部分に比べて、電子濃度
が増加する。これは、以下の理由によると考えられる。
絶縁膜の形成部分では、半導体内の少数キャリア（第二
導電型アノード層内では電子）が絶縁膜にせき止められ
るような効果が生じる。このため、高注入状態になるほ
ど、絶縁膜近傍の第二導電型アノード層内の電子濃度が
増加する。さらに、中性条件を満たすように第一導電型
ドリフト層内の正孔濃度も増加する。従って、第二導電
型アノード層の表面の一部に絶縁膜を形成した場合、通
常の絶縁膜がなくてアノード電極が接触する場合に比べ
て、順方向電流が大きいほど順電圧の増加率が小さくな
る。
【００１０】ストライプ状またはドット状とした複数の
絶縁膜を均等に配置すると良い。そのようにすれば、高
注入状態の点が多数生じ、しかも電流が均等に分散され
る。また、第二導電型アノード層の一部に第二導電型ア
ノード層よりも高濃度の第二導電型ソース領域が形成さ
れ、その第二導電型ソース領域の表面上の一部に絶縁膜
が形成され、その絶縁膜が形成されない第二導電型ソー
ス領域および第二導電型アノード層の表面に前記アノー
ド電極が接するものとしても良い。
絶縁膜を均等に配置すると良い。そのようにすれば、高
注入状態の点が多数生じ、しかも電流が均等に分散され
る。また、第二導電型アノード層の一部に第二導電型ア
ノード層よりも高濃度の第二導電型ソース領域が形成さ
れ、その第二導電型ソース領域の表面上の一部に絶縁膜
が形成され、その絶縁膜が形成されない第二導電型ソー
ス領域および第二導電型アノード層の表面に前記アノー
ド電極が接するものとしても良い。
【００１１】そのようにすれば、第二導電型アノード層
は低濃度であるので、通常の定格電流密度（〜１００Ａ
／ｃｍ2 ）では、正孔ルの注入が抑制され、通常のｐｉ
ｎダイオードよりも逆回復特性が向上する。一方、サー
ジ電流領域では前述のように、絶縁膜の形成部分におい
て、第二導電型アノード層よりも高濃度の第二導電型ソ
ース領域から、多数の正孔が第一導電型ドリフト層に注
入され、逆に多数の電子が第一導電型ドリフト層から第
二導電型アノード層に注入されて、キャリヤ濃度が増大
する。
は低濃度であるので、通常の定格電流密度（〜１００Ａ
／ｃｍ2 ）では、正孔ルの注入が抑制され、通常のｐｉ
ｎダイオードよりも逆回復特性が向上する。一方、サー
ジ電流領域では前述のように、絶縁膜の形成部分におい
て、第二導電型アノード層よりも高濃度の第二導電型ソ
ース領域から、多数の正孔が第一導電型ドリフト層に注
入され、逆に多数の電子が第一導電型ドリフト層から第
二導電型アノード層に注入されて、キャリヤ濃度が増大
する。
【００１２】特に、第二導電型アノード層の拡散深さ
が、第二導電型ソース領域のそれより大きいものとす
る。そのようにすれば、第二導電型アノード層と第一導
電型ドリフト層間のｐｎ接合に屈曲部が無いので、高耐
圧素子に適する。また、第二導電型アノード層の拡散深
さが、第二導電型ソース領域のそれより小さいものとす
ることもできる。
が、第二導電型ソース領域のそれより大きいものとす
る。そのようにすれば、第二導電型アノード層と第一導
電型ドリフト層間のｐｎ接合に屈曲部が無いので、高耐
圧素子に適する。また、第二導電型アノード層の拡散深
さが、第二導電型ソース領域のそれより小さいものとす
ることもできる。
【００１３】そのようにすれば、第二導電型アノード層
の不純物総量が少なく、第一導電型ドリフト層に注入さ
れるキャリアが減少し、逆回復特性が改善される。ソー
ス層および絶縁膜を複数個、均等に配置されているもの
とする。さらにこれらがドット状、ストライプ状である
ものとする。このようにすることで、電流の分布が均一
で電流集中等がなく、特性が安定する。
の不純物総量が少なく、第一導電型ドリフト層に注入さ
れるキャリアが減少し、逆回復特性が改善される。ソー
ス層および絶縁膜を複数個、均等に配置されているもの
とする。さらにこれらがドット状、ストライプ状である
ものとする。このようにすることで、電流の分布が均一
で電流集中等がなく、特性が安定する。
【００１４】絶縁膜が酸化膜であるものとする。酸化膜
であれば、素子形成プロセスにおいて容易に得ることが
できる。
であれば、素子形成プロセスにおいて容易に得ることが
できる。
【００１５】
【発明の実施の形態】以下図面を参照しながら本発明の
実施例の電力用ダイオードについて説明する。以下の記
述で、ｎ、ｐを冠した層、領域等はそれぞれ電子、正孔
を多数キャリアとする層、領域等を意味するものであ
る。また、すべて第一導電型をｎ型、第二導電型をｐ型
とするが、これを逆にすることもできる。
実施例の電力用ダイオードについて説明する。以下の記
述で、ｎ、ｐを冠した層、領域等はそれぞれ電子、正孔
を多数キャリアとする層、領域等を意味するものであ
る。また、すべて第一導電型をｎ型、第二導電型をｐ型
とするが、これを逆にすることもできる。
【００１６】［実施例１］図１は、本発明第一の実施例
の電力用ダイオードのチップ中央付近の単位部分の部分
断面図である。電力用ダイオードの主要部分は、多数の
図のような単位部分が繰り返されており、またチップの
周辺部分には、耐圧部として、ガードリング構造が形成
されているが、本発明の本質に係わる部分ではないので
省略している。
の電力用ダイオードのチップ中央付近の単位部分の部分
断面図である。電力用ダイオードの主要部分は、多数の
図のような単位部分が繰り返されており、またチップの
周辺部分には、耐圧部として、ガードリング構造が形成
されているが、本発明の本質に係わる部分ではないので
省略している。
【００１７】高比抵抗のｎドリフト層（ｉ層とも呼ぶ）
５の一方の側にｐアノード層４が拡散により形成されて
おり、ｐアノード層４側のの表面上の一部には、絶縁膜
３が形成され、ｐアノード層４の絶縁膜３が形成されて
いない表面上に接触してアノード電極１が設けられてい
る。ｎドリフト層５の他方の側には、ｎ+ カソード層６
が拡散により形成されており、ｎ+ カソード層６のｎド
リフト層５と反対側の表面上には、カソード電極２が設
けられている。図４の従来のｐｉｎダイオードと違って
いるのは、ｐアノード層４の表面上にｐアノード層４よ
りも高濃度のｐ + ソース領域７が形成されており、その
ｐ+ ソース領域７の表面に絶縁膜３が形成されている点
である。ｐ+ ソース領域７および絶縁膜３は、平面図で
はストライプ状をなしている。図では、アノード電極１
が絶縁膜３上に延長されているが、必ずしもこのように
延長しなければならないわけではない。
５の一方の側にｐアノード層４が拡散により形成されて
おり、ｐアノード層４側のの表面上の一部には、絶縁膜
３が形成され、ｐアノード層４の絶縁膜３が形成されて
いない表面上に接触してアノード電極１が設けられてい
る。ｎドリフト層５の他方の側には、ｎ+ カソード層６
が拡散により形成されており、ｎ+ カソード層６のｎド
リフト層５と反対側の表面上には、カソード電極２が設
けられている。図４の従来のｐｉｎダイオードと違って
いるのは、ｐアノード層４の表面上にｐアノード層４よ
りも高濃度のｐ + ソース領域７が形成されており、その
ｐ+ ソース領域７の表面に絶縁膜３が形成されている点
である。ｐ+ ソース領域７および絶縁膜３は、平面図で
はストライプ状をなしている。図では、アノード電極１
が絶縁膜３上に延長されているが、必ずしもこのように
延長しなければならないわけではない。
【００１８】本発明の電力用整流素子は、通常のｐｉｎ
ダイオードと同様の製造方法によりｐアノード層４、ｎ
ドリフト層５、ｎ+ カソード層６からなる三層構造を作
製し、ｐアノード層４の表面層に選択的にｐ+ ソース領
域７を形成した後に、通常のプロセスにて得られる熱酸
化膜、ＣＶＤ酸化膜などの絶縁膜３をフォトリソグラフ
ィにより部分的に残し、その上およびｎ+ カソード層６
の裏面に金属膜をスパッタまたは蒸着し、アノード電極
１、カソード電極２として製造される。なお、ライフタ
イム制御を、電子線照射でおこなっている。場合によっ
ては、絶縁膜３の形成を三層構造の作製前におこなって
も良い。
ダイオードと同様の製造方法によりｐアノード層４、ｎ
ドリフト層５、ｎ+ カソード層６からなる三層構造を作
製し、ｐアノード層４の表面層に選択的にｐ+ ソース領
域７を形成した後に、通常のプロセスにて得られる熱酸
化膜、ＣＶＤ酸化膜などの絶縁膜３をフォトリソグラフ
ィにより部分的に残し、その上およびｎ+ カソード層６
の裏面に金属膜をスパッタまたは蒸着し、アノード電極
１、カソード電極２として製造される。なお、ライフタ
イム制御を、電子線照射でおこなっている。場合によっ
ては、絶縁膜３の形成を三層構造の作製前におこなって
も良い。
【００１９】この例では、例えばｐアノード層４形成の
ためのほう素イオン注入量を少なくして、ｐアノード層
４の表面濃度を、従来のｐｉｎダイオードの場合よりも
約１桁小さくする。但し、ｐ+ ソース領域７について
は、従来のｐｉｎダイオードの表面不純物濃度と同程度
にするか或いは数倍大きくするとよい。各層の不純物濃
度あるいは表面不純物濃度、厚さあるいは接合深さは、
例えば次のような値である。ｎ+ カソード層：１×１０
20／ｃｍ3 、８０μｍ、ｎドリフト層：３×１０ 13／ｃ
ｍ3 、３２０μｍ、ｐアノード層：１×１０15／ｃｍ
3 、６μｍ、ｐ+ ソース領域７：７×１０16／ｃｍ3 、
３．４μｍ、幅、１１．４μｍ、酸化膜幅：６μｍ、膜
厚：０．５μｍ、酸化膜の形成されていない領域の幅：
９μｍ。
ためのほう素イオン注入量を少なくして、ｐアノード層
４の表面濃度を、従来のｐｉｎダイオードの場合よりも
約１桁小さくする。但し、ｐ+ ソース領域７について
は、従来のｐｉｎダイオードの表面不純物濃度と同程度
にするか或いは数倍大きくするとよい。各層の不純物濃
度あるいは表面不純物濃度、厚さあるいは接合深さは、
例えば次のような値である。ｎ+ カソード層：１×１０
20／ｃｍ3 、８０μｍ、ｎドリフト層：３×１０ 13／ｃ
ｍ3 、３２０μｍ、ｐアノード層：１×１０15／ｃｍ
3 、６μｍ、ｐ+ ソース領域７：７×１０16／ｃｍ3 、
３．４μｍ、幅、１１．４μｍ、酸化膜幅：６μｍ、膜
厚：０．５μｍ、酸化膜の形成されていない領域の幅：
９μｍ。
【００２０】図５は、本発明による実施例１の電力用ダ
イオード（Ａ）の順方向特性図である。比較例として、
半導体基板の構成は実施例１と同じで、表面上の絶縁膜
３が無い比較ダイオード（Ｂ）および従来のｐｉｎダイ
オード（Ｃ）の順方向特性をも記載してある。ｐｉｎダ
イオード（Ｃ）のｐアノード層４の表面不純物濃度は３
×１０16／ｃｍ3 、接合深さは３．４μｍとした。ライ
フタイム制御は電子線照射でおこなった。電力用ダイオ
ード（Ａ）、比較ダイオード（Ｂ）、ｐｉｎダイオード
（Ｃ）ともに耐圧は３０００Ｖを越えている。通常定格
電流として使用される１００Ａ／ｃｍ2 で順電圧を比較
した場合、ｐｉｎダイオード（Ｃ）の順電圧が２．９Ｖ
であるのに比べて、電力用ダイオード（Ａ）および比較
ダイオード（Ｂ）は、３．１〜３．２Ｖとあまり差がな
い。
イオード（Ａ）の順方向特性図である。比較例として、
半導体基板の構成は実施例１と同じで、表面上の絶縁膜
３が無い比較ダイオード（Ｂ）および従来のｐｉｎダイ
オード（Ｃ）の順方向特性をも記載してある。ｐｉｎダ
イオード（Ｃ）のｐアノード層４の表面不純物濃度は３
×１０16／ｃｍ3 、接合深さは３．４μｍとした。ライ
フタイム制御は電子線照射でおこなった。電力用ダイオ
ード（Ａ）、比較ダイオード（Ｂ）、ｐｉｎダイオード
（Ｃ）ともに耐圧は３０００Ｖを越えている。通常定格
電流として使用される１００Ａ／ｃｍ2 で順電圧を比較
した場合、ｐｉｎダイオード（Ｃ）の順電圧が２．９Ｖ
であるのに比べて、電力用ダイオード（Ａ）および比較
ダイオード（Ｂ）は、３．１〜３．２Ｖとあまり差がな
い。
【００２１】一方図５において、サージ電流領域である
１０００Ａ／ｃｍ2 以上で順電圧を比較すると、比較ダ
イオード（Ｂ）の９．６Ｖ、ｐｉｎダイオード（Ｃ）の
９．１Ｖに比べて電力用ダイオード（Ａ）では、８．９
Ｖとオン電圧が低下している。したがってサージ電流通
電時の発熱が低減され、真性キャリア濃度の増加が抑え
られるので、サージ電流耐量が向上する。
１０００Ａ／ｃｍ2 以上で順電圧を比較すると、比較ダ
イオード（Ｂ）の９．６Ｖ、ｐｉｎダイオード（Ｃ）の
９．１Ｖに比べて電力用ダイオード（Ａ）では、８．９
Ｖとオン電圧が低下している。したがってサージ電流通
電時の発熱が低減され、真性キャリア濃度の増加が抑え
られるので、サージ電流耐量が向上する。
【００２２】これは、前項において述べたように、酸化
膜を形成した電力用ダイオード（Ａ）では、絶縁膜３の
形成領域で、半導体表層の少数キャリア（ｐアノード層
４内では電子）が絶縁膜にせき止められるような効果が
生じ、高注入状態になるほど、絶縁膜近傍のｐアノード
層４内の電子濃度が増加し、さらに、中性条件を満たす
ようにｎドリフト層５内の正孔濃度も増加するためと考
えられる。従って、絶縁膜３をｐアノード層４の表面の
一部に形成した場合、絶縁膜３の無い比較ダイオード
（Ｂ）、ｐｉｎダイオード（Ｃ）に比べて、順方向電流
が大きいほど順電圧の増加率は小さくなる。通常、サー
ジ電流領域では逆回復モードの動作はない。従って、そ
のような電流域での正孔の注入促進による逆回復特性へ
の影響は考慮しなくてもよい。
膜を形成した電力用ダイオード（Ａ）では、絶縁膜３の
形成領域で、半導体表層の少数キャリア（ｐアノード層
４内では電子）が絶縁膜にせき止められるような効果が
生じ、高注入状態になるほど、絶縁膜近傍のｐアノード
層４内の電子濃度が増加し、さらに、中性条件を満たす
ようにｎドリフト層５内の正孔濃度も増加するためと考
えられる。従って、絶縁膜３をｐアノード層４の表面の
一部に形成した場合、絶縁膜３の無い比較ダイオード
（Ｂ）、ｐｉｎダイオード（Ｃ）に比べて、順方向電流
が大きいほど順電圧の増加率は小さくなる。通常、サー
ジ電流領域では逆回復モードの動作はない。従って、そ
のような電流域での正孔の注入促進による逆回復特性へ
の影響は考慮しなくてもよい。
【００２３】図６は、実施例２の電力用ダイオード
（Ａ）および比較ダイオード（Ｂ）、従来型のｐｉｎダ
イオード（Ｃ）のリカバリー特性を比較した特性図であ
る。横軸は１００Ａ／ｃｍ2 での順電圧、縦軸は、逆回
復ピーク電流である。逆回復動作の条件はＩF ＝１００
Ａ／ｃｍ2 、ＶR ＝１３００Ｖ、−ｄＩF ／ｄｔ＝２５
０Ａ／（ｃｍ2 ・μｓ）である。この図に見られるよう
に、順電圧と逆回復ピーク電流とはトレードオフ関係に
あり、本実施例の電力用ダイオード（Ａ）は比較ダイオ
ード（Ｂ）に比べて若干外側にあるものの、ｐｉｎダイ
オード（Ｃ）に比べて優れたトレードオフ特性を示すこ
とがわかる。すなわち、同じ順電圧のダイオードで比較
したとき、本実施例の電力用ダイオード（Ａ）は、逆回
復ピーク電流が小さいので、スイッチング速度が速く、
スイッチング損失は少なくて済む。
（Ａ）および比較ダイオード（Ｂ）、従来型のｐｉｎダ
イオード（Ｃ）のリカバリー特性を比較した特性図であ
る。横軸は１００Ａ／ｃｍ2 での順電圧、縦軸は、逆回
復ピーク電流である。逆回復動作の条件はＩF ＝１００
Ａ／ｃｍ2 、ＶR ＝１３００Ｖ、−ｄＩF ／ｄｔ＝２５
０Ａ／（ｃｍ2 ・μｓ）である。この図に見られるよう
に、順電圧と逆回復ピーク電流とはトレードオフ関係に
あり、本実施例の電力用ダイオード（Ａ）は比較ダイオ
ード（Ｂ）に比べて若干外側にあるものの、ｐｉｎダイ
オード（Ｃ）に比べて優れたトレードオフ特性を示すこ
とがわかる。すなわち、同じ順電圧のダイオードで比較
したとき、本実施例の電力用ダイオード（Ａ）は、逆回
復ピーク電流が小さいので、スイッチング速度が速く、
スイッチング損失は少なくて済む。
【００２４】前節にて述べたように、ｐアノード層４よ
りも高濃度のｐ+ ソース領域７を形成し、その表面の一
部にアノード電極１が接触する構造をとっているが、通
常の定格電流密度（〜１００Ａ／ｃｍ2 ）では、アノー
ド電極１と接触しているｐアノード層４から主に電流が
流れる。そのｐアノード層４の表面濃度を下げることに
より、従来のｐｉｎダイオードより正孔の注入が、低く
抑えられるので、逆回復特性が改善されるためである。
りも高濃度のｐ+ ソース領域７を形成し、その表面の一
部にアノード電極１が接触する構造をとっているが、通
常の定格電流密度（〜１００Ａ／ｃｍ2 ）では、アノー
ド電極１と接触しているｐアノード層４から主に電流が
流れる。そのｐアノード層４の表面濃度を下げることに
より、従来のｐｉｎダイオードより正孔の注入が、低く
抑えられるので、逆回復特性が改善されるためである。
【００２５】すなわち、本実施例の電力用ダイオード
は、従来のｐｉｎダイオードに比べて、サージ電流領域
での順特性、および定格電流域での逆回復特性が向上
し、より高速の、過酷な動作に耐えるものである。絶縁
膜３の形成が特性に与える影響は無視できる程度である
といえる。絶縁膜３およびｐ+ ソース領域７の形状は、
ストライプ状やドット状など、電流集中がなく分散する
構造であれば安定した特性が得られる。絶縁膜３の厚さ
や幅、ｐアノード層４ならびにｐ+ ソース領域７の表面
濃度、幅および接合深さは、既存のプロセス技術で制御
可能であり、デバイス構造等に適合した最適化ができ
る。この例では、絶縁膜３はもっとも形成の容易な酸化
膜としたが、酸化膜以外の絶縁材料、例えば窒化膜或い
はポリイミド等でも構わない。
は、従来のｐｉｎダイオードに比べて、サージ電流領域
での順特性、および定格電流域での逆回復特性が向上
し、より高速の、過酷な動作に耐えるものである。絶縁
膜３の形成が特性に与える影響は無視できる程度である
といえる。絶縁膜３およびｐ+ ソース領域７の形状は、
ストライプ状やドット状など、電流集中がなく分散する
構造であれば安定した特性が得られる。絶縁膜３の厚さ
や幅、ｐアノード層４ならびにｐ+ ソース領域７の表面
濃度、幅および接合深さは、既存のプロセス技術で制御
可能であり、デバイス構造等に適合した最適化ができ
る。この例では、絶縁膜３はもっとも形成の容易な酸化
膜としたが、酸化膜以外の絶縁材料、例えば窒化膜或い
はポリイミド等でも構わない。
【００２６】［実施例２］図２は、本発明第二の実施例
の電力用ダイオードの部分断面図である。この例では、
図１の実施例１に対してｐアノード層４の拡散深さが、
ｐ+ ソース領域７のそれより小さい場合を示している。
絶縁膜３はｐ+ ソース領域７の表面に接触して設けられ
ている。このようにすることで、ｐアノード層４からｎ
ドリフト層５への正孔の注入を更に抑える作用が得ら
れ、逆回復特性を改善することができる。
の電力用ダイオードの部分断面図である。この例では、
図１の実施例１に対してｐアノード層４の拡散深さが、
ｐ+ ソース領域７のそれより小さい場合を示している。
絶縁膜３はｐ+ ソース領域７の表面に接触して設けられ
ている。このようにすることで、ｐアノード層４からｎ
ドリフト層５への正孔の注入を更に抑える作用が得ら
れ、逆回復特性を改善することができる。
【００２７】［実施例３］図３は、本発明第三の実施例
の電力用ダイオードのチップ中央付近の単位部分の部分
断面図である。図１の実施例１と違っているのは、ｐア
ノード層４よりも高濃度のｐ+ ソース領域７が形成され
ていない点である。絶縁膜３はｐアノード層４の表面に
接触して設けられている。但しこの例では、ｐアノード
層４形成のためのほう素イオン注入量を多くして、ｐア
ノード層４の表面濃度を、実施例１の場合よりも約１桁
大きく、すなわち、ｐアノード層４の表面不純物濃度、
拡散深さをそれぞれ３×１０16／ｃｍ3 、３．４μｍと
している。
の電力用ダイオードのチップ中央付近の単位部分の部分
断面図である。図１の実施例１と違っているのは、ｐア
ノード層４よりも高濃度のｐ+ ソース領域７が形成され
ていない点である。絶縁膜３はｐアノード層４の表面に
接触して設けられている。但しこの例では、ｐアノード
層４形成のためのほう素イオン注入量を多くして、ｐア
ノード層４の表面濃度を、実施例１の場合よりも約１桁
大きく、すなわち、ｐアノード層４の表面不純物濃度、
拡散深さをそれぞれ３×１０16／ｃｍ3 、３．４μｍと
している。
【００２８】従って、この実施例３の電力用ダイオード
は、実施例１よりｐ+ ソース領域７を形成しない分だ
け、工数が低減できる。またこの実施例３の電力用ダイ
オードでは、サージ電流領域において、実施例１より低
い順電圧が得られた。
は、実施例１よりｐ+ ソース領域７を形成しない分だ
け、工数が低減できる。またこの実施例３の電力用ダイ
オードでは、サージ電流領域において、実施例１より低
い順電圧が得られた。
【００２９】
【発明の効果】以上説明したように本発明によれば、第
二導電型アノード層表面または、第二導電型ソース領域
表面の一部に絶縁膜を設け、絶縁膜の無い部分にアノー
ド電極を接触することによって、サージ電流領域でのオ
ン電圧が低減され、発熱が抑制されて、サージ電流耐量
が向上する。特に、第二導電型アノード層の不純物濃度
を低くすれば、定格電流での逆回復特性の向上も可能と
なり、従来のｐｉｎダイオードでは困難であった、大き
いサージ電流耐量と、高速な逆回復特性との両立を可能
とした電力用ダイオードが提供される。
二導電型アノード層表面または、第二導電型ソース領域
表面の一部に絶縁膜を設け、絶縁膜の無い部分にアノー
ド電極を接触することによって、サージ電流領域でのオ
ン電圧が低減され、発熱が抑制されて、サージ電流耐量
が向上する。特に、第二導電型アノード層の不純物濃度
を低くすれば、定格電流での逆回復特性の向上も可能と
なり、従来のｐｉｎダイオードでは困難であった、大き
いサージ電流耐量と、高速な逆回復特性との両立を可能
とした電力用ダイオードが提供される。
【図１】本発明第一の実施例の電力用ダイオードの部分
断面図
断面図
【図２】本発明第二の実施例の電力用ダイオードの部分
断面図
断面図
【図３】本発明第三の実施例の電力用ダイオードの部分
断面図
断面図
【図４】従来の電力用ｐｉｎダイオードの部分断面図
【図５】本発明の実施例の電力用ダイオードおよび比較
例の順方向静特性図
例の順方向静特性図
【図６】本発明の実施例の電力用ダイオードおよび比較
例の逆回復ピーク電流とオン電圧のトレードオフ特性図
例の逆回復ピーク電流とオン電圧のトレードオフ特性図
１ アノード電極 ２ カソード電極 ３ 絶縁膜 ４ ｐアノード層 ５ ｎドリフト層 ６ ｎ+ カソード層 ７ ｐ+ ソース領域
Claims (11)
- 【請求項１】第一導電型カソード層、その第一導電型カ
ソード層より低不純物濃度の第一導電型ドリフト層、第
二導電型アノード層のいずれも半導体の三層をこの順に
積み重ね、第二導電型アノード層の表面に接するアノー
ド電極と、第一導電型カソード層の裏面に接するカソー
ド電極とを有する電力用ダイオードにおいて、第二導電
型アノード層の表面上の一部に絶縁膜が形成され、その
絶縁膜が形成されない第二導電型アノード層の表面に前
記アノード電極が接することを特徴とする電力用ダイオ
ード。 - 【請求項２】複数の絶縁膜がほぼ均等に配置されている
ことを特徴とする請求項１記載の電力用ダイオード。 - 【請求項３】絶縁膜がストライプ状であることを特徴と
する請求項２記載の電力用ダイオード。 - 【請求項４】絶縁膜がドット状であることを特徴とする
請求項２記載の電力用ダイオード。 - 【請求項５】第一導電型カソード層、その第一導電型カ
ソード層より低不純物濃度の第一導電型ドリフト層、第
二導電型アノード層のいずれも半導体の三層をこの順に
積み重ね、第二導電型アノード層の表面に接するアノー
ド電極と、第一導電型カソード層の裏面に接するカソー
ド電極とを有する電力用ダイオードにおいて、第二導電
型アノード層の一部に第二導電型アノード層よりも高濃
度の第二導電型ソース領域が形成され、その第二導電型
ソース領域の表面上の一部に絶縁膜が形成され、その絶
縁膜が形成されない第二導電型ソース領域および第二導
電型アノード層の表面に前記アノード電極が接すること
を特徴とする電力用ダイオード。 - 【請求項６】第二導電型アノード層の拡散深さが、第二
導電型ソース領域のそれより大きいことを特徴とする請
求項５記載の電力用ダイオード。 - 【請求項７】第二導電型アノード層の拡散深さが、第二
導電型ソース領域のそれより小さいことを特徴とする請
求項５記載の電力用ダイオード。 - 【請求項８】複数の第二導電型ソース領域および絶縁膜
が均等に配置されていることを特徴とする請求項６また
は７に記載の電力用ダイオード。 - 【請求項９】第二導電型ソース領域および絶縁膜がスト
ライプ状であることを特徴とする請求項８記載の電力用
ダイオード。 - 【請求項１０】第二導電型ソース領域および絶縁膜がド
ット状であることを特徴とする請求項８記載の電力用ダ
イオード。 - 【請求項１１】絶縁膜が酸化膜であることを特徴とする
請求項１ないし１０のいずれかに記載の電力用ダイオー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13625397A JP3807023B2 (ja) | 1997-05-27 | 1997-05-27 | 電力用ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13625397A JP3807023B2 (ja) | 1997-05-27 | 1997-05-27 | 電力用ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326900A true JPH10326900A (ja) | 1998-12-08 |
| JP3807023B2 JP3807023B2 (ja) | 2006-08-09 |
Family
ID=15170869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13625397A Expired - Fee Related JP3807023B2 (ja) | 1997-05-27 | 1997-05-27 | 電力用ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807023B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033761A2 (en) * | 1999-03-02 | 2000-09-06 | Fuji Electric Co. Ltd. | Semiconductor diode |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
| JP2013016652A (ja) * | 2011-07-04 | 2013-01-24 | Toyota Motor Corp | ダイオード |
| CN103208532A (zh) * | 2013-02-28 | 2013-07-17 | 溧阳市宏达电机有限公司 | 一种鳍型pin二极管 |
| JP2013140901A (ja) * | 2012-01-06 | 2013-07-18 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換システム |
| EP2924734A1 (en) | 2014-03-28 | 2015-09-30 | STMicroelectronics Srl | Diode with insulated anode regions |
| WO2017187477A1 (ja) * | 2016-04-25 | 2017-11-02 | 三菱電機株式会社 | 半導体装置 |
| DE102020119349A1 (de) | 2020-07-22 | 2022-01-27 | Infineon Technologies Austria Ag | Diode und Verfahren zur Herstellung einer Diode |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246534A (ja) * | 1985-08-23 | 1987-02-28 | Sanken Electric Co Ltd | ガラス被覆半導体チツプの製造方法 |
| JPH07312370A (ja) * | 1993-02-24 | 1995-11-28 | Samsung Electron Co Ltd | 半導体装置 |
| JPH08306937A (ja) * | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
-
1997
- 1997-05-27 JP JP13625397A patent/JP3807023B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246534A (ja) * | 1985-08-23 | 1987-02-28 | Sanken Electric Co Ltd | ガラス被覆半導体チツプの製造方法 |
| JPH07312370A (ja) * | 1993-02-24 | 1995-11-28 | Samsung Electron Co Ltd | 半導体装置 |
| JPH08306937A (ja) * | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033761A2 (en) * | 1999-03-02 | 2000-09-06 | Fuji Electric Co. Ltd. | Semiconductor diode |
| US6346740B1 (en) * | 1999-03-02 | 2002-02-12 | Fuji Electric Co., Ltd. | Semiconductor device |
| EP1033761A3 (en) * | 1999-03-02 | 2002-03-13 | Fuji Electric Co. Ltd. | Semiconductor diode |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
| JP2013016652A (ja) * | 2011-07-04 | 2013-01-24 | Toyota Motor Corp | ダイオード |
| JP2013140901A (ja) * | 2012-01-06 | 2013-07-18 | Hitachi Ltd | ダイオードおよびそれを用いた電力変換システム |
| CN103208532A (zh) * | 2013-02-28 | 2013-07-17 | 溧阳市宏达电机有限公司 | 一种鳍型pin二极管 |
| EP2924734A1 (en) | 2014-03-28 | 2015-09-30 | STMicroelectronics Srl | Diode with insulated anode regions |
| US9419148B2 (en) | 2014-03-28 | 2016-08-16 | Stmicroelectronics S.R.L. | Diode with insulated anode regions |
| US9564541B2 (en) | 2014-03-28 | 2017-02-07 | Stmicroelectronics S.R.L. | Diode with insulated anode regions |
| WO2017187477A1 (ja) * | 2016-04-25 | 2017-11-02 | 三菱電機株式会社 | 半導体装置 |
| JPWO2017187477A1 (ja) * | 2016-04-25 | 2018-07-05 | 三菱電機株式会社 | 半導体装置 |
| DE102020119349A1 (de) | 2020-07-22 | 2022-01-27 | Infineon Technologies Austria Ag | Diode und Verfahren zur Herstellung einer Diode |
| US11664464B2 (en) | 2020-07-22 | 2023-05-30 | Infineon Technologies Austria Ag | Diode and method of producing a diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3807023B2 (ja) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241195A (en) | Merged P-I-N/Schottky power rectifier having extended P-I-N junction | |
| JP3968912B2 (ja) | ダイオード | |
| US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
| US5612567A (en) | Schottky barrier rectifiers and methods of forming same | |
| US9064923B2 (en) | Bipolar semiconductor component with a fully depletable channel zone | |
| EP2359404B1 (en) | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| CN111742411B (zh) | 双向晶闸管器件 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5345100A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| US11967638B2 (en) | Segmented power diode structure with improved reverse recovery | |
| US4901120A (en) | Structure for fast-recovery bipolar devices | |
| US4994883A (en) | Field controlled diode (FCD) having MOS trench gates | |
| JP3807023B2 (ja) | 電力用ダイオード | |
| US5491351A (en) | Gate turn-off thyristor | |
| CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
| JP2000150859A (ja) | ダイオード | |
| JP3327571B2 (ja) | 半導体装置 | |
| JPH0677472A (ja) | サージ防護素子 | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| JP2630088B2 (ja) | ゲートターンオフサイリスタ | |
| US20210328077A1 (en) | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof | |
| JP2004006602A (ja) | 半導体装置 | |
| US20230046742A1 (en) | Reverse Conducting Power Semiconductor Device and Method for Manufacturing the Same | |
| JPH09321321A (ja) | 電力用ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |