DE102010064409A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102010064409A1
DE102010064409A1 DE102010064409A DE102010064409A DE102010064409A1 DE 102010064409 A1 DE102010064409 A1 DE 102010064409A1 DE 102010064409 A DE102010064409 A DE 102010064409A DE 102010064409 A DE102010064409 A DE 102010064409A DE 102010064409 A1 DE102010064409 A1 DE 102010064409A1
Authority
DE
Germany
Prior art keywords
oxide film
semiconductor device
dielectric constant
semiconductor substrate
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010064409A
Other languages
English (en)
Other versions
DE102010064409B4 (de
Inventor
Shigeto Honda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010064409A1 publication Critical patent/DE102010064409A1/de
Application granted granted Critical
Publication of DE102010064409B4 publication Critical patent/DE102010064409B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält einen Oxidfilm (9) niedriger Dielektrizitätskonstante als ein anorganischer Oxidfilm, der selektiv auf einem n-Halbleitersubstrat (1) als ein Halbleitersubstrat eines ersten Leitungstypes gebildet ist. Anodenelektroden (5, 6) als Elektrodenschichten sind auf dem n-Halbleitersubstrat (1) so gebildet, dass sie den Oxidfilm (9) niedriger Dielektrizitätskonstante dazwischen einschließen. Der Oxidfilm (9) niedriger Dielektrizitätskonstante ist mit einem Element zum Verringern einer Dielektrizitätskonstante dotiert.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf einen isolierenden Film unter einer Feldplatte einer Leistungshalbleitervorrichtung.
  • In vergangenen Jahren wurde von Leistungshalbleitervorrichtungen verlangt, dass sie eine hohe Durchbruchsspannung und eine große Stromeigenschaft aufweisen, zusammen mit dem Trend zu einer größeren Abmessung und einem größeren Volumen einer angewandten Ausrüstung. Insbesondere wird von den Leistungshalbleitervorrichtungen verlangt, dass sie eine niedrige Sättigungsspannung zum Verringern des Leistungsverlustes in einem Leitungszustand aufweisen, während verursacht wird, dass ein extrem großer Strom fließt. Wenn weiter in einen Aus-Zustand eingetreten wird oder zu der Zeit, wenn ein Schalter ausgeschaltet wird, wird von den Leistungshalbleitern verlangt, dass sie Eigenschaften aufweisen, dass sie einer hohen Rückwärtsspannung widerstehen können, die über Enden einer Leistungsvorrichtung angelegt ist, d. h. hohe Durchbruchsspannungseigenschaften.
  • Die Durchbruchsspannung der Halbleitervorrichtung wird durch einen Verarmungsbereich eines pn-Überganges bestimmt. Das ist so, da der größte Teil der Spannung, der an den pn-Übergang angelegt ist, an einen Verarmungsbereich angelegt ist. Es ist bekannt, dass diese Durchbruchsspannung durch eine Krümmung eines Verarmungsbereiches beeinflusst wird. Das heißt, in einem planaren Übergang ist ein elektrisches Feld aufgrund eines elektrischen Feldmengeneffektes oder Feldansammlungseffektes, bei dem ein elektrisches Feld an einen Teil mit einer Krümmung konzentrierter ist als an einem flachen Abschnitt, auf Kantenabschnitten konzentriert mit einer größeren Krümmung im Vergleich mit einem ebenen Übergang. Folglich tritt ein Lawinendurchbruch hauptsächlich an den Kantenabschnitten auf, was die Durchbruchsspannung des gesamten Verarmungsbereiches verringert.
  • Zum Beispiel ist das Verfahren des Bildens einer Feldplatte an einem Kantenbereich eines ebenen Überganges als eine Technik bekannt des Verbesserns der Krümmung des Verarmungsbereiches zum Erhöhen der Durchbruchsspannung (siehe B. J. Baliga, "Power Semiconductor Devices", 1996, S. 100–102).
  • Ein Oberflächenpotential wird zum Steuern einer Krümmung einer Verarmungsschicht bei diesem Verfahren des Bildens einer Feldplatte geändert, und eine Form der Verarmungsschicht, die sich von der Substratoberfläche erstreckt, wird durch die an die Feldplatte angelegte Spannung eingestellt. Die Feldplatte ist auf einem isolierenden Film eines Halbleitersubstrates gebildet, und die Dicke des isolierenden Filmes muss allgemein so groß sein, dass die Durchbruchsspannung vergrößert wird. Somit wird die Dicke des isolierenden Filmes unter der Feldplatte größer zusammen mit der Zunahme der Durchbruchsspannung. Das heißt, eine Lücke zwischen einem Halbleitersubstrat und einem isolierenden Film nimmt zu, wenn eine Halbleitervorrichtung hergestellt wird, wenn die Durchbruchsspannung größer wird (siehe JP 10-335631 A und JP 08-306937 A ).
  • In einem Fall, in dem ein isolierender Film unter einer Feldplatte eine kleine Dicke aufweist, tritt eine Lawine an Enden der Feldplatte auf, wodurch die Durchbruchsspannung einer Vorrichtung verringert wird. Folglich wird von dem isolierenden Film unter der Feldplatte verlangt, dass er eine große Dicke aufweist. Der isolierende Film unter der Feldplatte wird jedoch eine Lücke bei dem Waferprozess, und wenn die Dicke des isolierenden Filmes größer wird, wird eine Zahl von Problemen verursacht, wenn ein Halbleiterherstellungsgerät hergestellt wird, wie ein Auftreten einer Ungleichmäßigkeit während des Resist-Aufbringens und einer Verringerung in dem Fokusspielraum während der Fotolithographie.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die eine Lücke in einem Waferprozess verringert, während eine Vorrichtungsdurchbruchsspannung aufrecht erhalten bleibt, so dass Probleme wie das Auftreten einer Ungleichmäßigkeit während des Resistaufbringens und eine Verringerung des Fokusspielraumes während der Fotolithographie unterdrückt werden.
  • Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält einen anorganischen Oxidfilm, der selektiv auf einem Halbleitersubstrat eines ersten Leitfähigkeitstypes/Leitungstypes gebildet ist. Elektrodenschichten sind auf dem Halbleitersubstrat gebildet, so dass sie den anorganischen Oxidfilm dazwischen einschließen. Der anorganische Oxidfilm ist mit einem Element zum Verringern einer dielektrischen Konstante dotiert.
  • Folglich ist es möglich, die Vorrichtungsdurchbruchsspannung mit einem dünnen Oxidfilm aufrecht zu erhalten und eine Lücke in einem Waferprozess/Herstellungsprozesses zu verringern, wodurch Probleme unterdrückt werden wie ein Auftreten einer Ungleichmäßigkeit während des Resistaufbringens und einer Verringerung in dem Fokussierungsspielraum/Fokusspielraumes während der Fotolithographie, so dass u. a. eine größere Tiefenschärfe beim Fokussieren erzielt wird.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 bis 5 Diagramme, die Simulationsresultate einer elektrischen Feldverteilung einer Halbleitervorrichtung gemäß der unterliegenden Technologie der vorliegenden Erfindung zeigen;
  • 6 und 7 Diagramme, die Simulationsresultate der elektrischen Feldverteilung der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigen;
  • 8 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 9 ein Diagramm, das Simulationsresultate zeigt, die sich auf die Durchbruchsspannung der Halbleitervorrichtung gemäß der zweiten Ausführungsform beziehen;
  • 10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 11 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform; und
  • 12 eine Querschnittsansicht der Halbleitervorrichtung hoher Durchbruchsspannung, die eine Feldplattenstruktur benutzt, die die unterliegende Technologie der vorliegenden Erfindung ist.
  • 12 zeigt die unterliegende Technologie der vorliegenden Erfindung, die eine Feldplattenstruktur verwendet. Es sei angemerkt, dass zum Vereinfachen ein Aktivierungsbereich einer Diode gezeigt ist.
  • Der linke Abschnitt von 12 ist ein Aktivierungsbereich einer Vorrichtung, die aus einem n-Halbleitersubstrat 1 und einem p-Anodenbereich 2 gebildet ist, und der rechte Abschnitt davon ist eine Durchbruchsspannungsstruktur. Die Feldplattenstruktur ist aus einem Feldoxidfilm 4, einer Anodenelektrode 5, die in Kontakt mit dem p-Anodenbereich 2 steht, einem n+-Kanalstopperbereich 3 einer n-Diffusionsschicht, die auf einem Rand eines Substrates gebildet ist, und einer Anodenelektrode 6, die in Kontakt mit dem n+-Kanalstopperbereich 3 so steht, dass sie sich von dem Aktivierungsbereich zu einem Vorrichtungsende erstreckt, zusammengesetzt (siehe JP 08-306937 A ).
  • In einem blockierenden Zustand, wenn an eine Kathodenelektrode 7 und den n+-Kanalstopperbereich 3 eine positive Spannung in einem Zustand angelegt ist, in dem die Anodenelektrode 5 auf Masse liegt, ist ein Hauptübergang/eine Hauptsperrschicht rückwärts vorgespannt, wodurch sich eine Verarmungsschicht ausbreitet. In 12 ist der Zustand der Verarmungsschicht durch ein Verarmungsschichtende 8 bezeichnet. Die Anodenelektrode 5 erstreckt sich auf einem Ende des p-Anodenbereiches 2 durch den Feldoxidfilm 4 und funktioniert als eine Feldplatte. Das Potential der Anodenelektrode 5 ist auf null fixiert, und somit verbreitet sich die Verarmungsschicht leichter, und ein elektrisches Feld eines gekrümmten Teiles des Endes des p-Anodenbereiches 2, auf dem ein elektrisches Feld konzentriert ist, wird abgeschwächt, was es möglich macht, die Durchbruchsspannung sicherzustellen. Das Merkmal dieser Struktur ruht darin, dass die hohe Durchbruchsspannung in einem kleinen Gebiet erzielt wird.
  • Es sei angemerkt, dass der Feldoxidfilm 4 so gebildet werden muss, dass er eine große Dicke zum Erzielen einer höheren Durchbruchsspannung aufweist, wie oben beschrieben wurde, und eine Lücke aufgrund der großen Dicke verursacht ein Problem bei einem Waferprozess. Eine erste Ausführungsform der vorliegenden Erfindung ist auf das Lösen des oben erwähnten Problemes gerichtet.
  • (A. Erste Ausführungsform)
  • (A-1. Aufbau)
  • 1 ist eine Querschnittsansicht, die den Aufbau eines Übergangsanschlusses/Sperrschichtabschlusses/Übergangsabschluss einer Halbleitervorrichtung hoher Durchbruchsspannung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Es sei angemerkt, dass zum Vereinfachen ein Aktivierungsbereich einer Diode gezeigt ist.
  • Der linke Abschnitt von 1 ist ein Aktivierungsbereich einer Vorrichtung, die aus einem n-Halbleitersubstrat 1 und einem p-Anodenbereich 2 gebildet ist, und der rechte Abschnitt davon ist eine Durchbruchsspannungsstruktur. Die Feldplattenstruktur enthält: das n-Halbleitersubstrat 1; den p-Anodenbereich 2 und einen n+-Kanalstopperbereich 3, die als erste Dotierungsbereiche auf einer Oberfläche des n-Halbleitersubstrates 1 so gebildet sind, dass sie voneinander getrennt sind; einen Oxidfilm 9 niedriger Dielektrizitätskonstante, der ein anorganischer Oxidfilm ist, der selektiv in einem Bereich zwischen dem p-Anodenbereich 2 und dem n+-Kanalstopperbereich 3 auf dem n-Halbleitersubstrat 1 gebildet ist; Anodenelektroden 5 und 6, die Elektrodenschichten sind, die so gebildet sind, dass sie in Kontakt mit dem p-Anodenbereich 2 und dem n+-Kanalstopperbereich 3 stehen und den Oxidfilm 9 niedriger Dielektrizitätskonstante dazwischen einschließen; und eine Kathodenelektrode 7, die unter dem n-Halbleitersubstrat 1 gebildet ist.
  • (A-2. Betrieb)
  • Der Aufbau gemäß der vorliegenden Erfindung unterscheidet sich von dem eines herkömmlichen Falles darin, dass eine Dielektrizitätskonstante des Oxidfilmes 9 niedriger Dielektrizitätskonstante niedriger ist im Vergleich mit dem Feldoxidfilm 4 von 12. Als der Oxidfilm 9 niedriger Dielektrizitätskonstante wird zum Beispiel ein Siliciumoxidfilm (SiO2F mit einer Dielektrizitätskonstante von 3,4), bei dem zum Beispiel Fluor dotiert ist, als ein Element zum Verringern einer Dielektrizitätskonstante benutzt. Hier im Folgenden werden Effekte einer Durchbruchsspannung zwischen dem Feldoxidfilm 4 und dem Oxidfilm 9 niedriger Dielektrizitätskonstante verglichen. Zuerst ist in einem blockierenden Zustand, bei dem die Kathodenelektrode 7 und der n+-Kanalstopperbereich 3 mit einer Spannung in einem Zustand beaufschlagt werden, indem die Anodenelektrode 5 auf Masse liegt, ein Hauptübergang rückwärts vorgespannt, wodurch sich eine Verarmungsschicht ausbreitet. Die Anodenelektrode 5 erstreckt sich auf einem Ende des p-Anodenbereiches 2 durch den Oxidfilm 9 niedriger Dielektrizitätskonstante (Feldoxidfilm 4) und dient als eine Feldplatte.
  • Das Potential der Anodenelektrode 5 ist auf null fixiert, und somit verteilt sich eine Verarmungsschicht leichter, die ein elektrisches Feld eines gekrümmten Teiles eines Endes des p-Anodenbereiches 2 abschwächt, auf dem ein elektrisches Feld konzentriert ist. Als Resultat nimmt jedoch ein elektrisches Feld in der Nachbarschaft des Endes der Feldplatte zu. Bei der Feldplattenstruktur nimmt ein elektrisches Feld in einem blockierenden Zustand in zwei Bereichen des gekrümmten Teiles des Endes des p-Anodenbereiches 2 und des Teiles in der Nachbarschaft des Endes der Feldplatte zu.
  • Das elektrische Feld des n-Halbleitersubstrates 1 in der Nähe oder der Nachbarschaft des Endes der Feldplatte hängt von der Dicke des Oxidfilmes als ein isolierender Film unter der Feldplatte ab. Das elektrische Feld des n-Halbleitersubstrates 1 in der Nähe des Endes der Feldplatte nimmt zu, während die Dicke des Oxidfilmes abnimmt.
  • Zuerst sind bezüglich der in 12 gezeigten Halbleitervorrichtung hoher Durchbruchsspannung Simulationsresultate der elektrischen Feldverteilung (2) des Teiles in der Nähe des gekrümmten Teiles des Endes des p-Anodenbereiches 2, was A-A' von 12 entspricht, in einem blockierenden Zustand (während des Anlegens von 500 V), und die elektrische Feldverteilung (3) des Teiles in der Nähe des Endes der Feldplatte, was B-B' von 12 entspricht, in dem blockierenden Zustand (während des Anlegens von 500 V), gezeigt. Es sei angemerkt, dass die Konzentration des p-Anodenbereiches 2 gleich 2,0 × 1017 Atome/cm2 ist, die Tiefe des Bereiches, dessen Verteilung gezeigt ist, gleich 7 μm ist, die Konzentration des t-Halbleitersubstrates 1 gleich 2,0 × 1014 Atome/cm3 ist, und der Siliciumoxidfilm (mit einer Dielektrizitätskonstante von 3,9) mit einer Dicke von 1 μm als der Feldoxidfilm 4 benutzt wird.
  • Wie in 2 und 3 gezeigt ist, ist das elektrische Feld höher in dem Teil in der Nähe des Endes der Feldplatte als in dem Teil der Nähe des gekrümmten Teiles des Endes des p-Anodenbereiches 2. Ein elektrisches Feld von 2,5 × 105 V/cm, das ein kritisches elektrisches Feld ist, oder mehr wird an dem Teil in der Nähe des Endes der Feldplatte angelegt, an dem ein Lawinendurchbruch auftritt.
  • Als nächstes zeigen 4 (elektrische Feldverteilung von A-A' von 12) und 5 (elektrische Feldverteilung von B-B' von 12) Simulationsresultate in einem Fall, in dem ein Siliciumoxidfilm (mit einer Dielektrizitätskonstante von 3,9) mit einer Dicke von 2 μm als der Feldoxidfilm 4 benutzt wird. Es sei angemerkt, dass die anderen Bedingungen ähnlich zu jenen in dem fall von 2 und 3 sind.
  • Es ist gezeigt, dass durch Einstellen der Dicke des Siliciumoxidfilmes, der als der Feldoxidfilm 4 benutzt wird, auf 2 μm ein elektrisches Feld in der Nähe des Feldplattenendes abgeschwächt wird und nicht 2,5 × 105 V/cm erreicht, das ein kritisches elektrisches Feld von Silicium ist. Die Dicke des Feldoxidfilmes 4 als ein isolierender Film unter der Feldplatte wird vergrößert, wie oben beschrieben wurde, wodurch es möglich ist, ein elektrisches Feld in der Nähe des Endes der Feldplatte abzuschwächen. In diesem Fall wird jedoch eine große Dicke des isolierenden Filmes zu einer Lücke in einem Waferprozess, was eine große Zahl von Problemen bei der Herstellung eines Halbleiterherstellungsgerätes verursacht, wie ein Auftreten von Ungleichmäßigkeit während der Resistaufbringungs und einer Verringerung in dem Fokusspielraum während der Lithographie.
  • Im Gegensatz dazu, wie bei der in 1 gezeigten Halbleitervorrichtung hoher Durchbruchsspannung, sind Simulationsresultate der elektrischen Feldverteilung (6) des Teiles in der Nähe eines gekrümmten Teiles des Endes des p-Anodenbereiches 2, was A-A' von 1 entspricht, in dem blockierenden Zustand (während des Anlegens von 500 V), und der elektrischen Feldverteilung (7) des Teiles in der Nähe des Endes der Feldplatte, was B-B' von 1 entspricht, in dem blockierenden Zustand (während des Anlegens von 500 V) gezeigt. Hier wird bei der in 1 gezeigten Halbleitervorrichtung hoher Durchbruchsspannung der Oxidfilm 9 niedriger Dielektrizitätskonstante anstelle des Feldoxidfilmes 4 benutzt, und ein Film mit einer Dielektrizitätskonstante von 2,0 und einer Dicke von 1,0 μm wird als der Oxidfilm 9 niedriger Dielektrizitätskonstante benutzt.
  • Es ist gezeigt, dass durch Verringern einer Dielektrizitätskonstante eines Oxidfilmes unter der Feldplatte ein elektrisches Feld in der Nähe des Endes der Feldplatte abgeschwächt wird und nicht 2,5 × 105 V/cm erreicht, was ein kritisches elektrisches Feld von Silicium ist.
  • Wie oben beschrieben wurde, kann durch Verringern einer Dielektrizitätskonstante eines Oxidfilmes unter einer Feldplatte das elektrische Feld in der Nähe des Endes der Feldplatte abgeschwächt werden ohne Vergrößerung einer Dicke des Oxidfilmes, was es möglich macht, eine Lücke in einem Waferprozess zu unterdrücken, während eine Durchbruchsspannung einer Halbleitervorrichtung hoher Durchbruchsspannung beibehalten wird.
  • Es sei angemerkt, dass, während ein Siliciumoxidfilm, der mit Fluor dotiert ist, als der Oxidfilm 9 niedriger Dielektrizitätskonstante mit einer niedrigen Dielektrizitätskonstante in der ersten Ausführungsform beschrieben worden ist, es ein isolierender Film sein kann, dessen Dielektrizitätskonstante kleiner als 3,9 ist, was eine Dielektrizitätskonstante eines Siliciumoxidfilmes ist, in dem bewirkt wird, dass ein Siliciumoxidfilm, der allgemein als ein isolierender Film unter einer Feldplatte benutzt wird, ein anderes Element enthält. Es sei angemerkt, dass auch in diesem Fall der Oxidfilm 9 niedriger Dielektrizitätskonstante ein anorganischer isolierender Film sein muss, der einen Siliciumoxidfilm als eine Basis benutzt, so dass er einer Wärmebehandlung bei hoher Temperatur widersteht, die danach ausgeführt wird, und ein organischer isolierender Film, z. B. Polyimid, kann nicht benutzt werden.
  • (A-3. Effekte)
  • Gemäß der ersten Ausführungsform der vorliegenden Erfindung enthält die Halbleitervorrichtung: den Oxidfilm 9 niedriger Dielektrizitätskonstante als ein anorganischer Film, der selektiv auf dem n-Halbleitersubstrat als ein Halbleitersubstrat eines ersten Leitungstypes gebildet ist; und die Anodenelektrode 5 und die Anodenelektrode 6 als Elektrodenschichten, die auf dem n-Halbleitersubstrat 1 so gebildet sind, dass sie den Oxidfilm niedriger Dielektrizitätskonstante dazwischen einschließen. Der Oxidfilm 9 niedriger Dielektrizitätskonstante ist mit einem Element zum Verringern einer Dielektrizitätskonstante dotiert, wodurch es möglich ist, eine Vorrichtungsdurchbruchsspannung mit einem Oxidfilm 9 niedriger Dielektrizitätskonstante zum Verringern einer Lücke in einem Waferprozess zu behalten.
  • Weiter ist gemäß der ersten Ausführungsform der vorliegenden Erfindung bei der Halbleitervorrichtung der Oxidfilm 9 niedriger Dielektrizitätskonstante als ein anorganischer Oxidfilm ein Siliciumoxidfilm, und das Element ist Fluor. Folglich ist es möglich, einen isolierenden Film zu bilden, der ein Oxidfilm ist, der einer Wärmebehandlung bei hoher Temperatur widerstehen kann und der eine niedrigere Dielektrizitätskonstante aufweist.
  • Weiter ist es gemäß der ersten Ausführungsform der vorliegenden Erfindung bei der Halbleitervorrichtung möglich, eine höhere Durchbruchsspannung zu erzielen, wenn das n-Halbleitersubstrat 1 ein SiC-Substrat oder ein GaN-Substrat ist.
  • (B. Zweite Ausführungsform)
  • (B-1. Aufbau)
  • 8 ist eine Querschnittsansicht, die den Aufbau eines Übergangsabschlusses einer Halbleitervorrichtung hoher Durchbruchsspannung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. Es sei angemerkt, dass zum Zwecke der Vereinfachung ein Aktivierungsbereich einer Diode gezeigt ist.
  • Die Durchbruchsspannung der Halbleitervorrichtung hoher Durchbruchsspannung, die die Feldplattenstruktur benutzt, hängt von einem Betrag der Schnittstellenladung/Übergangsladung/Sperrschichtladung (Qss) eines Halbleitersubstrates ab. Hier bezieht sich die Schnittstelle auf eine Schnittstelle zwischen dem Halbleitersubstrat und einem Oxidfilm.
  • 9 zeigt Simulationsresultate der Abhängigkeit der Durchbruchsspannung der in 8 gezeigten Halbleitervorrichtung hoher Durchbruchsspannung von einem Betrag der Schnittstellenladung eines Halbleitersubstrates. Es sei angemerkt, die Konzentration des p-Anodenbereiches 2 beträgt 2,0 × 1017 Atome/cm2, die Tiefe des Bereiches, der eine Schnittstelle ist, beträgt 7 μm, und die Konzentration des n-Halbleitersubstrates 1 beträgt 2,0 × 1014 Atome/cm3.
  • 9 zeigt, dass die Durchbruchsspannung der Halbleitervorrichtung hoher Durchbruchsspannung niedriger wird, wenn der Betrag der Schnittstellenladung zunimmt. Das bedeutet, dass ein Betrag der Schnittstellenladung zum Verbessern der Durchbruchsspannung einer Halbleitervorrichtung unterdrückt werden muss.
  • Der Betrag der Schnittstellenladung hängt hochgradig von dem Verfahren des Bildens eines Oxidfilmes ab, der auf einem Halbleitersubstrat als ein isolierender Film gebildet wird. Zum Beispiel kann in einem Fall des Benutzens eines Siliciumhalbleitersubstrates der thermische Oxidfilm 10, der durch Unterwerfen von Silicium einer thermischen Oxidation gebildet wird, die Schnittstellenladung unterdrücken und stabilisieren. Daher ist es möglich, die Dielektrizitätskonstante eines Oxidfilmes zu verringern, während ein Betrag von Schnittstellenladung unterdrückt wird, indem eine Mehrschichtstruktur vorgesehen wird, bei der der thermische Oxidfilm 10 und der Oxidfilm 9 niedriger Dielektrizitätskonstante als der isolierende Film unter der Feldplatte in der Reihenfolge von dem n-Halbleitersubstrat 1 laminiert werden.
  • (B-2. Effekte)
  • Gemäß der zweiten Ausführungsform der vorliegenden Erfindung enthält die Halbleitervorrichtung weiter den thermischen Oxidfilm 10 zwischen dem n-Halbleitersubstrat 1 und dem Oxidfilm 9 niedriger Dielektrizitätskonstante als ein anorganischer Oxidationsfilm. Folglich ist es möglich, eine Dielektrizitätskonstante des Oxidfilmes auf dem n-Halbleitersubstrat 1 zu verringern, während ein Betrag von Schnittstellenladung unterdrückt wird, und somit kann eine Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einer hohen Zuverlässigkeit erzielt werden.
  • (C. Dritte Ausführungsform)
  • (C-1. Aufbau)
  • 10 ist eine Querschnittsansicht, die den Aufbau eines Übergangsabschlusses einer Halbleitervorrichtung hoher Durchbruchsspannung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. Es sei angemerkt, dass zum Vereinfachen ein Aktivierungsbereich einer Diode gezeigt ist.
  • Unterschiedlich zu der ersten Ausführungsform der vorliegenden Erfindung weist ein isolierender Film unter der Feldplatte die Mehrschichtstruktur auf, bei der der thermische Oxidfilm 10, der Oxidfilm 9 niedriger Dielektrizitätskonstante und ein CVD-Isolationsfilm 11, der ein Film ist, der durch Plasma-CVD abgeschieden ist, von der Halbleitersubstratseite laminiert sind. Der andere Aufbau ist ähnlich zu jenem der ersten Ausführungsform, und somit wird die Beschreibung davon nicht wiederholt.
  • Es sei angemerkt, dass wie bei der ersten Ausführungsform beschrieben wurde, ein Oxidfilm, der mit Dotierstoffen wie ein Siliciumoxidfilm, der mit Fluor dotiert ist, als der Oxidfilm 9 niedriger Dielektrizitätskonstante benutzt wird.
  • (C-2. Betrieb)
  • Beim Herstellen einer Leistungshalbleitervorrichtung wird typischerweise verlangt, eine thermische Behandlung bei einer hohen Temperatur von 1.000°C oder mehr auszuführen. Dieses bewirkt ein Problem, das Dotierstoffe (z. B. Fluor), die in dem Oxidfilm 9 niedriger Dielektrizitätskonstante dotiert sind, bei dieser Gelegenheit verschwinden, was zu einer Zunahme der Dielektrizitätskonstante des Oxidfilmes 9 niedriger Dielektrizitätskonstante führt.
  • Folglich werden Dotierstoffe, die in den Oxidfilm niedriger Dielektrizitätskonstante im Verlauf des Prozesses dotiert sind, daran gehindert, zu verschwinden durch Bedecken einer oberen Schicht des Oxidfilmes 9 niedriger Dielektrizitätskonstante mit dem CVD-Isolationsfilm 11, was eine Zunahme in der Dielektrizitätskonstante unterdrückt.
  • (C-3. Effekte)
  • Gemäß der dritten Ausführungsform der vorliegenden Erfindung enthält die Halbleitervorrichtung weiter den CVD-Isolationsfilm 11 auf dem Oxidfilm 9 niedriger Dielektrizitätskonstante als ein anorganischer Oxidfilm. Folglich ist es möglich zu verhindern, dass die in den Oxidfilm 9 niedriger Dielektrizitätskonstante dotierten Dotierstoffe in dem Verlauf des Prozesses (Hochtemperaturbehandlung wie Glühen) am Entweichen zu hindern, was eine Zunahme in der Dielektrizitätskonstante verhindert.
  • (D. Vierte Ausführungsform)
  • (D-1. Aufbau)
  • 11 ist eine Querschnittsansicht, die den Aufbau eines Übergangsabschlusses einer Halbleitervorrichtung hoher Durchbruchsspannung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Es sei angemerkt, dass zum Vereinfachen ein Aktivierungsbereich einer Diode gezeigt ist.
  • Die vierte Ausführungsform unterscheidet sich von der ersten Ausführungsform in der RESURF(verringertes Oberflächenfeld)-Struktur, bei der ein p-RESURF-Bereich 15 mit einer niedrigen Dotierungskonzentration von ungefähr 1,0 × 1016 Atome/cm3 vorgesehen ist, so dass er in Kontakt mit dem p-Anodenbereich 2 steht. Das heißt, anders als der p-Anodenbereich als ein erster Dotierungsbereich, der auf der Oberfläche des n-Halbleiterbereiches 1 so gebildet ist, dass er in Kontakt mit der Anodenelektrode 5 steht, ist weiter ein p-RESURF-Bereich 15 als ein zweiter Dotierungsbereich mit einer niedrigeren Konzentration im Vergleich mit dem p-Anodenbereich 2 auf der Oberfläche des n-Halbleitersubstrates 1 unter dem Oxidfilm 9 niedriger Dielektrizitätskonstante gebildet.
  • Effekte ähnlich zu jenen der ersten Ausführungsform werden mit der RESURF-Struktur ohne die Feldplattenstruktur erzielt.
  • (D-2. Effekte)
  • Gemäß der vierten Ausführungsform der vorliegenden Erfindung enthält die Halbleitervorrichtung weiter: den p-Anodenbereich 2 als einen ersten Dotierungsbereich eines zweiten Leitungstypes, der so gebildet ist, dass er in Kontakt mit der Anodenelektrode 5 als die Elektrodenschicht auf der Oberfläche des n-Halbleitersubstrates 1 steht; und den p-RESURF-Bereich 15 als ein zweiter Dotierungsbereich eines zweiten Leitungstypes mit einer niedrigeren Konzentration als die des p-Anodenbereiches 2, der so gebildet ist, dass er benachbart zu dem p-Anodenbereich 2 auf der Oberfläche des n-Halbleitersubstrates 1 unter dem Oxidfilm niedriger Dielektrizitätskonstante als ein anorganischer Oxidfilm gebildet ist. Selbst wenn folglich die Feldplattenstruktur nicht vorgesehen wird, ist es möglich, eine Lücke in einem Waferprozess zu verringern, während eine Durchbruchsspannung beibehalten wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 10-335631 A [0005]
    • JP 08-306937 A [0005, 0021]
  • Zitierte Nicht-Patentliteratur
    • B. J. Baliga, ”Power Semiconductor Devices”, 1996, S. 100–102 [0004]

Claims (6)

  1. Halbleitervorrichtung mit: einem anorganischen Oxidfilm (9), der selektiv auf einem Halbleitersubstrat (1) eines ersten Leitungstypes gebildet ist; und Elektrodenschichten (5, 6), die auf dem Halbleitersubstrat (1) so gebildet sind, dass sie den anorganischen Oxidfilm (9) zwischen sich einschließen, wobei der anorganische Oxidfilm (9) mit einem Element zum Verringern der Dielektrizitätskonstante dotiert ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der anorganische Oxidfilm (9) ein Siliciumoxidfilm ist, und das Element Fluor ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, weiter mit einem thermischen Oxidfilm (10) zwischen dem Halbleitersubstrat (1) und dem anorganischen Oxidfilm (9).
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, weiter mit einem CVD-Isolationsfilm (11) auf dem anorganischen Oxidfilm (9).
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, weiter mit: einem ersten Dotierungsbereich (2) eines zweiten Leitungstypes, der auf einer Oberfläche des Halbleitersubstrates (1) so gebildet ist, dass er in Kontakt mit der Elektrodenschicht (5) steht; und einem zweiten Dotierungsbereich (15) eines zweiten Leitungstypes, der auf der Oberfläche des Halbleitersubstrates (1) unter dem anorganischen Film (9) so gebildet ist, dass er benachbart zu dem ersten Dotierungsbereich (2) ist und eine Konzentration niedriger als die des ersten Dotierungsbereiches (2) aufweist.
  6. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das Halbleitersubstrat (1) ein SiC-Substrat oder ein GaN-Substrat ist.
DE102010064409.9A 2010-02-10 2010-12-31 Halbleitervorrichtung Expired - Fee Related DE102010064409B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010027456A JP2011165924A (ja) 2010-02-10 2010-02-10 半導体装置
JP2010-027456 2010-02-10

Publications (2)

Publication Number Publication Date
DE102010064409A1 true DE102010064409A1 (de) 2011-08-11
DE102010064409B4 DE102010064409B4 (de) 2014-10-23

Family

ID=44316786

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010064409.9A Expired - Fee Related DE102010064409B4 (de) 2010-02-10 2010-12-31 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20110193099A1 (de)
JP (1) JP2011165924A (de)
KR (1) KR101216561B1 (de)
CN (1) CN102148235A (de)
DE (1) DE102010064409B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP6887541B1 (ja) * 2020-02-21 2021-06-16 三菱電機株式会社 半導体装置
CN112201685B (zh) * 2020-09-08 2022-02-11 浙江大学 一种超级结器件及电介质组合终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
JPH10335631A (ja) 1997-05-20 1998-12-18 Samsung Electron Co Ltd フィールドプレートを採用した電力用半導体素子及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
JPH04125969A (ja) * 1990-09-17 1992-04-27 Fuji Electric Co Ltd Mos型パワー半導体素子およびその製造方法
KR0131439B1 (ko) * 1992-11-24 1998-04-14 나카무라 타메아키 반도체장치 및 그 제조방법
JPH1167906A (ja) * 1997-08-21 1999-03-09 Sony Corp 層間絶縁膜の形成方法およびこれを用いた半導体装置
US6271146B1 (en) * 1999-09-30 2001-08-07 Electron Vision Corporation Electron beam treatment of fluorinated silicate glass
JP4858895B2 (ja) * 2000-07-21 2012-01-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2002190613A (ja) 2000-12-22 2002-07-05 Sharp Corp 高耐圧プレーナ型受光素子および双方向フォトサイリスタ素子
JP4684505B2 (ja) * 2001-11-26 2011-05-18 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
JP4618629B2 (ja) * 2004-04-21 2011-01-26 三菱電機株式会社 誘電体分離型半導体装置
EP1722423B1 (de) * 2005-05-12 2016-07-06 Ixys Corporation Stabile Dioden für Niedrig- und Hochfrequenzanwendungen
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP4338748B2 (ja) * 2007-06-12 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2009164288A (ja) * 2007-12-28 2009-07-23 Sanken Electric Co Ltd 半導体素子及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306937A (ja) 1995-04-28 1996-11-22 Fuji Electric Co Ltd 高耐圧半導体装置
JPH10335631A (ja) 1997-05-20 1998-12-18 Samsung Electron Co Ltd フィールドプレートを採用した電力用半導体素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. J. Baliga, "Power Semiconductor Devices", 1996, S. 100-102

Also Published As

Publication number Publication date
CN102148235A (zh) 2011-08-10
KR101216561B1 (ko) 2012-12-31
JP2011165924A (ja) 2011-08-25
US20110193099A1 (en) 2011-08-11
DE102010064409B4 (de) 2014-10-23
KR20110093624A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
DE112012004043B4 (de) Halbleitereinrichtung
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE112014006762B4 (de) Siliciumcarbid-Halbleiteranordnung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004093T5 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102009056453A1 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE102009051745A1 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102011006220B4 (de) Leistungshalbleitervorrichtung
DE112015000352T5 (de) Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112010005980T5 (de) Halbleiterelement
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
DE112018005908T5 (de) Halbleiterbauteil
DE102012219510A1 (de) Halbleiterbauelement
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102013114431A1 (de) Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode
DE102016209024A1 (de) Halbleiterbauelemente, einschließlich Halbleiterstrukturen und Verfahren zur Herstellung derselben
DE112015005901B4 (de) Siliciumcarbid-Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102020123254A1 (de) Halbleitervorrichtung
DE112017007491B4 (de) Halbleitervorrichtung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE60030059T2 (de) Durchbruchsdiode und verfahren zur herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029120000

Ipc: H01L0029410000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029120000

Ipc: H01L0029410000

Effective date: 20140702

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee