JPWO2016046872A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2016046872A1 JPWO2016046872A1 JP2016549669A JP2016549669A JPWO2016046872A1 JP WO2016046872 A1 JPWO2016046872 A1 JP WO2016046872A1 JP 2016549669 A JP2016549669 A JP 2016549669A JP 2016549669 A JP2016549669 A JP 2016549669A JP WO2016046872 A1 JPWO2016046872 A1 JP WO2016046872A1
- Authority
- JP
- Japan
- Prior art keywords
- sub
- main
- semiconductor device
- corners
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 76
- 239000012535 impurity Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 238000005259 measurement Methods 0.000 description 12
- 238000012935 Averaging Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図1〜図3を参照して、本実施の形態のダイオード101(半導体装置)は、n型(第1の導電型)の半導体基板7と、主アノード領域2(主不純物領域)と、副アノード領域1(副不純物領域)と、主アノード電極6(主電極)と、層間絶縁膜21と、周辺電極41と、カソード領域8(裏面不純物領域)と、カソード電極9(裏面電極)とを有する。
図6〜図8を参照して、本実施の形態のダイオード102(半導体装置)は、主アノード電極6上に設けられた主フロントメタル層11(主金属層)を有する。
図9および図10を参照して、本実施の形態のダイオード103(半導体装置)は、層間絶縁膜22(図7および図8)の代わりに層間絶縁膜23を有する。層間絶縁膜23は、窒化膜12(図7および図8)の代わりにポリイミド膜13を含む。なお、上記以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、その説明を繰り返さない。
図11および図12を参照して、本実施の形態のダイオード104(半導体装置)は、層間絶縁膜22(図7および図8)の代わりに層間絶縁膜24を有する。層間絶縁膜24は、窒化膜12と、その上に設けられたポリイミド膜13とを含む。なお、上記以外の構成については、上述した実施の形態2の構成とほぼ同じであるため、その説明を繰り返さない。
図13〜図15を参照して、本実施の形態のダイオード105(半導体装置)においては、副アノード領域1のそれぞれは、4つの角部PC(図4)のうち3つに設けられている。他の1つの角部PCには副アノード領域1が設けられていない。なお、上記以外の構成については、ダイオード101(実施の形態1)の構成とほぼ同じであるため、その説明を繰り返さない。
図18を参照して、本実施の形態のダイオード106(半導体装置)においては、2つの副アノード領域1のそれぞれが、表面SF(図4)上において、4つの角部PCのうち、一の対角線上に対向する2つの角部PCのみに設けられている。なお、上記以外の構成については、ダイオード101(実施の形態1)の構成とほぼ同じであるため、その説明を繰り返さない。
図20を参照して、本実施の形態のダイオード107(半導体装置)においては、2つの副アノード領域1のそれぞれが、表面SF(図4)上において、4つの角部PCのうち、長方形の一の辺に沿って対向する2つの角部PCのみに設けられている。なお、上記以外の構成については、ダイオード101(実施の形態1)の構成とほぼ同じであるため、その説明を繰り返さない。
図22を参照して、本実施の形態の半導体装置としてのダイオードの製造方法においては、まずステップS10(図16)にて、ウエハ304が形成される。ウエハ304には、チップ領域201、205および207を含む複数のチップ領域200が設けられている。チップ領域201、205および207のそれぞれが有する副アノード領域1の個数は、4個、3個および2個である。よって本実施の形態においては、チップ領域200の各々が有する副アノード領域1の個数が複数種類存在する。
Claims (12)
- 半導体装置(101〜107)であって、
4つの角(CN)を有する表面(SF)が設けられた第1の導電型の半導体基板(7)を備え、前記表面は主部(PM)と前記主部を囲む周辺部(PP)とを有し、前記周辺部は外周部(PPo)と前記外周部を囲む終端部(PPt)とを有し、前記終端部は前記角のそれぞれに位置する4つの角部(PC)を有し、前記半導体装置はさらに
前記主部に設けられ、前記第1の導電型と異なる第2の導電型を有し、前記表面上において一の面積を有する主不純物領域(2)と、
前記角部の少なくとも2つのそれぞれに前記主不純物領域から離れて設けられ、前記第2の導電型を有し、前記表面上において前記一の面積よりも小さい総面積を有する、互いに離れた複数の副不純物領域(1)と、
前記表面上において前記主不純物領域に接し前記副不純物領域から離れた主電極(6)と、
前記周辺部上において前記副不純物領域の間の部分を覆う層間絶縁膜(21〜24)と、
前記層間絶縁膜が設けられた前記周辺部上に前記主電極から離れて設けられ、前記副不純物領域の各々に接する周辺電極(41、42)とを備える、半導体装置。 - 前記表面は長方形の形状を有し、前記副不純物領域は前記4つの角部のそれぞれに設けられている、請求項1に記載の半導体装置(101〜104)。
- 前記外周部に設けられた前記第2の導電型のフィールドリミッティングリング(30)と、前記主電極上に設けられた主金属層(11)とをさらに備え、
前記周辺電極(42)は、前記表面の前記角部のそれぞれに設けられた複数の副電極(5)と、前記副電極を互いに電気的に接続する副金属層(10)とを有し、
前記主金属層および前記副金属層は、前記主電極の材料に比してより高いはんだ濡れ性を有する共通の材料によって作られており、
前記層間絶縁膜(22〜24)は、前記外周部と前記副金属層とを互いに絶縁している、請求項1または2に記載の半導体装置(102〜104)。 - 前記層間絶縁膜(22、24)は窒化膜(12)を含む、請求項3に記載の半導体装置(102、104)。
- 前記層間絶縁膜(23、24)はポリイミド膜(13)を含む、請求項3または4に記載の半導体装置(103、104)。
- 外縁(EG)を有し、第1のチップ領域(205〜207)を含む複数のチップ領域(200)が設けられたウエハ(301〜304)を形成する工程と、
前記ウエハから前記複数のチップ領域の各々を切り出す工程とを備え、
前記複数のチップ領域の各々は、
4つの角を有する表面(SF)が設けられた第1の導電型の半導体基板(7)を含み、前記表面は主部(PM)と前記主部を囲む周辺部(PP)とを有し、前記周辺部は外周部(PPo)と前記外周部を囲む終端部(PPt)とを有し、前記終端部は前記角のそれぞれに位置する4つの角部(PC)を有し、前記複数のチップ領域の各々はさらに
前記主部に設けられ、前記第1の導電型と異なる第2の導電型を有し、前記表面上において一の面積を有する主不純物領域(2)と、
前記4つの角部の少なくとも2つのそれぞれに前記主不純物領域から離れて設けられ、前記第2の導電型を有し、前記表面上において前記一の面積よりも小さい総面積を有する、互いに離れた複数の副不純物領域(1)と、
前記表面上において前記主不純物領域に接し前記副不純物領域から離れた主電極(6)と、
前記周辺部上において前記副不純物領域の間の部分を覆う層間絶縁膜(21)と、
前記層間絶縁膜が設けられた前記周辺部上に前記主電極から離れて設けられ、前記副不純物領域の各々に接する周辺電極(41、42)とを含み、
前記第1のチップ領域の前記副不純物領域のそれぞれは、前記第1のチップ領域の前記4つの角部のうち前記ウエハの前記外縁に最も近いもの以外の少なくとも2つに設けられている、
半導体装置(105〜107)の製造方法。 - 前記第1のチップ領域(206)の前記副不純物領域は、前記4つの角部のうち、前記表面上において一の対角線上に対向する2つの角部にのみ設けられている、請求項6に記載の半導体装置の製造方法。
- 前記複数のチップ領域は第2のチップ領域(207)を含み、前記第2のチップ領域の前記副不純物領域は、前記4つの角部のうち、前記ウエハの前記外縁に最も近い2つの角部以外の2つの角部に設けられている、請求項6または7に記載の半導体装置の製造方法。
- 前記複数のチップ領域の各々が有する前記副不純物領域の個数は複数種類存在し、前記複数のチップ領域の各々の前記副不純物領域の前記総面積は互いに等しい、請求項6から8のいずれか1項に記載の半導体装置の製造方法。
- 前記複数のチップ領域の各々は、前記外周部に設けられた前記第2の導電型のフィールドリミッティングリング(30)と、前記主電極上に設けられた主金属層(11)とを有し、
前記周辺電極(42)は、前記表面の前記角部のそれぞれに設けられた複数の副電極(5)と、前記副電極を互いに電気的に接続する副金属層(10)とを有し、
前記主金属層および前記副金属層は、前記主電極の材料に比してより高いはんだ濡れ性を有する共通の材料によって作られており、
前記層間絶縁膜は、前記外周部と前記副金属層とを互いに絶縁している、請求項6から9のいずれか1項に記載の半導体装置の製造方法。 - 前記層間絶縁膜は窒化膜(12)を含む、請求項10に記載の半導体装置の製造方法。
- 前記層間絶縁膜はポリイミド膜(13)を含む、請求項10または11に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/075023 WO2016046872A1 (ja) | 2014-09-22 | 2014-09-22 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016046872A1 true JPWO2016046872A1 (ja) | 2017-04-27 |
JP6239137B2 JP6239137B2 (ja) | 2017-11-29 |
Family
ID=55580438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016549669A Active JP6239137B2 (ja) | 2014-09-22 | 2014-09-22 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6239137B2 (ja) |
CN (1) | CN206353537U (ja) |
WO (1) | WO2016046872A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7180055B2 (ja) | 2019-08-22 | 2022-11-30 | 三井金属アクト株式会社 | 後側ドア用車両ラッチ装置 |
JP7378308B2 (ja) * | 2020-02-06 | 2023-11-13 | 三菱電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547892A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 半導体装置 |
JPH08306937A (ja) * | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
JP2002141474A (ja) * | 2000-11-06 | 2002-05-17 | Sharp Corp | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ |
JP2002359377A (ja) * | 2001-03-30 | 2002-12-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2005203435A (ja) * | 2004-01-13 | 2005-07-28 | Kawasaki Microelectronics Kk | 半導体装置およびそのスクリーニング方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335680A (ja) * | 1997-05-30 | 1998-12-18 | Origin Electric Co Ltd | 半導体装置 |
JP5631038B2 (ja) * | 2010-04-01 | 2014-11-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
-
2014
- 2014-09-22 CN CN201490001492.XU patent/CN206353537U/zh active Active
- 2014-09-22 JP JP2016549669A patent/JP6239137B2/ja active Active
- 2014-09-22 WO PCT/JP2014/075023 patent/WO2016046872A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547892A (ja) * | 1991-08-08 | 1993-02-26 | Fujitsu Ltd | 半導体装置 |
JPH08306937A (ja) * | 1995-04-28 | 1996-11-22 | Fuji Electric Co Ltd | 高耐圧半導体装置 |
JP2002141474A (ja) * | 2000-11-06 | 2002-05-17 | Sharp Corp | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ |
JP2002359377A (ja) * | 2001-03-30 | 2002-12-13 | Mitsubishi Electric Corp | 半導体装置 |
JP2005203435A (ja) * | 2004-01-13 | 2005-07-28 | Kawasaki Microelectronics Kk | 半導体装置およびそのスクリーニング方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2016046872A1 (ja) | 2016-03-31 |
CN206353537U (zh) | 2017-07-25 |
JP6239137B2 (ja) | 2017-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6729003B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN106601710B (zh) | 半导体装置以及半导体装置的制造方法 | |
US11121248B2 (en) | Semiconductor device | |
US20190371932A1 (en) | Semiconductor device | |
JP2018182242A (ja) | 半導体装置およびその製造方法 | |
WO2017208735A1 (ja) | 半導体装置 | |
US12021120B2 (en) | SiC semiconductor device | |
JP2012069567A (ja) | 半導体装置およびその製造方法 | |
JP2019102724A (ja) | 半導体素子 | |
WO2015049852A1 (ja) | 半導体装置 | |
JP6239137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US12009273B2 (en) | Semiconductor apparatus including different thermal resistance values for different heat transfer paths | |
US20200258991A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2012074730A (ja) | 電力用半導体モジュール | |
JP6654386B2 (ja) | ホールセンサ | |
JP2023112212A (ja) | 半導体装置 | |
JP5777319B2 (ja) | 半導体装置 | |
JP7310356B2 (ja) | 半導体装置 | |
JP2013211475A (ja) | 基板および半導体装置 | |
JP6734736B2 (ja) | チップダイオードおよび回路モジュール | |
JP5401409B2 (ja) | 半導体装置 | |
JP2020027878A (ja) | 半導体装置 | |
JP2014123633A (ja) | 半導体装置 | |
TWI662683B (zh) | 電晶體之串聯裝置 | |
JP6605991B2 (ja) | 電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6239137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |