JPH08249237A - データの誤書き込み防止システム - Google Patents

データの誤書き込み防止システム

Info

Publication number
JPH08249237A
JPH08249237A JP5469195A JP5469195A JPH08249237A JP H08249237 A JPH08249237 A JP H08249237A JP 5469195 A JP5469195 A JP 5469195A JP 5469195 A JP5469195 A JP 5469195A JP H08249237 A JPH08249237 A JP H08249237A
Authority
JP
Japan
Prior art keywords
write
page
data
storage medium
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5469195A
Other languages
English (en)
Inventor
Hiroyuki Niwano
浩之 庭野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Fujifilm Microdevices Co Ltd
Original Assignee
Fujifilm Microdevices Co Ltd
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Microdevices Co Ltd, Fuji Photo Film Co Ltd filed Critical Fujifilm Microdevices Co Ltd
Priority to JP5469195A priority Critical patent/JPH08249237A/ja
Publication of JPH08249237A publication Critical patent/JPH08249237A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【目的】 メモリ内の誤った領域にデータを書き込まれ
るのを防止するための誤書き込み防止システムを提供す
ることを目的とする。 【構成】 データの最小書き込み単位であるページのデ
ータを複数記憶することができる主記憶媒体(2)と、
主記憶媒体の各ページに対応して設けられ、セット/リ
セット状態を有し、セット状態が各ページへの書き込み
禁止を示す書き込み禁止フラグ(22)と、外部から主
記憶媒体の所定のページへの書き込みが指示されると、
該ページに対応する書き込み禁止フラグがリセット状態
であるときには、主記憶媒体の対応するページに書き込
みを行って該書き込み禁止フラグをセット状態にし、書
き込み禁止フラグがセット状態であるときには、主記憶
媒体の対応するページに書き込みを行わない書き込み手
段(1)とを有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メモリへのデータ書き
込みに関し、特にメモリ内の誤った領域にデータが書き
込まれるのを防止するための誤書き込み防止システムに
関する。
【0002】
【従来の技術】フラッシュメモリは、ページ単位でデー
タが書き込まれる。ページの大きさは、例えば256バ
イトである。その場合は、256バイトを最小単位とし
て、データの書き込みが行われる。
【0003】1度書き込んだデータは、書き換えたくな
い場合がある。例えば、重要なデータは、消去しない
で、永久的に残しておきたい。そのようなデータを保護
するために、以後その領域への書き込みを禁止する手段
が必要になる。
【0004】メモリ用ICにおいては、その配線用ピン
の中にライトプロテクト用のピンを設けているものがあ
る。そのピンを通じて、ICに書き込み禁止制御信号を
送れば、ICへの書き込みを禁止することができる。
【0005】しかし、ICにおいて、不必要にピン数を
増やすと、多数のピンをICパッケージに設けることに
なるので、IC自体が大きくなり、ピンを外部と接続す
るための配線も複雑になる。また、そのようなピンを設
けると、ICのメモリ内に空きページが存在しても、全
てのページにデータ書き込みができなくなってしまう。
したがって、データ記憶中のページのみ書き込み禁止と
し、未記憶のページは書き込み可能とすることができな
い。
【0006】
【発明が解決しようとする課題】メモリに記録されてい
るデータを保護するため、ICにライトプロテクト用の
ピンを設けると、ピン数が増えてしまう。また、メモリ
内に空きページが存在しても全てのページが書き込み禁
止になってしまい、保護する必要がない未書き込みのペ
ージについても書き込み禁止になってしまう。
【0007】本発明は、簡便にページ単位の書き込み禁
止を行うことができる誤書き込み防止システムを提供す
ることである。
【0008】
【課題を解決するための手段】本発明のデータの誤書き
込み防止システムは、データの最小書き込み単位である
ページのデータを複数記憶することができる主記憶媒体
と、主記憶媒体の各ページに対応して設けられ、セット
/リセット状態を有し、セット状態が各ページへの書き
込み禁止を示す書き込み禁止フラグと、外部から主記憶
媒体の所定のページへの書き込みが指示されると、該ペ
ージに対応する書き込み禁止フラグがリセット状態であ
るときには、主記憶媒体の対応するページに書き込みを
行って該書き込み禁止フラグをセット状態にし、書き込
み禁止フラグがセット状態であるときには、主記憶媒体
の対応するページに書き込みを行わない書き込み手段と
を有する。
【0009】また、本発明のデータの誤書き込み防止シ
ステムは、データの最小書き込み単位であるページのデ
ータを複数記憶することができる記憶媒体と、主記憶媒
体の各ページに対応して設けられ、各ページの一部のデ
ータを記憶するための判定用記憶媒体と、主記憶媒体の
各ページに対応して設けられ、セット/リセット状態を
有し、セット状態が各ページへの書き込み禁止を示す書
き込み禁止フラグと、書き込み禁止フラグをセット状態
にするための書き込み禁止手段と、外部から主記憶媒体
の所定のページへの書き込みが指示されると、書き込み
禁止フラグがリセット状態であるときには、主記憶媒体
の対応するページに書き込みを行い該書き込みを行った
データの一部を該ページに対応する判定用記憶媒体に書
き込み、書き込み禁止フラグがセット状態であるときに
は、主記憶媒体の対応するページに書き込みを行わない
書き込み手段と、外部からページの一部書き込みが指示
されると、該一部書き込みデータと判定用記憶媒体に記
憶されているデータが同じか否かを判断し、同じである
ときには対応するページの書き込み禁止フラグをリセッ
ト状態にする書き込み禁止解除手段とを有する。
【0010】
【作用】主記憶媒体の所定のページにデータを書き込む
と、自動的に対応するページの書き込み禁止フラグがセ
ット状態になり、以後、主記憶媒体の該ページへの書き
込みが禁止される。
【0011】また、主記憶媒体の所定のページへの書き
込みが禁止されている場合には、該ページに記憶されて
いるデータの所定の一部を外部から同じページに書き込
み指示することにより該ページへの書き込み禁止を解除
することができる。
【0012】
【実施例】図1は、本発明の実施例による誤書き込み防
止システムの構成を示すブロック図である。
【0013】ホスト6は、メモリIC5に対して、IC
ピンを通じてデータの書き込みまたは読み出しを指示す
ることができる。ホスト6は、例えばパソコン、ワープ
ロ、ゲーム機、POS等である。メモリIC5は、デー
タを記憶することができるメモリ素子を含むICチップ
である。ただし、メモリIC5は、ICチップに限ら
ず、メモリカードとして構成することもできる。
【0014】メモリIC5は、制御部1、メインメモリ
2、判定用メモリ3およびレジスタ4を有する。制御部
1は、ホスト6から送られてくるコマンドに応じて、メ
インメモリ2、判定用メモリ3およびレジスタ4を制御
する。
【0015】メインメモリ2は、フラッシュメモリ、E
EPROM等の不揮発性メモリであり、ページ単位で書
き込みを行うことができる。ページの大きさは、例えば
256バイトや512バイトである。ページは、通常、
ブロックやセクタ等とも呼ばれる。ホスト6は、メイン
メモリ2にデータを書き込んだり、データを読み出した
りすることができる。メインメモリ2は、ページ単位で
書き込みが行われる。また、ページ単位でデータの書き
込み禁止または書き込み可能が設定される。
【0016】判定用メモリ3は、メインメモリ2と同様
な不揮発性メモリである。それに対し、レジスタ4は、
不揮発性でも揮発性でもよい。好ましくは、アクセス速
度が早い揮発性のSRAMやDRAMがよい。判定用メ
モリ3は、メインメモリ2の各ページが書き込み禁止か
否かを判断するためのデータ等を記憶するためのメモリ
である。
【0017】図2は、メインメモリ2のメモリマップを
示す図である。メインメモリ2は、複数のページP0,
P1,P2,・・・に領域分割されている。各ページ
は、例えば256バイトのページデータ10を記憶す
る。先頭バイト11は、ページデータ10中における先
頭の1バイトのデータであり、ページ書き込み禁止を解
除する際に使われる鍵となるデータである。詳細は、後
に説明する。
【0018】図3は、判定用メモリ3のメモリマップを
示す図である。判定用メモリ3は、メインメモリ2の各
ページP0,P1,P2,・・・に対応して、先頭バイ
ト21と禁止フラグ22を記憶する。先頭バイト21
は、1バイト(8ビット)であり、禁止フラグ22は、
1ビットである。先頭バイト21は、図2のメインメモ
リ2の先頭バイト11と同じデータである。ホスト6が
ページデータの書き込みを指示すると、メインメモリ2
にページデータが書き込まれ、それと同時にそのページ
データの先頭データが判定用メモリ3に書き込まれる。
【0019】禁止フラグは、各ページP0,P1,P
2,・・・が書き込み禁止であるか否かの設定を示すフ
ラグであり、最低1ビットあれば足りる。禁止フラグが
セット=“1”)されていれば、メインメモリ2の対応
するページに書き込みを行うことができない。それに対
し、禁止フラグがリセット(=“0”)されていれば、
メインメモリ2の対応するページに書き込みを行うこと
ができる。初期時においては、メインメモリ2の全ての
ページが未書き込みの状態であり、全てのページの禁止
フラグ22がリセットされている。
【0020】図1を参照して、ホスト6によるデータ書
き込み方法を説明する。ホスト6は、ページアドレスと
ページデータをページ書き込みのコマンドと共にメモリ
IC5に送出する。メモリIC5の制御部1は、ページ
アドレスにより特定されるページの禁止フラグ22(図
3)がセット状態かリセット状態かによって異なる処理
を行う。禁止フラグ22がリセット状態であるときに
は、メインメモリ2の対応するページが未書き込みの状
態であることを示し、禁止フラグ22がセット状態であ
るときには、メインメモリ2の対応するページが既に書
き込まれている状態であることを示す。
【0021】初期時は、禁止フラグ22がリセット状態
である。ホスト6からメインメモリ2にページ書き込み
が指示されると、指定されたページアドレスにページ書
き込みを行う。それと同時に、そのページデータの先頭
データを判定用メモリ3に書き込み、禁止フラグ22
(図3)をセットする。禁止フラグがセットされると、
以後はそのページに書き込みを行うことはできない。
【0022】以上のように、メインメモリ2にページ書
き込みを行うと、以後そのページに書き込みを行うこと
はできず、書き込まれたページデータを保護することが
できる。ホスト6は、ページ書き込みのコマンドをメモ
リIC5に送出するだけで、ページ書き込みと同時に、
自動的に書き込み禁止を設定することができるので、ホ
スト6は、別に書き込みを禁止するための、特別の操作
を必要としない。
【0023】ページ書き込みが禁止されているページに
再書き込みを行いたい場合には、ホスト6は、一旦、書
き込み禁止の解除操作を行う必要がある。禁止フラグ2
2は、書き込み禁止の解除操作を行うことによりリセッ
トされる。禁止フラグ22がリセットされた後は、上記
の書き込み操作を行うことにより、そのページにデータ
書き込みを行うことができる。
【0024】次に、上記のページ書き込みの禁止を解除
する方法を説明する。解除は、ホスト6の誤制御やユー
ザの誤操作により、容易に行われては困る。明らかな解
除意思を持った上での解除操作を行ったときのみ、解除
されることが望ましい。したがって、操作がやや複雑で
あっても、明確な解除意思を持ってのみ行われる操作が
必要である。
【0025】ホスト6は、以下の操作を行うことによ
り、書き込み禁止を解除することができる。
【0026】(1)解除したいページの先頭バイトの読
み出しコマンドをメモリIC5に送出する。読み出しコ
マンドを送出することにより、ホスト6は、禁止フラグ
22の状態にかかわらず、指定したページの先頭バイト
11をメモリIC5から受け取ることができる。この先
頭バイト11は、メインメモリ2から読み出されるデー
タである。
【0027】(2)読み出した先頭バイトそのものを再
び書き込むため、バイト書き込みコマンドをメモリIC
5に送出する。制御部1は、コマンドを受け取り、受け
取ったコマンドがページ書き込みかバイト書き込みかを
判断する。ページ書き込みであれば、前述の通り、禁止
フラグ22に応じてメインメモリ2にページ書き込みを
行う。バイト書き込みのときは、メインメモリ2には書
き込まず、判定用メモリ3に記憶されている先頭バイト
21との比較を行う。先頭バイト21は、判定用メモリ
3からレジスタ4に複写され、レジスタ4において比較
される。先頭レジスタ21は、メインメモリ2の対応す
るページの先頭バイト11と同じデータである。したが
って、上記の操作によりメインメモリ2から読み出した
先頭バイト11は、レジスタ4の先頭バイト21と一致
する。一致したときには、制御部1が禁止フラグ22を
リセットし、書き込み禁止を解除する。以後は、そのペ
ージへの書き込みは可能になる。一致しないときには、
上記の操作を行わなかったときか、または誤操作のとき
であるので、禁止フラグ22のリセットを行わずに、禁
止フラグ22の状態を維持する。
【0028】次に、以上の動作を行うための制御部1の
処理手順を示す。図4は、制御部1が行うメインルーチ
ンの処理を示すフローチャートである。ステップSA1
では、ホスト6から供給されるコマンドを受け付ける。
ステップSA2では、受け付けたコマンドの種類の判別
する。読み出しコマンドであれば、ステップSA3に進
み、読み出し処理を行う。書き込みコマンドであれば、
ステップSA4に進み、書き込み処理を行う。読み出し
処理と書き込み処理の詳細は、後に説明する。コマンド
がその他のコマンドであれば、ステップSA5へ進み、
データ消去等のその他の処理を行う。以上のコマンドに
応じた処理が終了すると、ステップSA1に戻り、コマ
ンドに応じた処理を繰り返す。
【0029】図5は、図4のステップSA3の読み出し
処理の詳細を示すフローチャートである。ステップSB
1では、ホスト6から供給されたコマンドがバイト読み
出しのコマンドかまたはページ読み出しのコマンドかを
チェックする。バイト読み出しのコマンドであれば、ス
テップSB2へ進み、ページ読み出しのコマンドであれ
ば、ステップSB4へ進む。
【0030】ステップSB2では、バイト読み出しのコ
マンドに従い、コマンドと共にホスト6から供給される
ページアドレスが示すページの先頭バイト11をメイン
メモリ2から読み出す。
【0031】ステップSB3では、読み出した先頭バイ
ト11をホスト6に送出し、処理を終了する。ホスト6
は、この後、受け取った先頭バイト11をバイト書き込
みすることにより、そのページの書き込み禁止を解除す
ることができる。
【0032】ステップSB4では、ページ読み出しのコ
マンドに従い、コマンドと共にホスト6から供給される
ページアドレスが示すページのページデータをメインメ
モリ2から読み出す。
【0033】ステップSB5では、読み出したページデ
ータをホスト6に送出し、処理を終了する。なお、以上
の読み出し処理は、メインメモリ2がページ読み出しと
バイト読み出しの両方を行うことができる場合である。
メインメモリ2がページ読み出ししかできない場合に
は、ページ読み出しを行い、ページデータの先頭の1バ
イトのみを取り出して、バイト読み出しに代えることが
できる。
【0034】図6は、図4のステップSA4の書き込み
処理の詳細を示すフローチャートである。ステップSC
1では、ホスト6から供給されたコマンドがバイト書き
込みのコマンドかページ書き込みのコマンドかをチェッ
クする。バイト書き込みのコマンドであれば、ステップ
SC3へ進み、ページ書き込みのコマンドであれば、ス
テップSC2へ進む。コマンドを判断する場合、コマン
ド自体がバイト書き込み用とページ書き込み用に分かれ
ている場合には、コマンドにより判断することができ
る。コマンド自体が同じ場合には、コマンドに続くデー
タが1ページ(例えば256バイト)分あればページ書
き込みコマンドであり、データが1バイト分しかなけれ
ばバイト書き込みコマンドである。データの終わりに
は、データの終了を示すコマンドが付与される。
【0035】ステップSC2では、ページ書き込みのコ
マンドに従い、コマンドと共にホスト6から供給される
ページアドレスが示すメインメモリ2のページにページ
データを書き込むための処理を行い、処理を終了する。
ページ書き込み処理の詳細は、後に説明する。
【0036】ステップSC3では、バイト書き込みのコ
マンドに従い、バイト書き込みの処理を行い、処理を終
了する。バイト書き込みの処理は、実際にメインメモリ
2への書き込みは行わず、書き込み禁止を解除するため
の処理である。詳細は、後に説明する。
【0037】図7は、図6のステップSC2のページ書
き込み処理の詳細を示すフローチャートである。ステッ
プSD1では、ページアドレスが示すページの禁止フラ
グ22を判定用メモリ3から読み出す。
【0038】ステップSD2では、読み出した禁止フラ
グ22がセット状態かリセット状態かをチェックする。
禁止フラグ22がリセット状態であれば、書き込み禁止
が解除されているので、ステップSD3へ進み、書き込
みの処理を開始する。
【0039】ステップSD3では、ホスト6からコマン
ドと共に供給されるページデータをメインメモリ2の対
応するページに書き込む。ステップSD4では、メイン
メモリ2に書き込んだページデータの先頭の1バイトと
同じ1バイトデータを対応するページの判定用メモリ3
に先頭バイト21として書き込む。
【0040】ステップSD5では、判定用メモリ3内の
対応するページの禁止フラグ22をセットし、処理を終
了する。禁止フラグ22をセットすることにより、以後
そのページへの書き込みは禁止される。以上のように、
禁止フラグ22は、メインメモリ2にページ書き込みを
行うことにより自動的にセットされる。
【0041】ステップSD2において、禁止フラグ22
がセット状態であるときには、そのページへの書き込み
が禁止されていることを示すので、ステップSD6へ進
む。ステップSD6では、そのページへの書き込みが禁
止されているためにページ書き込みが行えなかったこと
を示すエラーコマンドをホスト6に送出し、処理を終了
する。ホスト6は、ページ書き込みコマンドを制御部1
に送出した後、エラーコマンドが返ってきたときには、
ページ書き込みを行うことができなかったと判断するこ
とができる。そのときには、書き込み禁止の解除操作を
行った後に、再びページ書き込みコマンドを送出すれ
ば、書き込みを行うことができる。
【0042】図8は、図6のステップSC3のバイト書
き込み処理の詳細を示すフローチャートである。ステッ
プSE1では、バイト書き込みのコマンドに従い、コマ
ンドと共にホスト6から供給されるページアドレスが示
すページの先頭バイト21を判定用メモリ3からレジス
タ4に複写記憶する。
【0043】ステップSE2では、レジスタ4に記憶さ
れた先頭バイト21とホスト6からコマンドと共に受け
取った1バイトの書き込みデータを比較する。データが
一致すれば、適正な書き込み禁止解除操作がホスト6か
ら指示されたことを示すので、ステップSE3へ進む。
ステップSE3では、判定用メモリ3に記憶されている
対応するページの禁止フラグ22をリセットし、処理を
終了する。禁止フラグ22がリセットされれば、書き込
み禁止が解除されるので、ホスト6は以後そのページに
書き込みを行うことができる。
【0044】ステップSE2において、データが一致し
ないときには、不適正な書き込み禁止解除操作がホスト
6から指示されたことを示すので、ステップSE4へ進
む。ステップSE4では、書き込み禁止を解除できなか
ったことを示すエラーコマンドをホスト6へ送出し、処
理を終了する。
【0045】以上のように、ホスト6は、禁止フラグ2
2の状態に応じてメインメモリ2にページ書き込みを行
うことができる。ページ書き込みを行うと、禁止フラグ
22が自動的にセットされ、そのページは書き込み禁止
になる。これにより、書き込み禁止を指示するための特
別なICピンを増設することなしに、簡便に書き込みを
禁止することができ、書き込んだデータを適切に保護す
ることができる。例えば、ノイズにより書き込みアドレ
スが化けてしまったり、操作ミスで誤ったアドレスを指
定してしまっても、書き換えてはいけない領域に誤って
書き込まれることはない。
【0046】書き込み禁止を解除するには、メインメモ
リ2の対応ページの先頭バイトを読み出し、その先頭バ
イトをそのまま用いて、バイト書き込みを行えばよい。
このような操作を行うように義務付ければ、誤操作によ
り書き込み禁止が解除されることはなく、書き込み禁止
解除の意思をもったときにのみ初めて解除が可能にな
る。
【0047】ユーザは、既に書き込まれているページデ
ータが消失してしまうことを承知したときのみ、解除操
作を行うことにより、メインメモリ2のデータを有効に
保護することができる。ページ書き込みを行うと、その
ページへの書き込みが禁止されていれば、データ書き込
みは行われず、エラーコマンドがホスト6に返される。
ホスト6は、どうしても書き込みを行いたいときだけ解
除操作をするようにすればよい。
【0048】なお、ページ書き込みを行えないときは、
必ずしもエラーコマンドを返す必要はない。ホスト6
は、ページ書き込みを行った後に、同じページを読み出
して、書き込みデータと読み出しデータをベリファイす
ることにより、正常に書き込みが行われたか否かを知る
ことができる。
【0049】また、本実施例では、書き込み禁止を解除
する手段として、判定用メモリ3にメインメモリ2の先
頭バイトを記憶させ、先頭バイトを用いてバイト読み出
しおよびバイト書き込みを行う場合について述べたが、
これはページの先頭バイトである必要はなく、最終デー
タでもよく、複数バイトの任意データでもよい。
【0050】本実施例は、以上の誤書き込み防止手段を
設けても、メインメモリ2への書き込み回数は増加しな
いので、例えばEEPROMであるメインメモリ2の寿
命を縮めることはない。読み出し回数は、増加するが、
読み出し回数はメインメモリ2の寿命に影響しない、以
上実施例に沿って本発明を説明したが、本発明はこれら
に制限されるものではない。例えば、種々の変更、改
良、組み合わせ等が可能なことは当業者に自明であろ
う。
【0051】
【発明の効果】以上説明したように、本発明によれば、
主記憶媒体の所定のページにデータを書き込むと、自動
的に該ページへの書き込みが禁止されるので、新たな制
御信号線を設けることなく、簡便に書き込みを禁止し、
データを保護することができる。
【0052】また、あるページに記憶されている所定の
一部データを外部から同じページに書き込み指示するこ
とにより該ページへの書き込み禁止を解除することがで
きるので、誤操作等により解除される可能性は低く、デ
ータの保護を確実なものにすることができる。
【図面の簡単な説明】
【図1】本発明の実施例による誤書き込み防止システム
の構成を示すブロック図である。
【図2】メインメモリのメモリマップを示す図である。
【図3】判定用メモリのメモリマップを示す図である。
【図4】制御部が行うメインルーチンの処理を示すフロ
ーチャートである。
【図5】図4のステップSA3の読み出し処理の詳細を
示すフローチャートである。
【図6】図4のステップSA4の書き込み処理の詳細を
示すフローチャートである。
【図7】図6のステップSC2のページ書き込み処理の
詳細を示すフローチャートである。
【図8】図6のステップSC3のバイト書き込み処理の
詳細を示すフローチャートである。
【符号の説明】
1 制御部 2 メインメモリ2 3 判定用メモリ 4 レジスタ 5 メモリIC 6 ホスト 10 ページデータ 11,21 先頭バイト 22 書き込み禁止フラグ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 データの最小書き込み単位であるページ
    のデータを複数記憶することができる主記憶媒体(2)
    と、 前記主記憶媒体の各ページに対応して設けられ、セット
    /リセット状態を有し、セット状態が各ページへの書き
    込み禁止を示す書き込み禁止フラグ(22)と、 外部から前記主記憶媒体の所定のページへの書き込みが
    指示されると、該ページに対応する前記書き込み禁止フ
    ラグがリセット状態であるときには、前記主記憶媒体の
    対応するページに書き込みを行って該書き込み禁止フラ
    グをセット状態にし、書き込み禁止フラグがセット状態
    であるときには、前記主記憶媒体の対応するページに書
    き込みを行わない書き込み手段(1)とを有するデータ
    の誤書き込み防止システム。
  2. 【請求項2】 データの最小書き込み単位であるページ
    のデータを複数記憶することができる記憶媒体(2)
    と、 前記主記憶媒体の各ページに対応して設けられ、各ペー
    ジの一部のデータを記憶するための判定用記憶媒体
    (3)と、 前記主記憶媒体の各ページに対応して設けられ、セット
    /リセット状態を有し、セット状態が各ページへの書き
    込み禁止を示す書き込み禁止フラグ(22)と、 前記書き込み禁止フラグをセット状態にするための書き
    込み禁止手段(1)と、 外部から前記主記憶媒体の所定のページへの書き込みが
    指示されると、前記書き込み禁止フラグがリセット状態
    であるときには、前記主記憶媒体の対応するページに書
    き込みを行い該書き込みを行ったデータの一部を該ペー
    ジに対応する前記判定用記憶媒体に書き込み、前記書き
    込み禁止フラグがセット状態であるときには、前記主記
    憶媒体の対応するページに書き込みを行わない書き込み
    手段(1)と、 外部からページの一部書き込みが指示されると、該一部
    書き込みデータと前記判定用記憶媒体に記憶されている
    データが同じか否かを判断し、同じであるときには対応
    するページの前記書き込み禁止フラグをリセット状態に
    する書き込み禁止解除手段(1)とを有するデータの誤
    書き込み防止システム。
  3. 【請求項3】 前記書き込み禁止手段は、前記書き込み
    手段が前記記憶媒体の対応するページに書き込みを行う
    際に対応するページの前記書き込み禁止フラグをセット
    状態にする請求項2記載のデータの誤書き込み防止シス
    テム。
  4. 【請求項4】 データの最小書き込み単位であるページ
    のデータを複数記憶することができる記憶媒体へのデー
    タ書き込み禁止方法であって、 前記記憶媒体の所定のページへの書き込みを行うと、以
    後そのページへの書き込みを禁止する工程を含むデータ
    書き込み禁止方法。
  5. 【請求項5】 データの最小書き込み単位であるページ
    のデータを複数記憶することができる記憶媒体へのデー
    タ書き込み禁止を解除する方法であって、 書き込み禁止を解除したい記憶媒体のページに記憶され
    ているデータの一部を同じページに書き込む指示をする
    と、該ページへの書き込み禁止を解除する工程を含むデ
    ータ書き込み禁止解除方法。
JP5469195A 1995-03-14 1995-03-14 データの誤書き込み防止システム Withdrawn JPH08249237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5469195A JPH08249237A (ja) 1995-03-14 1995-03-14 データの誤書き込み防止システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5469195A JPH08249237A (ja) 1995-03-14 1995-03-14 データの誤書き込み防止システム

Publications (1)

Publication Number Publication Date
JPH08249237A true JPH08249237A (ja) 1996-09-27

Family

ID=12977831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5469195A Withdrawn JPH08249237A (ja) 1995-03-14 1995-03-14 データの誤書き込み防止システム

Country Status (1)

Country Link
JP (1) JPH08249237A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097635A (ja) * 1999-02-19 2008-04-24 Mitsubishi Electric Corp 情報処理装置
JPWO2015063845A1 (ja) * 2013-10-28 2017-03-09 富士通株式会社 データ格納装置、データ格納方法およびデータ格納プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097635A (ja) * 1999-02-19 2008-04-24 Mitsubishi Electric Corp 情報処理装置
JPWO2015063845A1 (ja) * 2013-10-28 2017-03-09 富士通株式会社 データ格納装置、データ格納方法およびデータ格納プログラム

Similar Documents

Publication Publication Date Title
US5056009A (en) IC memory card incorporating software copy protection
US20050033937A1 (en) Non-volatile data storage system and data storaging method
JP2003187585A (ja) フラッシュデバイスにおける部分的に消去されたユニットの検出
JP2001014871A (ja) 不揮発性半導体記憶装置
JP3519954B2 (ja) チップイネーブル信号生成回路及びメモリ装置
JPH04137085A (ja) Icメモリカード
JP3729638B2 (ja) メモリデバイス
US5724544A (en) IC memory card utilizing dual eeproms for image and management data
JP4678083B2 (ja) メモリ装置およびメモリアクセス制限方法
US5812446A (en) Method and apparatus for the protection of non-volatile memory zones
JP4463378B2 (ja) 不揮発性半導体記憶装置
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
WO2001061503A1 (en) Nonvolatile memory
JPH08249237A (ja) データの誤書き込み防止システム
JP2842442B2 (ja) マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法
JPS5894195A (ja) ワンチツプ・マイクロコンピユ−タ
JPS58121463A (ja) フアイルプロテクト方式
JPH06187520A (ja) Icメモリカード
JPS6336349A (ja) マイクロプロセツサ内メモリの書込み防止回路
JP2619671B2 (ja) メモリ制御回路
JP2798957B2 (ja) 携帯可能電子装置
JPH07281958A (ja) 書き込み禁止機能付き半導体ディスク装置
JP2001135000A (ja) ライブラリ装置
JP2001043140A (ja) メモリアクセス制御回路
JPH06103171A (ja) 記憶装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020604