JPH06187520A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH06187520A JPH06187520A JP4335844A JP33584492A JPH06187520A JP H06187520 A JPH06187520 A JP H06187520A JP 4335844 A JP4335844 A JP 4335844A JP 33584492 A JP33584492 A JP 33584492A JP H06187520 A JPH06187520 A JP H06187520A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- memory card
- input
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 特定のメモリ領域に対して、書き込みまたは
アクセス禁止あるいは書き込みまたはアクセス禁止解除
自在としたＩＣメモリカードを提供する。 【構成】 書き込みまたはアクセス禁止データあるいは
書き込みまたはアクセス禁止解除データを書き込むレジ
スタと、該レジスタに接続されたアドレスデコーダと、
入出力端子列からのアドレスバス上のアドレスと上記ア
ドレスデコーダからの出力を比較するアドレスコンパレ
ータとからなり、入出力端子列からのアドレスバス上の
アドレスと上記アドレスデコーダからの出力を比較する
ことにより、特定のメモリ領域に対して、書き込みまた
はアクセス禁止あるいは書き込みまたはアクセス禁止解
除自在としたＩＣメモリカード。 【効果】 特定のメモリ領域に対して、書き込みまたは
アクセス禁止あるいは書き込みまたはアクセス禁止解除
自在とすることができ、また誤動作・誤操作による固定
データの破壊がなく、信頼性が高い。
アクセス禁止あるいは書き込みまたはアクセス禁止解除
自在としたＩＣメモリカードを提供する。 【構成】 書き込みまたはアクセス禁止データあるいは
書き込みまたはアクセス禁止解除データを書き込むレジ
スタと、該レジスタに接続されたアドレスデコーダと、
入出力端子列からのアドレスバス上のアドレスと上記ア
ドレスデコーダからの出力を比較するアドレスコンパレ
ータとからなり、入出力端子列からのアドレスバス上の
アドレスと上記アドレスデコーダからの出力を比較する
ことにより、特定のメモリ領域に対して、書き込みまた
はアクセス禁止あるいは書き込みまたはアクセス禁止解
除自在としたＩＣメモリカード。 【効果】 特定のメモリ領域に対して、書き込みまたは
アクセス禁止あるいは書き込みまたはアクセス禁止解除
自在とすることができ、また誤動作・誤操作による固定
データの破壊がなく、信頼性が高い。
Description
【０００１】
【産業上の利用分野】本発明は、読み書き可能なＩＣメ
モリを内蔵したＩＣメモリカードに関し、とくに、特定
のメモリ領域に対して、書き込み禁止またはアクセス禁
止あるいは書き込み禁止解除またはアクセス禁止解除自
在としたＩＣメモリカードに関する。
モリを内蔵したＩＣメモリカードに関し、とくに、特定
のメモリ領域に対して、書き込み禁止またはアクセス禁
止あるいは書き込み禁止解除またはアクセス禁止解除自
在としたＩＣメモリカードに関する。
【０００２】
【従来技術およびその課題】従来、ＩＣメモリカードカ
ードを補助記録媒体として利用する用途において、デー
タを書き換えない固定領域と、書き換え可能な可変デー
タ領域とを区別して使用する用途がある。
ードを補助記録媒体として利用する用途において、デー
タを書き換えない固定領域と、書き換え可能な可変デー
タ領域とを区別して使用する用途がある。
【０００３】これを実現するためには、従来、（１）固
定データ領域として読み出し専用メモリ（ＲＯＭ）を内
蔵した固定データ用ＩＣメモリカードと、可変データ領
域として読み書き可能メモリ（ＲＡＭ）を内蔵した可変
データ用ＩＣメモリカードの２枚を使用する。（２）Ｒ
ＯＭとＲＡＭを１枚のＩＣメモリカードに内蔵する。
（３）書き換え可能なＩＣメモリを内蔵したＩＣメモリ
カードに、固定データと可変データを書き込む等が考え
られるが、上記（１）の場合には、ＩＣメモリカードが
２枚必要になり高価であるばかりか、同時に２枚のＩＣ
メモリカードを使用するには、本体装置にＩＣメモリカ
ード挿入口が２箇所必要となるという問題点がある。ま
た、ＲＯＭにＰＲＯＭ（プログラム可能なＲＯＭ）を使
用する場合は、ＩＣメモリカードの回路構成が複雑にな
り、書き込み方法が複雑になるという問題点がある。ま
た、上記（３）の場合には、取扱い上の不備や誤動作に
より、固定データ領域が書き換えられてしまうおそれが
あり、信頼性が低いという問題点がある。また、これら
の方法では書き込み領域の変更が難しいなどの問題点が
あった。
定データ領域として読み出し専用メモリ（ＲＯＭ）を内
蔵した固定データ用ＩＣメモリカードと、可変データ領
域として読み書き可能メモリ（ＲＡＭ）を内蔵した可変
データ用ＩＣメモリカードの２枚を使用する。（２）Ｒ
ＯＭとＲＡＭを１枚のＩＣメモリカードに内蔵する。
（３）書き換え可能なＩＣメモリを内蔵したＩＣメモリ
カードに、固定データと可変データを書き込む等が考え
られるが、上記（１）の場合には、ＩＣメモリカードが
２枚必要になり高価であるばかりか、同時に２枚のＩＣ
メモリカードを使用するには、本体装置にＩＣメモリカ
ード挿入口が２箇所必要となるという問題点がある。ま
た、ＲＯＭにＰＲＯＭ（プログラム可能なＲＯＭ）を使
用する場合は、ＩＣメモリカードの回路構成が複雑にな
り、書き込み方法が複雑になるという問題点がある。ま
た、上記（３）の場合には、取扱い上の不備や誤動作に
より、固定データ領域が書き換えられてしまうおそれが
あり、信頼性が低いという問題点がある。また、これら
の方法では書き込み領域の変更が難しいなどの問題点が
あった。
【０００４】また、上記（３）の場合、特定ユーザーの
みがアクセス可能なデータ領域と、不特定ユーザーがア
クセス可能なデータ領域を区別して使用する用途がある
が、これを実現するためには、ソフトウエアによるオペ
レーティングシステム（ＯＳ）により管理を行うことも
考えられるが、この場合、使用するシステムソフトウエ
アが大規模になる等の問題点があった。
みがアクセス可能なデータ領域と、不特定ユーザーがア
クセス可能なデータ領域を区別して使用する用途がある
が、これを実現するためには、ソフトウエアによるオペ
レーティングシステム（ＯＳ）により管理を行うことも
考えられるが、この場合、使用するシステムソフトウエ
アが大規模になる等の問題点があった。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するものであって、その要旨は、読み書き可能なＩＣ
メモリと、該ＩＣメモリに接続された入出力端子列とを
有するＩＣメモリカードにおいて、入出力端子列からの
入力信号によって、特定のメモリ領域に対して、書き込
み禁止データまたはアクセス禁止データあるいは書き込
み禁止解除データまたはアクセス禁止解除データを書き
込むレジスタと、該レジスタに接続されたアドレスデコ
ーダと、入出力端子列からのアドレスバス上のアドレス
と上記アドレスデコーダからの出力を比較するアドレス
コンパレータとからなり、入出力端子列からのアドレス
バス上のアドレスと上記アドレスデコーダからの出力を
比較することにより、特定のメモリ領域に対して、書き
込み禁止またはアクセス禁止あるいは書き込み禁止解除
またはアクセス禁止解除自在としたＩＣメモリカードで
ある。
決するものであって、その要旨は、読み書き可能なＩＣ
メモリと、該ＩＣメモリに接続された入出力端子列とを
有するＩＣメモリカードにおいて、入出力端子列からの
入力信号によって、特定のメモリ領域に対して、書き込
み禁止データまたはアクセス禁止データあるいは書き込
み禁止解除データまたはアクセス禁止解除データを書き
込むレジスタと、該レジスタに接続されたアドレスデコ
ーダと、入出力端子列からのアドレスバス上のアドレス
と上記アドレスデコーダからの出力を比較するアドレス
コンパレータとからなり、入出力端子列からのアドレス
バス上のアドレスと上記アドレスデコーダからの出力を
比較することにより、特定のメモリ領域に対して、書き
込み禁止またはアクセス禁止あるいは書き込み禁止解除
またはアクセス禁止解除自在としたＩＣメモリカードで
ある。
【０００６】
【実施例】以下、本発明の実施例を図面に基づき具体的
に説明する。図１は本発明のＩＣメモリカードを示す斜
視図、図２は本発明のＩＣメモリカードの一実施例を示
すブロック図、図３は本発明のＩＣメモリカードの別の
実施例を示すブロック図である。
に説明する。図１は本発明のＩＣメモリカードを示す斜
視図、図２は本発明のＩＣメモリカードの一実施例を示
すブロック図、図３は本発明のＩＣメモリカードの別の
実施例を示すブロック図である。
【０００７】図１に斜視図で示すように、本発明のＩＣ
メモリカード１０は、読み書き可能なＩＣメモリ１１
と、該ＩＣメモリ１１に接続された入出力端子列１２と
を有する。また、図２にブロック図で示すように、入出
力端子列１２から書込禁止アドレスデータ１２ａが入力
され、該書込禁止アドレスデータ１２ａはアドレスレジ
スタ２０に書き込まれ、記憶される。該アドレスレジス
タ２０に記憶された書込禁止アドレスデータ１２ａは、
アドレスレジスタ２０に接続されたアドレスデコーダ３
０により、実際のアドレスに変換されると共に、入出力
端子列１２からのアドレスバス１２ｂ上のアドレスと上
記アドレスデコーダ３０から出力される書込禁止アドレ
スデータ１２ａとがアドレスコンパレータ４０により比
較される。入出力端子列１２からのアドレスバス１２ｂ
上のアドレスと上記アドレスデコーダ４０から出力され
る書込禁止アドレスデータ１２ａが一致しない場合だ
け、入出力端子列１２からのライトイネーブル信号１２
ｃがゲート５０を通してチップイネーブル信号ＣＥ１と
してＩＣメモリ（図示略）に出力され、書き込み可能と
なる。
メモリカード１０は、読み書き可能なＩＣメモリ１１
と、該ＩＣメモリ１１に接続された入出力端子列１２と
を有する。また、図２にブロック図で示すように、入出
力端子列１２から書込禁止アドレスデータ１２ａが入力
され、該書込禁止アドレスデータ１２ａはアドレスレジ
スタ２０に書き込まれ、記憶される。該アドレスレジス
タ２０に記憶された書込禁止アドレスデータ１２ａは、
アドレスレジスタ２０に接続されたアドレスデコーダ３
０により、実際のアドレスに変換されると共に、入出力
端子列１２からのアドレスバス１２ｂ上のアドレスと上
記アドレスデコーダ３０から出力される書込禁止アドレ
スデータ１２ａとがアドレスコンパレータ４０により比
較される。入出力端子列１２からのアドレスバス１２ｂ
上のアドレスと上記アドレスデコーダ４０から出力され
る書込禁止アドレスデータ１２ａが一致しない場合だ
け、入出力端子列１２からのライトイネーブル信号１２
ｃがゲート５０を通してチップイネーブル信号ＣＥ１と
してＩＣメモリ（図示略）に出力され、書き込み可能と
なる。
【０００８】本発明は、図２にブロック図で示したよう
に、１つのＩＣメモリ１１のチップイネーブル信号ＣＥ
１を制御して、特定のメモリ領域に対して、書き込み禁
止自在とするものに限定されず、図３にブロック図で示
すように、入出力端子列１２からアクセス禁止アドレス
データ１２ａが入力され、該アクセス禁止アドレスデー
タ１２ａはアドレスレジスタ２０に書き込まれ、記憶さ
れる。該アドレスレジスタ２０に接続されたアドレスデ
コーダ３０により、アドレスレジスタ２０に記憶された
アクセス禁止データ１２ａが実際のアドレスに変換され
ると共に、入出力端子列１２からのアドレスバス１２ｂ
上のアドレスと上記アドレスデコーダ３０から出力され
るアクセス禁止データ１２ａとがアドレスコンパレータ
４０により比較される。入出力端子列１２からのアドレ
スバス１２ｂ上のアドレスと上記アドレスデコーダ４０
からの出力が一致しない場合だけ、チップデコーダ６０
からゲート５０を通してチップイネーブル信号ＣＥ１〜
ＣＥ６が各ＩＣメモリ（図示略）に出力され、アクセス
可能となる。
に、１つのＩＣメモリ１１のチップイネーブル信号ＣＥ
１を制御して、特定のメモリ領域に対して、書き込み禁
止自在とするものに限定されず、図３にブロック図で示
すように、入出力端子列１２からアクセス禁止アドレス
データ１２ａが入力され、該アクセス禁止アドレスデー
タ１２ａはアドレスレジスタ２０に書き込まれ、記憶さ
れる。該アドレスレジスタ２０に接続されたアドレスデ
コーダ３０により、アドレスレジスタ２０に記憶された
アクセス禁止データ１２ａが実際のアドレスに変換され
ると共に、入出力端子列１２からのアドレスバス１２ｂ
上のアドレスと上記アドレスデコーダ３０から出力され
るアクセス禁止データ１２ａとがアドレスコンパレータ
４０により比較される。入出力端子列１２からのアドレ
スバス１２ｂ上のアドレスと上記アドレスデコーダ４０
からの出力が一致しない場合だけ、チップデコーダ６０
からゲート５０を通してチップイネーブル信号ＣＥ１〜
ＣＥ６が各ＩＣメモリ（図示略）に出力され、アクセス
可能となる。
【０００９】
【発明の効果】以上の通り、本発明によれば、書き込み
禁止データまたはアクセス禁止データあるいは書き込み
禁止解除データまたはアクセス禁止解除データを書き込
むレジスタと、該レジスタに接続されたアドレスデコー
ダと、入出力端子列からのアドレスバス上のアドレスと
上記アドレスデコーダからの出力を比較するアドレスコ
ンパレータとからなり、入出力端子列からのアドレスバ
ス上のアドレスと上記アドレスデコーダからの出力を比
較することにより、特定のメモリ領域に対して、書き込
み禁止またはアクセス禁止あるいは書き込み禁止解除ま
たはアクセス禁止解除自在とすることができ、また誤動
作・誤操作による固定データの破壊がなく、信頼性が高
いなどの利点がある。
禁止データまたはアクセス禁止データあるいは書き込み
禁止解除データまたはアクセス禁止解除データを書き込
むレジスタと、該レジスタに接続されたアドレスデコー
ダと、入出力端子列からのアドレスバス上のアドレスと
上記アドレスデコーダからの出力を比較するアドレスコ
ンパレータとからなり、入出力端子列からのアドレスバ
ス上のアドレスと上記アドレスデコーダからの出力を比
較することにより、特定のメモリ領域に対して、書き込
み禁止またはアクセス禁止あるいは書き込み禁止解除ま
たはアクセス禁止解除自在とすることができ、また誤動
作・誤操作による固定データの破壊がなく、信頼性が高
いなどの利点がある。
【図１】本発明のＩＣメモリカードを示す斜視図
【図２】本発明のＩＣメモリカードの一実施例を示すブ
ロック図
ロック図
【図３】本発明のＩＣメモリカードの別の実施例を示す
ブロック図
ブロック図
１０ ＩＣメモリカード １１ ＩＣメモリ １２ 入出力端子列 ２０ アドレスレジスタ ３０ アドレスデコーダ ４０ アドレスコンパレータ ５０ ゲート ６０ チップデコーダ
Claims (1)
- 【請求項１】読み書き可能なＩＣメモリと、該ＩＣメモ
リに接続された入出力端子列とを有するＩＣメモリカー
ドにおいて、入出力端子列からの入力信号によって、特
定のメモリ領域に対して、書き込み禁止データまたはア
クセス禁止データあるいは書き込み禁止解除データまた
はアクセス禁止解除データを書き込むレジスタと、該レ
ジスタに接続されたアドレスデコーダと、入出力端子列
からのアドレスバス上のアドレスと上記アドレスデコー
ダからの出力を比較するアドレスコンパレータとからな
り、入出力端子列からのアドレスバス上のアドレスと上
記アドレスデコーダからの出力を比較することにより、
特定のメモリ領域に対して、書き込み禁止またはアクセ
ス禁止あるいは書き込み禁止解除またはアクセス禁止解
除自在としたことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335844A JPH06187520A (ja) | 1992-12-16 | 1992-12-16 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4335844A JPH06187520A (ja) | 1992-12-16 | 1992-12-16 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06187520A true JPH06187520A (ja) | 1994-07-08 |
Family
ID=18293029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4335844A Pending JPH06187520A (ja) | 1992-12-16 | 1992-12-16 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06187520A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006506709A (ja) * | 2002-11-13 | 2006-02-23 | サンディスク コーポレイション | メモリコントローラを備える様々な異なる規格のカードとともに用いられる汎用不揮発性メモリカード |
| CN110390983A (zh) * | 2018-04-23 | 2019-10-29 | 美光科技公司 | 具有只读存储器特征的非易失性存储器装置及***及其操作方法 |
| US11742028B2 (en) | 2018-04-23 | 2023-08-29 | Micron Technology, Inc. | Non-volatile memory devices and systems with volatile memory features and methods for operating the same |
-
1992
- 1992-12-16 JP JP4335844A patent/JPH06187520A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006506709A (ja) * | 2002-11-13 | 2006-02-23 | サンディスク コーポレイション | メモリコントローラを備える様々な異なる規格のカードとともに用いられる汎用不揮発性メモリカード |
| JP4718837B2 (ja) * | 2002-11-13 | 2011-07-06 | サンディスク コーポレイション | メモリコントローラを備える様々な異なる規格のカードとともに用いられる汎用不揮発性メモリカード |
| CN110390983A (zh) * | 2018-04-23 | 2019-10-29 | 美光科技公司 | 具有只读存储器特征的非易失性存储器装置及***及其操作方法 |
| US11742028B2 (en) | 2018-04-23 | 2023-08-29 | Micron Technology, Inc. | Non-volatile memory devices and systems with volatile memory features and methods for operating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527935B2 (ja) | 半導体メモリ試験装置 | |
| TW532009B (en) | Memory device and memory access limiting method | |
| US6510501B1 (en) | Non-volatile memory read/write security protection feature selection through non-volatile memory bits | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JP3086052B2 (ja) | Ｅｅｐｒｏｍ | |
| JPS5894195A (ja) | ワンチツプ・マイクロコンピユ−タ | |
| KR940006823B1 (ko) | 메모리 라이트 보호회로 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH08292915A (ja) | 不揮発性メモリ内蔵の集積回路装置 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPS58121463A (ja) | フアイルプロテクト方式 | |
| JP2004213103A (ja) | メモリ制御回路、メモリ装置およびマイクロコンピュータ | |
| JPH08249237A (ja) | データの誤書き込み防止システム | |
| JPH0335381A (ja) | 携帯可能電子装置 | |
| JPH06103171A (ja) | 記憶装置 | |
| JPH05128009A (ja) | 誤書込み保護装置 | |
| JPH0676134A (ja) | Ｉｃカード | |
| JPH0416833B2 (ja) | ||
| JPS63266562A (ja) | 半導体集積回路 | |
| JPH0335383A (ja) | 携帯可能電子装置 | |
| JPS63193257A (ja) | メモリ拡張用端子を具備したｉｃカード用シングルチップコンピュータ | |
| JPH11249970A (ja) | ライトプロテクト制御回路 | |
| JPS6052462B2 (ja) | メモリ制御方式 |