JPH07281958A - 書き込み禁止機能付き半導体ディスク装置 - Google Patents
書き込み禁止機能付き半導体ディスク装置Info
- Publication number
- JPH07281958A JPH07281958A JP6594594A JP6594594A JPH07281958A JP H07281958 A JPH07281958 A JP H07281958A JP 6594594 A JP6594594 A JP 6594594A JP 6594594 A JP6594594 A JP 6594594A JP H07281958 A JPH07281958 A JP H07281958A
- Authority
- JP
- Japan
- Prior art keywords
- write
- disk device
- rom
- semiconductor disk
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 ＲＯＭの超ブロック単位あるいは個々のＲＯ
Ｍデバイス毎に消去／重複書き込み禁止をソフトウェ
ア、ハードウェアまたはその両方により制御して、任意
領域のデータ保護が可能な半導体ディスク装置を提供す
る。 【構成】 ホストコンピュータ１に接続される書き込み
禁止機能付き半導体ディスク装置２であって、不揮発性
の書き込みおよび読み出し可能な複数のＲＯＭ３、随時
書き込みおよび読み出し可能な複数のＲＡＭ４、デコー
ダ５を内蔵したインターフェース回路６、書き込み用電
源電圧回路７、ＲＯＭ３のデータの消去／重複書き込み
を禁止する論理回路としての２入力ＡＮＤ回路８，１０
および高耐圧バッファ回路９から構成されている。そし
て、プログラムの実行により、２入力ＡＮＤ回路８、１
０、高耐圧バッファ回路９のペリフェラルデータ信号が
制御されることによってデータの書き込みが禁止され
る。
Ｍデバイス毎に消去／重複書き込み禁止をソフトウェ
ア、ハードウェアまたはその両方により制御して、任意
領域のデータ保護が可能な半導体ディスク装置を提供す
る。 【構成】 ホストコンピュータ１に接続される書き込み
禁止機能付き半導体ディスク装置２であって、不揮発性
の書き込みおよび読み出し可能な複数のＲＯＭ３、随時
書き込みおよび読み出し可能な複数のＲＡＭ４、デコー
ダ５を内蔵したインターフェース回路６、書き込み用電
源電圧回路７、ＲＯＭ３のデータの消去／重複書き込み
を禁止する論理回路としての２入力ＡＮＤ回路８，１０
および高耐圧バッファ回路９から構成されている。そし
て、プログラムの実行により、２入力ＡＮＤ回路８、１
０、高耐圧バッファ回路９のペリフェラルデータ信号が
制御されることによってデータの書き込みが禁止され
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ディスク装置に
関し、たとえばコンピュータシステム、長時間留守番電
話、録音再生機、ディジタルＢＧＭ機器などに用い、消
去／書き込み禁止あるいは解除可能な書き込み禁止機能
付き半導体ディスク装置に適用して有効な技術に関す
る。
関し、たとえばコンピュータシステム、長時間留守番電
話、録音再生機、ディジタルＢＧＭ機器などに用い、消
去／書き込み禁止あるいは解除可能な書き込み禁止機能
付き半導体ディスク装置に適用して有効な技術に関す
る。
【０００２】
【従来の技術】たとえば、コンピュータシステムなどの
外部記憶装置としては、従来より磁気式ハードディスク
装置、磁気ディスク交換式ハードディスク装置、フラッ
シュＥＥＰＲＯＭを用いた半導体ディスク装置が使われ
てきており、最近では光磁気ディスク装置も普及してき
ている。
外部記憶装置としては、従来より磁気式ハードディスク
装置、磁気ディスク交換式ハードディスク装置、フラッ
シュＥＥＰＲＯＭを用いた半導体ディスク装置が使われ
てきており、最近では光磁気ディスク装置も普及してき
ている。
【０００３】なお、このような外部記憶装置に関する技
術としては、たとえば日経ＢＰ社、１９９２年２月１７
日発行「日経エレクトロニクス」Ｐ１３４〜Ｐ１８６、
同年６月８日発行「日経エレクトロニクス」Ｐ４８〜Ｐ
４９などに記載されている。
術としては、たとえば日経ＢＰ社、１９９２年２月１７
日発行「日経エレクトロニクス」Ｐ１３４〜Ｐ１８６、
同年６月８日発行「日経エレクトロニクス」Ｐ４８〜Ｐ
４９などに記載されている。
【０００４】
【発明が解決しようとする課題】ところが、前記のよう
な記憶装置においては、いずれも書き込みおよび消去プ
ロテクト機能がないか、あるいはあっても簡単に外せる
ものであるために、コンピュータシステムのオーナーな
いしはスペシャルユーザ側において、試行錯誤を重ね長
時間掛けてシステムソフトならびにアプリケーションソ
フトの最適化を図ったものが、一般ユーザ側の使用の誤
りで書き換えまたは消去させてしまう恐れが常にあっ
た。
な記憶装置においては、いずれも書き込みおよび消去プ
ロテクト機能がないか、あるいはあっても簡単に外せる
ものであるために、コンピュータシステムのオーナーな
いしはスペシャルユーザ側において、試行錯誤を重ね長
時間掛けてシステムソフトならびにアプリケーションソ
フトの最適化を図ったものが、一般ユーザ側の使用の誤
りで書き換えまたは消去させてしまう恐れが常にあっ
た。
【０００５】そのために、これらから最適化したソフト
ウェアを守るために、多数のフロッピーディスクを用意
したり、ハードディスク装置、光磁気ディスク装置、カ
セットストリーマなどのバックアップ機器による保存が
必要となっていた。
ウェアを守るために、多数のフロッピーディスクを用意
したり、ハードディスク装置、光磁気ディスク装置、カ
セットストリーマなどのバックアップ機器による保存が
必要となっていた。
【０００６】そこで、本発明の目的は、ディスク内のＲ
ＯＭのデータ格納ブロックの集団を超ブロックとする
と、これら超ブロック単位に、あるいは個々のＲＯＭデ
バイス毎に消去／重複書き込み禁止が可能な機能を設け
ることによって、任意領域のデータ保護が実現可能にな
るとともに、これによって上述のバックアップ用周辺機
器およびバックアップ作業を不要とすることができる書
き込み禁止機能付き半導体ディスク装置を提供すること
にある。
ＯＭのデータ格納ブロックの集団を超ブロックとする
と、これら超ブロック単位に、あるいは個々のＲＯＭデ
バイス毎に消去／重複書き込み禁止が可能な機能を設け
ることによって、任意領域のデータ保護が実現可能にな
るとともに、これによって上述のバックアップ用周辺機
器およびバックアップ作業を不要とすることができる書
き込み禁止機能付き半導体ディスク装置を提供すること
にある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００９】すなわち、本発明の書き込み禁止機能付き
半導体ディスク装置は、不揮発性の書き込みおよび読み
出し可能なＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラ
ッシュＥＥＰＲＯＭなどのＲＯＭと、随時書き込みおよ
び読み出し可能なＳＲＡＭ、ＤＲＡＭなどのＲＡＭとを
複合的に用いた半導体ディスク装置に適用されるもので
あり、特にソフトウェア、ハードウェアまたはその両方
により制御して任意のＲＯＭに書き込まれているデータ
の消去／重複書き込みを禁止する保護手段を有するもの
である。
半導体ディスク装置は、不揮発性の書き込みおよび読み
出し可能なＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラ
ッシュＥＥＰＲＯＭなどのＲＯＭと、随時書き込みおよ
び読み出し可能なＳＲＡＭ、ＤＲＡＭなどのＲＡＭとを
複合的に用いた半導体ディスク装置に適用されるもので
あり、特にソフトウェア、ハードウェアまたはその両方
により制御して任意のＲＯＭに書き込まれているデータ
の消去／重複書き込みを禁止する保護手段を有するもの
である。
【００１０】この保護手段としては、複数のＲＯＭおよ
びＲＡＭで構成される１つのディスクのうち、任意のＲ
ＯＭデバイスに対して、以下のいずれかの方法により既
に書き込まれているデータへの消去／重複書き込みを禁
止し、これらの操作はシステムのオーナーもしくはスペ
シャルユーザなどの特定者のみにおいて、ソフトウェア
またはハードウェアあるいはその両方によりプロテクト
解除できるようにしたものである。
びＲＡＭで構成される１つのディスクのうち、任意のＲ
ＯＭデバイスに対して、以下のいずれかの方法により既
に書き込まれているデータへの消去／重複書き込みを禁
止し、これらの操作はシステムのオーナーもしくはスペ
シャルユーザなどの特定者のみにおいて、ソフトウェア
またはハードウェアあるいはその両方によりプロテクト
解除できるようにしたものである。
【００１１】(1).任意のアドレス線を、論理回路とソフ
トウェアまたはハードウェアあるいはその両方を用いて
アクセスを不可能にする。
トウェアまたはハードウェアあるいはその両方を用いて
アクセスを不可能にする。
【００１２】(2).消去／書き込み端子に加える書き込み
用電源電圧を、高耐圧論理回路とソフトウェアまたはハ
ードウェアあるいはその両方を用いて印加不可能にす
る。
用電源電圧を、高耐圧論理回路とソフトウェアまたはハ
ードウェアあるいはその両方を用いて印加不可能にす
る。
【００１３】(3).チップセレクト端子に加える信号を、
論理回路とソフトウェアまたはハードウェアあるいはそ
の両方を用いてデバイスの選択を不可能にする。
論理回路とソフトウェアまたはハードウェアあるいはそ
の両方を用いてデバイスの選択を不可能にする。
【００１４】特に、この半導体ディスク装置において、
データの読み書きに高速動作が要求される場合には、予
め高速の読み書き用にＲＡＭ領域またはこれに代わる高
速動作デバイス領域を指定できるようにしたものであ
る。
データの読み書きに高速動作が要求される場合には、予
め高速の読み書き用にＲＡＭ領域またはこれに代わる高
速動作デバイス領域を指定できるようにしたものであ
る。
【００１５】また、ホストコンピュータと半導体ディス
ク装置間の信号線の低減対策としては、半導体ディスク
装置のインターフェース回路内に、ホストコンピュータ
側からの符号化された信号を復元するデコーダを内蔵す
るようにしたものである。
ク装置間の信号線の低減対策としては、半導体ディスク
装置のインターフェース回路内に、ホストコンピュータ
側からの符号化された信号を復元するデコーダを内蔵す
るようにしたものである。
【００１６】
【作用】前記した書き込み禁止機能付き半導体ディスク
装置によれば、ソフトウェア、ハードウェアまたはその
両方により制御される保護手段により、任意のＲＯＭに
既に書き込まれているデータの消去／重複書き込みを禁
止することができ、その上このデータの消去／重複書き
込みを禁止する操作は、特定のシステムのオーナーもし
くはスペシャルユーザ側において、ソフトウェアまたは
ハードウェアあるいはその両方によるプロテクト解除に
よって実現することができる。
装置によれば、ソフトウェア、ハードウェアまたはその
両方により制御される保護手段により、任意のＲＯＭに
既に書き込まれているデータの消去／重複書き込みを禁
止することができ、その上このデータの消去／重複書き
込みを禁止する操作は、特定のシステムのオーナーもし
くはスペシャルユーザ側において、ソフトウェアまたは
ハードウェアあるいはその両方によるプロテクト解除に
よって実現することができる。
【００１７】たとえば、この保護手段としては、アセン
ブラなどの言語ソフトを用いて、上述のＲＯＭにおける
必要個所のアドレス線に対して、たとえば２入力ＡＮＤ
回路を使用して第２の入力端子にＬｏｗレベルのペリフ
ェラルデータバス信号を加えることにより、第１の入力
端子のアドレス信号を無効にしてデータへのアクセスを
禁止する方法がある。
ブラなどの言語ソフトを用いて、上述のＲＯＭにおける
必要個所のアドレス線に対して、たとえば２入力ＡＮＤ
回路を使用して第２の入力端子にＬｏｗレベルのペリフ
ェラルデータバス信号を加えることにより、第１の入力
端子のアドレス信号を無効にしてデータへのアクセスを
禁止する方法がある。
【００１８】または、ＲＯＭのデータ消去／書き込み用
の入力端子に対して、たとえば高耐圧バッファ回路を使
用し、入力端子にＬｏｗレベルのペリフェラルデータバ
ス信号を加えることにより、読み出し動作専用の低電圧
出力となるようにする方法がある。
の入力端子に対して、たとえば高耐圧バッファ回路を使
用し、入力端子にＬｏｗレベルのペリフェラルデータバ
ス信号を加えることにより、読み出し動作専用の低電圧
出力となるようにする方法がある。
【００１９】あるいは、たとえば２入力ＡＮＤ回路を使
用して第２の入力端子にＬｏｗレベルのペリフェラルデ
ータバス信号を加えることにより、第１の入力端子のチ
ップセレクト信号を無効にして特定デバイスへの選択を
禁止にする動作を行う方法がある。
用して第２の入力端子にＬｏｗレベルのペリフェラルデ
ータバス信号を加えることにより、第１の入力端子のチ
ップセレクト信号を無効にして特定デバイスへの選択を
禁止にする動作を行う方法がある。
【００２０】以上のようなソフトウェアによるプログラ
ムを作成し、ホスト側のＲＯＭあるいはディスク装置な
どにこのプログラムを保存しておき、必要な時にこれを
メインメモリに読み込んで実行させることによって達成
される。
ムを作成し、ホスト側のＲＯＭあるいはディスク装置な
どにこのプログラムを保存しておき、必要な時にこれを
メインメモリに読み込んで実行させることによって達成
される。
【００２１】さらに、これらと同時にディップスイッチ
の組み合わせにより、ソフトウェアで実行するプログラ
ム手順と同じことをハードウェアで実行できるようにす
ることにより、ハードウェアによるデータの消去／重複
書き込みを禁止することが可能となる。
の組み合わせにより、ソフトウェアで実行するプログラ
ム手順と同じことをハードウェアで実行できるようにす
ることにより、ハードウェアによるデータの消去／重複
書き込みを禁止することが可能となる。
【００２２】なお、ここで述べたソフトウェアによるプ
ログラム、またはハードウェアによるディップスイッチ
の設定、あるいはその両方を実行しなければ、書き込み
禁止領域は存在せず、普通のディスク装置として用いる
ことが可能である。
ログラム、またはハードウェアによるディップスイッチ
の設定、あるいはその両方を実行しなければ、書き込み
禁止領域は存在せず、普通のディスク装置として用いる
ことが可能である。
【００２３】特に、高速動作が要求されるファイルの読
み書きには、ホスト側のコンピュータシステムを起動す
る時に、ディスク装置内の高速動作対応のＲＡＭ領域、
または特定のＲＡＭデバイスを指定するプログラムをメ
インメモリに読み込んで、それを実行するための専用フ
ァイルに記述しておくことによって要求が満たされる。
み書きには、ホスト側のコンピュータシステムを起動す
る時に、ディスク装置内の高速動作対応のＲＡＭ領域、
または特定のＲＡＭデバイスを指定するプログラムをメ
インメモリに読み込んで、それを実行するための専用フ
ァイルに記述しておくことによって要求が満たされる。
【００２４】また、半導体ディスク装置のインターフェ
ース回路内にデコーダを内蔵した場合には、ホストコン
ピュータと半導体ディスク装置との間の信号線を低減し
て設計上の負担を軽減することができる。
ース回路内にデコーダを内蔵した場合には、ホストコン
ピュータと半導体ディスク装置との間の信号線を低減し
て設計上の負担を軽減することができる。
【００２５】これにより、複数のＲＯＭおよびＲＡＭの
複合的な使用によって広大なアドレス空間を実現してメ
モリの取扱い量を増大させ、かつディスク装置内の必要
なデータを保護することが可能な書き込み禁止機能付き
半導体ディスク装置を得ることができ、たとえばホスト
側の筺体に内蔵または外付け可能とされる半導体ディス
ク装置内のデバイスに対して、特定のシステムのオーナ
ーもしくはスペシャルユーザ側において書き込み禁止お
よび解除を行うことができる。
複合的な使用によって広大なアドレス空間を実現してメ
モリの取扱い量を増大させ、かつディスク装置内の必要
なデータを保護することが可能な書き込み禁止機能付き
半導体ディスク装置を得ることができ、たとえばホスト
側の筺体に内蔵または外付け可能とされる半導体ディス
ク装置内のデバイスに対して、特定のシステムのオーナ
ーもしくはスペシャルユーザ側において書き込み禁止お
よび解除を行うことができる。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００２７】図１は本発明の一実施例である書き込み禁
止機能付き半導体ディスク装置およびホスト側との接続
を示すブロック図、図２は本実施例において、ホスト側
のＣＰＵを示す説明図、図３はアドレス信号の制御を行
うＡＮＤ回路を示す説明図、図４は高電圧動作電源の制
御を行う高耐圧バッファ回路を示す説明図、図５はチッ
プセレクト信号の制御を行うＡＮＤ回路を示す説明図で
ある。
止機能付き半導体ディスク装置およびホスト側との接続
を示すブロック図、図２は本実施例において、ホスト側
のＣＰＵを示す説明図、図３はアドレス信号の制御を行
うＡＮＤ回路を示す説明図、図４は高電圧動作電源の制
御を行う高耐圧バッファ回路を示す説明図、図５はチッ
プセレクト信号の制御を行うＡＮＤ回路を示す説明図で
ある。
【００２８】まず、図１により本実施例の書き込み禁止
機能付き半導体ディスク装置の構成を説明する。
機能付き半導体ディスク装置の構成を説明する。
【００２９】本実施例の書き込み禁止機能付き半導体デ
ィスク装置は、たとえばコンピュータシステムに応用し
た例であり、ホストコンピュータ１に接続される書き込
み禁止機能付き半導体ディスク装置２とされ、不揮発性
の書き込みおよび読み出し可能な複数のＲＯＭ（３）１
〜Ｎ、随時書き込みおよび読み出し可能な複数のＲＡＭ
（４）１〜Ｎ、デコーダ５を内蔵したインターフェース
回路６、書き込み用電源電圧回路７、ＲＯＭ（３）１〜
Ｎに書き込まれているデータの消去／重複書き込みを禁
止する論理回路としての２入力ＡＮＤ回路（８；保護手
段）Ａ１〜ＡＮ、高耐圧バッファ回路（９；保護手段）
Ｂ１〜ＢＮおよび２入力ＡＮＤ回路（１０；保護手段）
Ｃ１〜ＣＮから構成されている。
ィスク装置は、たとえばコンピュータシステムに応用し
た例であり、ホストコンピュータ１に接続される書き込
み禁止機能付き半導体ディスク装置２とされ、不揮発性
の書き込みおよび読み出し可能な複数のＲＯＭ（３）１
〜Ｎ、随時書き込みおよび読み出し可能な複数のＲＡＭ
（４）１〜Ｎ、デコーダ５を内蔵したインターフェース
回路６、書き込み用電源電圧回路７、ＲＯＭ（３）１〜
Ｎに書き込まれているデータの消去／重複書き込みを禁
止する論理回路としての２入力ＡＮＤ回路（８；保護手
段）Ａ１〜ＡＮ、高耐圧バッファ回路（９；保護手段）
Ｂ１〜ＢＮおよび２入力ＡＮＤ回路（１０；保護手段）
Ｃ１〜ＣＮから構成されている。
【００３０】この書き込み禁止機能付き半導体ディスク
装置２が接続されるホストコンピュータ１は、標準的な
システムとなっており、ＣＰＵ（１１）、メモリ１２、
ＰＩＡ（１３；ペリフェラル・インターフェース・アダ
プタ）、その他の回路１４で構成されているが、本発明
を実現するためにデータ回路に工夫を要し、一般に用い
られているＣＰＵ（１１）の機能に次に述べる改善仕様
を適用することが必要となる。
装置２が接続されるホストコンピュータ１は、標準的な
システムとなっており、ＣＰＵ（１１）、メモリ１２、
ＰＩＡ（１３；ペリフェラル・インターフェース・アダ
プタ）、その他の回路１４で構成されているが、本発明
を実現するためにデータ回路に工夫を要し、一般に用い
られているＣＰＵ（１１）の機能に次に述べる改善仕様
を適用することが必要となる。
【００３１】すなわち、図２に示すようにＣＰＵ（１
１）のアーキテクチャにより、ＣＰＵ（１１）用チップ
内部のデータ信号を同じチップの内部のエンコーダ１５
に加えて、データ信号線の本数を減らした上で、ＣＰＵ
（１１）が封入されているパッケージの外にその信号線
を端子として引き出す手段が取られている。
１）のアーキテクチャにより、ＣＰＵ（１１）用チップ
内部のデータ信号を同じチップの内部のエンコーダ１５
に加えて、データ信号線の本数を減らした上で、ＣＰＵ
（１１）が封入されているパッケージの外にその信号線
を端子として引き出す手段が取られている。
【００３２】こうすることによって、ホストコンピュー
タ１と書き込み禁止機能付き半導体ディスク装置２との
間のデータ伝送回路が、少ない配線数と小形パッケージ
を維持しながら実現可能となる。なお、クロックパルス
はＣＰＵ（１１）の動作のための基本クロック信号とな
るものである。
タ１と書き込み禁止機能付き半導体ディスク装置２との
間のデータ伝送回路が、少ない配線数と小形パッケージ
を維持しながら実現可能となる。なお、クロックパルス
はＣＰＵ（１１）の動作のための基本クロック信号とな
るものである。
【００３３】本実施例の書き込み禁止機能付き半導体デ
ィスク装置２において、上述したＣＰＵ（１１）を用い
たホストコンピュータ１との間の信号は、図２に示すＣ
ＰＵ（１１）からのアドレスバス、データバス、制御バ
スの各信号が、ホストコンピュータ１側の筺体に内蔵す
る形態を取った場合はコネクタより、また筺体に対して
外付けの使用形態を取った場合にはコネクタおよびケー
ブルを通じて信号の行き来がなされる。
ィスク装置２において、上述したＣＰＵ（１１）を用い
たホストコンピュータ１との間の信号は、図２に示すＣ
ＰＵ（１１）からのアドレスバス、データバス、制御バ
スの各信号が、ホストコンピュータ１側の筺体に内蔵す
る形態を取った場合はコネクタより、また筺体に対して
外付けの使用形態を取った場合にはコネクタおよびケー
ブルを通じて信号の行き来がなされる。
【００３４】書き込み禁止機能付き半導体ディスク装置
２のインターフェース回路６内には、エンコーダ１５と
反対の機能を持つデコーダ５が内蔵されており、それぞ
れの信号波形の整形ならびに必要な処理を実行した後
に、データ信号についてはデコーダ５に加えられて、デ
ータ信号線の本数を元に戻すような働きを有している。
２のインターフェース回路６内には、エンコーダ１５と
反対の機能を持つデコーダ５が内蔵されており、それぞ
れの信号波形の整形ならびに必要な処理を実行した後
に、データ信号についてはデコーダ５に加えられて、デ
ータ信号線の本数を元に戻すような働きを有している。
【００３５】こうして、書き込み禁止機能付き半導体デ
ィスク装置２内のアドレスバス信号は、ＲＯＭ（３）１
〜Ｎについては２入力ＡＮＤ回路（８）Ａ１〜ＡＮを経
由して、ＲＯＭ（３）１〜Ｎのアドレス端子に加えら
れ、またＲＡＭ（４）１〜Ｎについては、直接ＲＡＭ
（４）１〜Ｎのアドレス端子に加えられる。
ィスク装置２内のアドレスバス信号は、ＲＯＭ（３）１
〜Ｎについては２入力ＡＮＤ回路（８）Ａ１〜ＡＮを経
由して、ＲＯＭ（３）１〜Ｎのアドレス端子に加えら
れ、またＲＡＭ（４）１〜Ｎについては、直接ＲＡＭ
（４）１〜Ｎのアドレス端子に加えられる。
【００３６】さらに、データバス信号は、直接にＲＯＭ
（３）１〜Ｎ、ＲＡＭ（４）１〜Ｎのそれぞれのデバイ
スのデータ端子に加えられ、書き込み用電源電圧回路７
は、高耐圧バッファ回路（９）Ｂ１〜ＢＮを経由してＲ
ＯＭ（３）１〜Ｎのデータ消去／書き込み用の端子に印
加され、また制御バス中のチップセレクト信号は、２入
力ＡＮＤ回路（１０）Ｃ１〜ＣＮを経由して、ＲＯＭ
（３）１〜Ｎのチップセレクト端子に加えられる。
（３）１〜Ｎ、ＲＡＭ（４）１〜Ｎのそれぞれのデバイ
スのデータ端子に加えられ、書き込み用電源電圧回路７
は、高耐圧バッファ回路（９）Ｂ１〜ＢＮを経由してＲ
ＯＭ（３）１〜Ｎのデータ消去／書き込み用の端子に印
加され、また制御バス中のチップセレクト信号は、２入
力ＡＮＤ回路（１０）Ｃ１〜ＣＮを経由して、ＲＯＭ
（３）１〜Ｎのチップセレクト端子に加えられる。
【００３７】なお、本実施例におけるＲＯＭ（３）１〜
Ｎとしては、たとえばＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、フラッシュＥＥＰＲＯＭなどが用いられ、またＲ
ＡＭ（４）１〜Ｎとしては、ＳＲＡＭ、ＤＲＡＭなどが
用いられ、これらのＲＯＭ（３）１〜ＮおよびＲＡＭ
（４）１〜Ｎが複合的に用いられる。特に、フラッシュ
ＥＥＰＲＯＭは高速化対応に適している。
Ｎとしては、たとえばＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲ
ＯＭ、フラッシュＥＥＰＲＯＭなどが用いられ、またＲ
ＡＭ（４）１〜Ｎとしては、ＳＲＡＭ、ＤＲＡＭなどが
用いられ、これらのＲＯＭ（３）１〜ＮおよびＲＡＭ
（４）１〜Ｎが複合的に用いられる。特に、フラッシュ
ＥＥＰＲＯＭは高速化対応に適している。
【００３８】たとえば、プログラム１回書き込み式のＰ
ＲＯＭをシリアル動作によるファイルメモリとして用い
たり、シリアル動作として用いるＤＲＡＭまたはＳＲＡ
Ｍを組み合わせたり、さらにＥＰＲＯＭ、ＥＥＰＲＯＭ
およびフラッシュＥＥＰＲＯＭを組み合わせた複合的な
使い方が考えられ、用途に応じた多種の環境が構築でき
る。
ＲＯＭをシリアル動作によるファイルメモリとして用い
たり、シリアル動作として用いるＤＲＡＭまたはＳＲＡ
Ｍを組み合わせたり、さらにＥＰＲＯＭ、ＥＥＰＲＯＭ
およびフラッシュＥＥＰＲＯＭを組み合わせた複合的な
使い方が考えられ、用途に応じた多種の環境が構築でき
る。
【００３９】続いて、上記で述べた２入力ＡＮＤ回路
（８）Ａ１〜ＡＮ、高耐圧バッファ回路（９）Ｂ１〜Ｂ
Ｎ、２入力ＡＮＤ回路（１０）Ｃ１〜ＣＮの論理回路に
ついて、さらに詳しく説明すると次のようになる。
（８）Ａ１〜ＡＮ、高耐圧バッファ回路（９）Ｂ１〜Ｂ
Ｎ、２入力ＡＮＤ回路（１０）Ｃ１〜ＣＮの論理回路に
ついて、さらに詳しく説明すると次のようになる。
【００４０】まず、２入力ＡＮＤ回路（８）Ａ１〜ＡＮ
の詳細を図３により説明する。
の詳細を図３により説明する。
【００４１】上述では、片方の端子に加えるアドレス信
号についてのみ説明したが、もう一方の端子にはホスト
コンピュータ１側のＰＩＡ（１３）のペリフェラルデー
タ信号が、書き込み禁止機能付き半導体ディスク装置２
内のインターフェース回路６を経由して制御バス中に存
在し、この信号が加わっている。
号についてのみ説明したが、もう一方の端子にはホスト
コンピュータ１側のＰＩＡ（１３）のペリフェラルデー
タ信号が、書き込み禁止機能付き半導体ディスク装置２
内のインターフェース回路６を経由して制御バス中に存
在し、この信号が加わっている。
【００４２】そして、両入力端子の信号は論理積処理が
なされて出力端子に導かれ、それぞれのＲＯＭ（３）１
〜Ｎのアドレス端子へ接続される。この２入力ＡＮＤ回
路（８）Ａ１〜ＡＮにおいては、ペリフェラルデータ信
号がプログラムにより制御されることによって書き込み
禁止機能の実現が可能となっている。
なされて出力端子に導かれ、それぞれのＲＯＭ（３）１
〜Ｎのアドレス端子へ接続される。この２入力ＡＮＤ回
路（８）Ａ１〜ＡＮにおいては、ペリフェラルデータ信
号がプログラムにより制御されることによって書き込み
禁止機能の実現が可能となっている。
【００４３】ＶCC（バイポーラ素子用の電源電圧はこの
ように表し、ユニポーラ素子用の電源電圧にはＶDDとし
て表す）は、論理回路の動作用電源電圧であり、専用の
端子に印加されているが、これは総てのデバイス、論理
回路および能動素子に必要なものであり、ＶCC、ＶDDに
対してゼロ電位を表すＧＮＤとともに、一般的には表示
を省略するのが慣例である。
ように表し、ユニポーラ素子用の電源電圧にはＶDDとし
て表す）は、論理回路の動作用電源電圧であり、専用の
端子に印加されているが、これは総てのデバイス、論理
回路および能動素子に必要なものであり、ＶCC、ＶDDに
対してゼロ電位を表すＧＮＤとともに、一般的には表示
を省略するのが慣例である。
【００４４】しかし、表示の上で省略されている部分に
も必要であることはいうまでもないが、ここであえて表
示したのは図４と比較した場合の見地からである。な
お、２入力ＡＮＤ回路（８）Ａ１〜ＡＮは、それぞれ複
数のアドレス線を制御するので複数の素子が内包されて
いる。
も必要であることはいうまでもないが、ここであえて表
示したのは図４と比較した場合の見地からである。な
お、２入力ＡＮＤ回路（８）Ａ１〜ＡＮは、それぞれ複
数のアドレス線を制御するので複数の素子が内包されて
いる。
【００４５】さらに、高耐圧バッファ回路（９）Ｂ１〜
ＢＮの詳細を図４により説明する。
ＢＮの詳細を図４により説明する。
【００４６】上述では、動作用電源端子に加えるＲＯＭ
（３）１〜Ｎへのデータ消去／書き込み用電源電圧につ
いてのみ説明したが、入力端子には、ホストコンピュー
タ１側のＰＩＡ（１３）のペリフェラルデータ信号が、
書き込み禁止機能付き半導体ディスク装置２内のインタ
ーフェース回路６を経由して制御バス中に存在し、この
信号が加わっている。
（３）１〜Ｎへのデータ消去／書き込み用電源電圧につ
いてのみ説明したが、入力端子には、ホストコンピュー
タ１側のＰＩＡ（１３）のペリフェラルデータ信号が、
書き込み禁止機能付き半導体ディスク装置２内のインタ
ーフェース回路６を経由して制御バス中に存在し、この
信号が加わっている。
【００４７】そして、入力端子の信号により電源電圧Ｖ
PPはコントロールされて出力端子に導かれ、それぞれの
ＲＯＭ（３）１〜Ｎの消去／書き込み端子へ接続され
る。この高耐圧バッファ回路（９）Ｂ１〜ＢＮにおいて
は、ペリフェラルデータ信号がプログラムにより制御さ
れることによって書き込み禁止機能の実現が可能となっ
ている。
PPはコントロールされて出力端子に導かれ、それぞれの
ＲＯＭ（３）１〜Ｎの消去／書き込み端子へ接続され
る。この高耐圧バッファ回路（９）Ｂ１〜ＢＮにおいて
は、ペリフェラルデータ信号がプログラムにより制御さ
れることによって書き込み禁止機能の実現が可能となっ
ている。
【００４８】この論理回路の動作用電源は、他の論理回
路の動作用電源（普通は5.０Ｖを印加する）と異なり、
ＲＯＭ（３）１〜Ｎの書き込みを取り扱う電圧となるの
で高電圧が必要となる。そのために、ＶPPと表示して他
と区別している。
路の動作用電源（普通は5.０Ｖを印加する）と異なり、
ＲＯＭ（３）１〜Ｎの書き込みを取り扱う電圧となるの
で高電圧が必要となる。そのために、ＶPPと表示して他
と区別している。
【００４９】さらに、２入力ＡＮＤ回路（１０）Ｃ１〜
ＣＮの詳細を図５により説明する。
ＣＮの詳細を図５により説明する。
【００５０】上述では、片方の端子に加えるチップセレ
クト信号についてのみ説明したが、もう一方の端子には
ホストコンピュータ１側のＰＩＡ（１３）のペリフェラ
ルデータ信号が、書き込み禁止機能付き半導体ディスク
装置２内のインターフェース回路６を経由して制御バス
中に存在し、この信号が加わっている。
クト信号についてのみ説明したが、もう一方の端子には
ホストコンピュータ１側のＰＩＡ（１３）のペリフェラ
ルデータ信号が、書き込み禁止機能付き半導体ディスク
装置２内のインターフェース回路６を経由して制御バス
中に存在し、この信号が加わっている。
【００５１】そして、両入力端子の信号は論理積処理が
なされて出力端子に導かれ、それぞれのＲＯＭ（３）１
〜Ｎのチップセレクト端子へ接続される。この２入力Ａ
ＮＤ回路（１０）Ｃ１〜ＣＮにおいては、ペリフェラル
データ信号がプログラムにより制御されることによって
書き込み禁止機能の実現が可能となっている。
なされて出力端子に導かれ、それぞれのＲＯＭ（３）１
〜Ｎのチップセレクト端子へ接続される。この２入力Ａ
ＮＤ回路（１０）Ｃ１〜ＣＮにおいては、ペリフェラル
データ信号がプログラムにより制御されることによって
書き込み禁止機能の実現が可能となっている。
【００５２】以上のように、２入力ＡＮＤ回路（８）Ａ
１〜ＡＮ、高耐圧バッファ回路（９）Ｂ１〜ＢＮ、２入
力ＡＮＤ回路（１０）Ｃ１〜ＣＮの論理回路のいずれの
入力にも、書き込み禁止機能の実現が可能なペリフェラ
ルデータ信号が共通に加わっている。
１〜ＡＮ、高耐圧バッファ回路（９）Ｂ１〜ＢＮ、２入
力ＡＮＤ回路（１０）Ｃ１〜ＣＮの論理回路のいずれの
入力にも、書き込み禁止機能の実現が可能なペリフェラ
ルデータ信号が共通に加わっている。
【００５３】続いて、本実施例の作用について、具体的
に書き込み禁止処理の操作を説明する。
に書き込み禁止処理の操作を説明する。
【００５４】まず、ホストコンピュータ１側で、アセン
ブラ言語あるいはその他の言語を使って、ＰＩＡ（１
３）の内部のレジスターを適時操作できるようにプログ
ラムを組んでおいて周辺用の記憶装置に保存しておく。
ブラ言語あるいはその他の言語を使って、ＰＩＡ（１
３）の内部のレジスターを適時操作できるようにプログ
ラムを組んでおいて周辺用の記憶装置に保存しておく。
【００５５】そして、必要な時にプログラムをメインの
メモリ１２に読み込んでこれを実行することにより、２
入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高耐圧バッファ回路
（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路（１０）Ｃ１〜Ｃ
Ｎの論理回路のうちの１つまたは２つ以上の組み合わせ
でペリフェラルデータ信号を制御することによって、書
き込み禁止機能付き半導体ディスク装置２を実現するこ
とができる。
メモリ１２に読み込んでこれを実行することにより、２
入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高耐圧バッファ回路
（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路（１０）Ｃ１〜Ｃ
Ｎの論理回路のうちの１つまたは２つ以上の組み合わせ
でペリフェラルデータ信号を制御することによって、書
き込み禁止機能付き半導体ディスク装置２を実現するこ
とができる。
【００５６】たとえば、２入力ＡＮＤ回路（８）Ａ１〜
ＡＮを使用した場合には、一方の入力端子にＬｏｗレベ
ルのペリフェラルデータバス信号を加えることにより、
他方の入力端子のアドレス信号を無効にしてデータへの
アクセスを禁止する。
ＡＮを使用した場合には、一方の入力端子にＬｏｗレベ
ルのペリフェラルデータバス信号を加えることにより、
他方の入力端子のアドレス信号を無効にしてデータへの
アクセスを禁止する。
【００５７】また、高耐圧バッファ回路（９）Ｂ１〜Ｂ
Ｎを使用した場合には、入力端子にＬｏｗレベルのペリ
フェラルデータバス信号を加えることにより、読み出し
動作専用の低電圧出力となるようにする。
Ｎを使用した場合には、入力端子にＬｏｗレベルのペリ
フェラルデータバス信号を加えることにより、読み出し
動作専用の低電圧出力となるようにする。
【００５８】さらに、２入力ＡＮＤ回路（１０）Ｃ１〜
ＣＮを使用した場合には、一方の入力端子にＬｏｗレベ
ルのペリフェラルデータバス信号を加えることにより、
他方の入力端子のチップセレクト信号を無効にして特定
デバイスへの選択を禁止にする。
ＣＮを使用した場合には、一方の入力端子にＬｏｗレベ
ルのペリフェラルデータバス信号を加えることにより、
他方の入力端子のチップセレクト信号を無効にして特定
デバイスへの選択を禁止にする。
【００５９】以上のようにして、プログラムの実行によ
り、２入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高耐圧バッフ
ァ回路（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路（１０）Ｃ
１〜ＣＮのペリフェラルデータ信号を制御することによ
ってデータの書き込みを禁止することができる。
り、２入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高耐圧バッフ
ァ回路（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路（１０）Ｃ
１〜ＣＮのペリフェラルデータ信号を制御することによ
ってデータの書き込みを禁止することができる。
【００６０】一方、使用しない論理回路がある場合は、
その回路を取り除き、ペリフェラルデータ信号以外をそ
れぞれのＲＯＭ（３）１〜Ｎの専用端子に直結すればよ
い。この場合、ペリフェラルデータ信号は不要であるか
ら、ＰＩＡ（１３）のこれに該当する信号バスは省略す
ることができる。
その回路を取り除き、ペリフェラルデータ信号以外をそ
れぞれのＲＯＭ（３）１〜Ｎの専用端子に直結すればよ
い。この場合、ペリフェラルデータ信号は不要であるか
ら、ＰＩＡ（１３）のこれに該当する信号バスは省略す
ることができる。
【００６１】さらに、上述のプログラムにコンピュータ
システムのオーナーもしくはスペシャルユーザが、ディ
スク毎に暗証番号を入力して必要なデータ領域、または
ＲＯＭ（３）１〜Ｎのデバイス単位でデータの消去／重
複書き込みが不可能となるような機能を、そして保護が
不必要となれば、管理者が暗証番号の再入力により解除
も可能な機能をソフトウェア的に追加して実現すれば、
一般ユーザの操作ミスで長時間掛けて最適化したシステ
ムソフトやアプリケーションソフトの資産を保護するこ
とができる。なお、保護を解除した場合には、普通のデ
ィスク装置としても使用することができる。
システムのオーナーもしくはスペシャルユーザが、ディ
スク毎に暗証番号を入力して必要なデータ領域、または
ＲＯＭ（３）１〜Ｎのデバイス単位でデータの消去／重
複書き込みが不可能となるような機能を、そして保護が
不必要となれば、管理者が暗証番号の再入力により解除
も可能な機能をソフトウェア的に追加して実現すれば、
一般ユーザの操作ミスで長時間掛けて最適化したシステ
ムソフトやアプリケーションソフトの資産を保護するこ
とができる。なお、保護を解除した場合には、普通のデ
ィスク装置としても使用することができる。
【００６２】また、書き込み禁止機能付き半導体ディス
ク装置２内のＲＯＭ（３）１〜Ｎ、ＲＡＭ（４）１〜Ｎ
についてのデータの読み書き方式は、任意のデータ領域
あるいは任意のＲＯＭ（３）１〜Ｎのデバイス毎、特に
アドレス線の節約の見地から産業界で一般に用いられて
いる５１２ｂｙｔｅ毎のブロック形式などをとるのが有
効である。
ク装置２内のＲＯＭ（３）１〜Ｎ、ＲＡＭ（４）１〜Ｎ
についてのデータの読み書き方式は、任意のデータ領域
あるいは任意のＲＯＭ（３）１〜Ｎのデバイス毎、特に
アドレス線の節約の見地から産業界で一般に用いられて
いる５１２ｂｙｔｅ毎のブロック形式などをとるのが有
効である。
【００６３】特に、コンピュータの動作過程で、ソフト
ウェア側の要求によりテンポラリファイルへの読み書
き、およびホストコンピュータ１側のメインのメモリ１
２と書き込み禁止機能付き半導体ディスク装置２側との
間でデータの受け渡しを行うスワップ動作など、高速に
対応しなければシステム全体の動作スピードに影響を与
える場合には、以下のようにして対応することができ
る。
ウェア側の要求によりテンポラリファイルへの読み書
き、およびホストコンピュータ１側のメインのメモリ１
２と書き込み禁止機能付き半導体ディスク装置２側との
間でデータの受け渡しを行うスワップ動作など、高速に
対応しなければシステム全体の動作スピードに影響を与
える場合には、以下のようにして対応することができ
る。
【００６４】すなわち、ホストコンピュータ１側の起動
時に、書き込み禁止機能付き半導体ディスク装置２内の
高速読み書き動作対応のＲＡＭ（４）１〜Ｎの領域、ま
たは特定のＲＡＭ（４）１〜Ｎのデバイスを指定するプ
ログラムをメインのメモリ１２に読み込んで、それを実
行するための専用ファイルに記述しておくことにより、
高速対応の要求を満足させることができる。
時に、書き込み禁止機能付き半導体ディスク装置２内の
高速読み書き動作対応のＲＡＭ（４）１〜Ｎの領域、ま
たは特定のＲＡＭ（４）１〜Ｎのデバイスを指定するプ
ログラムをメインのメモリ１２に読み込んで、それを実
行するための専用ファイルに記述しておくことにより、
高速対応の要求を満足させることができる。
【００６５】従って、本実施例の書き込み禁止機能付き
半導体ディスク装置２によれば、ペリフェラルデータ信
号が入力される２入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高
耐圧バッファ回路（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路
（１０）Ｃ１〜ＣＮの論理回路を有し、このペリフェラ
ルデータ信号のＰＩＡ（１３）の内部レジスターを適時
操作できるようにプログラムを作成することにより、こ
のプログラムでペリフェラルデータ信号を制御してＲＯ
Ｍ（３）１〜Ｎへのデータの消去／重複書き込みを禁止
し、書き込み禁止機能付き半導体ディスク装置２を実現
することができ、かつこの書き込み禁止およびこの解除
は、システムのオーナーもしくはスペシャルユーザなど
の特定者のみが実施することができる。
半導体ディスク装置２によれば、ペリフェラルデータ信
号が入力される２入力ＡＮＤ回路（８）Ａ１〜ＡＮ、高
耐圧バッファ回路（９）Ｂ１〜ＢＮ、２入力ＡＮＤ回路
（１０）Ｃ１〜ＣＮの論理回路を有し、このペリフェラ
ルデータ信号のＰＩＡ（１３）の内部レジスターを適時
操作できるようにプログラムを作成することにより、こ
のプログラムでペリフェラルデータ信号を制御してＲＯ
Ｍ（３）１〜Ｎへのデータの消去／重複書き込みを禁止
し、書き込み禁止機能付き半導体ディスク装置２を実現
することができ、かつこの書き込み禁止およびこの解除
は、システムのオーナーもしくはスペシャルユーザなど
の特定者のみが実施することができる。
【００６６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００６７】たとえば、本実施例の書き込み禁止機能付
き半導体ディスク装置２については、ＰＩＡ（１３）の
内部のレジスターを適時操作できるようにプログラムを
組んでペリフェラルデータ信号を制御する場合について
説明したが、本発明は前記実施例に限定されるものでは
なく、ハードウェア的に制御することも可能である。
き半導体ディスク装置２については、ＰＩＡ（１３）の
内部のレジスターを適時操作できるようにプログラムを
組んでペリフェラルデータ信号を制御する場合について
説明したが、本発明は前記実施例に限定されるものでは
なく、ハードウェア的に制御することも可能である。
【００６８】たとえば、コンピュータシステムが暴走し
た場合は、ソフトウェアのみでは保護が無効になり、必
要なデータが破壊される危険性があるので、ハードウェ
アとしての複数のディップスイッチの組み合わせ設定に
よってプログラムでの制御と同じことができるようにす
る。
た場合は、ソフトウェアのみでは保護が無効になり、必
要なデータが破壊される危険性があるので、ハードウェ
アとしての複数のディップスイッチの組み合わせ設定に
よってプログラムでの制御と同じことができるようにす
る。
【００６９】さらに、ソフトウェアまたはハードウェア
のどちらか一方のみの設定でも、あるいは双方の複合設
定でも保護は有効になるようにしておくことにより、一
層データの破壊を防止することができる。
のどちらか一方のみの設定でも、あるいは双方の複合設
定でも保護は有効になるようにしておくことにより、一
層データの破壊を防止することができる。
【００７０】また、暗証番号の設定としてソフトウェア
を用いた場合にも、万一暴走してこれが無効になって
も、ハードウェア設定によりデータは保護されるととも
に、リセット後のシステム再起動時にソフトウェアによ
る再設定が自動的に行われるようにすれば、暴走時の保
護解除のままの状態を回避させることができる。
を用いた場合にも、万一暴走してこれが無効になって
も、ハードウェア設定によりデータは保護されるととも
に、リセット後のシステム再起動時にソフトウェアによ
る再設定が自動的に行われるようにすれば、暴走時の保
護解除のままの状態を回避させることができる。
【００７１】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野であるコンピュータシス
テムに用いられる半導体ディスク装置に適用した場合に
ついて説明したが、これに限定されるものではなく、長
時間留守番電話、録音再生機、ディジタルＢＧＭ機器な
どの他の装置の半導体ディスク装置についても広く適用
可能である。
てなされた発明をその利用分野であるコンピュータシス
テムに用いられる半導体ディスク装置に適用した場合に
ついて説明したが、これに限定されるものではなく、長
時間留守番電話、録音再生機、ディジタルＢＧＭ機器な
どの他の装置の半導体ディスク装置についても広く適用
可能である。
【００７２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７３】(1).読み書き可能なＲＯＭおよびＲＡＭを
複合的に用い、かつソフトウェア、ハードウェアまたは
その両方により制御してＲＯＭに書き込まれているデー
タの消去／重複書き込みを禁止する保護手段を有するこ
とにより、コンピュータシステムのオーナーまたはスペ
シャルユーザなどの特定者において、半導体ディスク装
置内の任意のデータ領域あるいは任意のＲＯＭデバイス
毎にデータの保護が可能となり、一般ユーザの操作ミス
またはシステムの暴走から必要なデータを守ることが可
能となる。
複合的に用い、かつソフトウェア、ハードウェアまたは
その両方により制御してＲＯＭに書き込まれているデー
タの消去／重複書き込みを禁止する保護手段を有するこ
とにより、コンピュータシステムのオーナーまたはスペ
シャルユーザなどの特定者において、半導体ディスク装
置内の任意のデータ領域あるいは任意のＲＯＭデバイス
毎にデータの保護が可能となり、一般ユーザの操作ミス
またはシステムの暴走から必要なデータを守ることが可
能となる。
【００７４】(2).前記(1) において、書き込み禁止の保
護機能を解除した場合には、一般のディスク装置として
も使用が可能となり、また用途に応じて複数のＲＯＭお
よびＲＡＭを使い分けることができるので、多種の環境
に適したシステムの構築が可能となる。
護機能を解除した場合には、一般のディスク装置として
も使用が可能となり、また用途に応じて複数のＲＯＭお
よびＲＡＭを使い分けることができるので、多種の環境
に適したシステムの構築が可能となる。
【００７５】(3).前記(1) により、従来のような磁気デ
ィスク方式におけるヘッドのリード／ライトおよびスピ
ンドルモータ制御などが不要で、しかもヘッド位置決め
制御に相当する働きはアドレス信号による電気的なアク
セスのみの単純方式なので複雑なインターフェースは必
要なく、従ってインターフェース方式の違いが生じる余
地がなく、必要なアドレス空間を確保できればどのよう
な方式のホストコンピュータとも、データバスのビット
サイズさえ合えば原理的には接続可能となり、汎用性の
向上が可能となる。
ィスク方式におけるヘッドのリード／ライトおよびスピ
ンドルモータ制御などが不要で、しかもヘッド位置決め
制御に相当する働きはアドレス信号による電気的なアク
セスのみの単純方式なので複雑なインターフェースは必
要なく、従ってインターフェース方式の違いが生じる余
地がなく、必要なアドレス空間を確保できればどのよう
な方式のホストコンピュータとも、データバスのビット
サイズさえ合えば原理的には接続可能となり、汎用性の
向上が可能となる。
【００７６】(4).前記(1) において、予め高速の読み書
き用にＲＡＭ領域またはこれに代わる高速動作デバイス
領域を指定できるようにした場合には、プログラムでＲ
ＡＭ領域または高速動作デバイス領域を指定することに
よって読み書きの高速動作の要求に対応可能となる。
き用にＲＡＭ領域またはこれに代わる高速動作デバイス
領域を指定できるようにした場合には、プログラムでＲ
ＡＭ領域または高速動作デバイス領域を指定することに
よって読み書きの高速動作の要求に対応可能となる。
【００７７】(5).前記(1) において、半導体ディスク装
置のインターフェース回路内にデコーダを内蔵した場合
には、ホストコンピュータのデータバスにエンコーダを
採用することによって、外部バス信号線は少ないながら
も半導体ディスク装置側のデコーダで元の信号線数に戻
すことができるので、データ伝送回路が少ない配線数と
小形パッケージを維持しながら実現でき、特にメモリの
チップ面積当たりのセル単位の増加が進んで半導体ディ
スク装置の需要が向上した場合に有利となる。
置のインターフェース回路内にデコーダを内蔵した場合
には、ホストコンピュータのデータバスにエンコーダを
採用することによって、外部バス信号線は少ないながら
も半導体ディスク装置側のデコーダで元の信号線数に戻
すことができるので、データ伝送回路が少ない配線数と
小形パッケージを維持しながら実現でき、特にメモリの
チップ面積当たりのセル単位の増加が進んで半導体ディ
スク装置の需要が向上した場合に有利となる。
【００７８】(6).前記(5) により、信号線を少なくする
ことができるので、ホストコンピュータ側、半導体ディ
スク装置側ともにボード設計の負担が軽減され、かつホ
ストコンピュータに対して半導体ディスク装置の着脱仕
様が要求される場合に、適用するコネクタの設計も簡単
かつ容易に可能となる。
ことができるので、ホストコンピュータ側、半導体ディ
スク装置側ともにボード設計の負担が軽減され、かつホ
ストコンピュータに対して半導体ディスク装置の着脱仕
様が要求される場合に、適用するコネクタの設計も簡単
かつ容易に可能となる。
【００７９】(7).前記(1) 〜(6) により、ＲＯＭおよび
ＲＡＭの複合的な使用によって広大なアドレス空間を実
現してメモリの取り扱い量を増大させ、かつ消去／書き
込み禁止あるいは解除可能な半導体ディスク装置を実現
させることができる。
ＲＡＭの複合的な使用によって広大なアドレス空間を実
現してメモリの取り扱い量を増大させ、かつ消去／書き
込み禁止あるいは解除可能な半導体ディスク装置を実現
させることができる。
【図１】本発明の一実施例である書き込み禁止機能付き
半導体ディスク装置およびホスト側との接続を示すブロ
ック図である。
半導体ディスク装置およびホスト側との接続を示すブロ
ック図である。
【図２】本実施例において、ホスト側のＣＰＵを示す説
明図である。
明図である。
【図３】本実施例において、アドレス信号の制御を行う
ＡＮＤ回路を示す説明図である。
ＡＮＤ回路を示す説明図である。
【図４】本実施例において、高電圧動作電源の制御を行
う高耐圧バッファ回路を示す説明図である。
う高耐圧バッファ回路を示す説明図である。
【図５】本実施例において、チップセレクト信号の制御
を行うＡＮＤ回路を示す説明図である。
を行うＡＮＤ回路を示す説明図である。
１ ホストコンピュータ ２ 書き込み禁止機能付き半導体ディスク装置 ３ ＲＯＭ ４ ＲＡＭ ５ デコーダ ６ インターフェース回路 ７ 書き込み用電源電圧回路 ８ ２入力ＡＮＤ回路（保護手段） ９ 高耐圧バッファ回路（保護手段） １０ ２入力ＡＮＤ回路（保護手段） １１ ＣＰＵ １２ メモリ １３ ＰＩＡ １４ その他の回路 １５ エンコーダ
Claims (7)
- 【請求項１】 不揮発性の書き込みおよび読み出し可能
なＲＯＭ、および随時書き込みおよび読み出し可能なＲ
ＡＭを複合的に用い、かつ前記ＲＯＭに書き込まれてい
るデータの消去／重複書き込みをソフトウェア、ハード
ウェアまたはその両方により制御して禁止する保護手段
を有し、前記保護手段により任意のＲＯＭに書き込まれ
ているデータの消去／重複書き込みを禁止することを特
徴とする書き込み禁止機能付き半導体ディスク装置。 - 【請求項２】 複数の前記ＲＯＭおよび前記ＲＡＭで構
成される１つのディスクのうち、任意のＲＯＭデバイス
に対して、任意のアドレス線を論理回路とソフトウェア
またはハードウェアあるいはその両方を用いてアクセス
を不可能にして、既に書き込まれているデータへの消去
／重複書き込み禁止が可能な前記保護手段を有し、かつ
これらの操作は特定者のみがソフトウェアまたはハード
ウェアあるいはその両方によりプロテクト解除可能とす
ることを特徴とする請求項１記載の書き込み禁止機能付
き半導体ディスク装置。 - 【請求項３】 複数の前記ＲＯＭおよび前記ＲＡＭで構
成される１つのディスクのうち、任意のＲＯＭデバイス
に対して、消去／書き込み端子に加える書き込み用電源
電圧を高耐圧論理回路とソフトウェアまたはハードウェ
アあるいはその両方を用いて印加不可能にして、既に書
き込まれているデータへの消去／重複書き込み禁止が可
能な前記保護手段を有し、かつこれらの操作は特定者の
みがソフトウェアまたはハードウェアあるいはその両方
によりプロテクト解除可能とすることを特徴とする請求
項１記載の書き込み禁止機能付き半導体ディスク装置。 - 【請求項４】 複数の前記ＲＯＭおよび前記ＲＡＭで構
成される１つのディスクのうち、任意のＲＯＭデバイス
に対して、チップセレクト端子に加える信号を論理回路
とソフトウェアまたはハードウェアあるいはその両方を
用いてデバイスの選択を不可能にして、既に書き込まれ
ているデータへの消去／重複書き込み禁止が可能な前記
保護手段を有し、かつこれらの操作は特定者のみがソフ
トウェアまたはハードウェアあるいはその両方によりプ
ロテクト解除可能とすることを特徴とする請求項１記載
の書き込み禁止機能付き半導体ディスク装置。 - 【請求項５】 前記データの読み書きに高速動作が要求
される場合に、予め高速の読み書き用にＲＡＭ領域また
はこれに代わる高速動作デバイス領域を指定可能とする
ことを特徴とする請求項１、２、３または４記載の書き
込み禁止機能付き半導体ディスク装置。 - 【請求項６】 前記半導体ディスク装置のインターフェ
ース回路内に、ホストコンピュータ側からの符号化され
た信号を復元するデコーダを内蔵することを特徴とする
請求項１、２、３または４記載の書き込み禁止機能付き
半導体ディスク装置。 - 【請求項７】 前記ＲＯＭとして、ＰＲＯＭ、ＥＰＲＯ
Ｍ、ＥＥＰＲＯＭおよびフラッシュＥＥＰＲＯＭのうち
少なくとも１つを用い、前記ＲＡＭとしてＳＲＡＭおよ
びＤＲＡＭのうち少なくとも１つを用いることを特徴と
する請求項１、２、３または４記載の書き込み禁止機能
付き半導体ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6594594A JPH07281958A (ja) | 1994-04-04 | 1994-04-04 | 書き込み禁止機能付き半導体ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6594594A JPH07281958A (ja) | 1994-04-04 | 1994-04-04 | 書き込み禁止機能付き半導体ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07281958A true JPH07281958A (ja) | 1995-10-27 |
Family
ID=13301624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6594594A Pending JPH07281958A (ja) | 1994-04-04 | 1994-04-04 | 書き込み禁止機能付き半導体ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07281958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991197A (en) * | 1997-10-17 | 1999-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having data protection feature |
-
1994
- 1994-04-04 JP JP6594594A patent/JPH07281958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5991197A (en) * | 1997-10-17 | 1999-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having data protection feature |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5754567A (en) | Write reduction in flash memory systems through ECC usage | |
| US7424593B2 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US5787493A (en) | Control method and apparatus for direct execution of a program on an external apparatus using a randomly accessible and rewritable memory | |
| US9128637B2 (en) | Logical unit operation | |
| US6397314B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| JP4165990B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリへのデータの書き込み方法 | |
| US20060036804A1 (en) | Nonvolatile memory system | |
| US8275927B2 (en) | Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method | |
| WO1997023829A1 (en) | Memory manager allowing flash memory to supplement main memory | |
| JPH0844628A (ja) | 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法 | |
| JPH04137085A (ja) | Ｉｃメモリカード | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| US5812446A (en) | Method and apparatus for the protection of non-volatile memory zones | |
| JPH07281958A (ja) | 書き込み禁止機能付き半導体ディスク装置 | |
| JP2842442B2 (ja) | マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法 | |
| US4734884A (en) | Magnetic bubble memory system with function of protecting specific storage area of bubble memory from rewriting | |
| JP4316824B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JPH08249237A (ja) | データの誤書き込み防止システム | |
| JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 | |
| JPS63225999A (ja) | 不揮発性記憶装置 | |
| JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
| JPH0944413A (ja) | ページ境界試験方法 | |
| JPS58121463A (ja) | フアイルプロテクト方式 | |
| JPH0676134A (ja) | Ｉｃカード | |
| JP2000066957A (ja) | 記録再生装置および記録再生装置の制御方法 |