JPH04137085A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH04137085A JPH04137085A JP2257379A JP25737990A JPH04137085A JP H04137085 A JPH04137085 A JP H04137085A JP 2257379 A JP2257379 A JP 2257379A JP 25737990 A JP25737990 A JP 25737990A JP H04137085 A JPH04137085 A JP H04137085A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- address
- supplied
- host side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000000873 masking effect Effects 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000013523 data management Methods 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100111303 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BCK2 gene Proteins 0.000 description 1
- 241000282887 Suidae Species 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000015927 pasta Nutrition 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
- G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮血豆上
本発明は、たとえば、画像データや文字データなどのデ
ータを記憶するためのＩＣメモリカードに関する。
ータを記憶するためのＩＣメモリカードに関する。
貨」」Ｌ術
近年、電子スチルカメラ等の画像データやワープロ等の
文字データを記録する媒体として、フロッピーディスク
に変わり、半導体メモリを用いた小型なＩＣメモリカー
ドが使用されるようになってきた。
文字データを記録する媒体として、フロッピーディスク
に変わり、半導体メモリを用いた小型なＩＣメモリカー
ドが使用されるようになってきた。
このようなＩＣメモリカードには、カード特有の不揮発
情報、たとえばカードに使用されている半導体メモリの
種類、そのメモリ容量やメモリ速度等の固定情報があら
かじめ書き込まれている。
情報、たとえばカードに使用されている半導体メモリの
種類、そのメモリ容量やメモリ速度等の固定情報があら
かじめ書き込まれている。
これら固定情報は、カードを装着したホスト処理装置に
読み取られて、そのカードに適合した制御信号によって
データの書き込みまたは読み出しを行う場合に必須のも
のであった。
読み取られて、そのカードに適合した制御信号によって
データの書き込みまたは読み出しを行う場合に必須のも
のであった。
しかしながら、従来のＩＣメモリカードにおいては、固
定情報と書き換えが行われる情報との区別を行っておら
ず、固定情報を単に蓄積部の所定の部分、たとえば領域
の最初の部分に格納しているだけであり、もしホスト処
理装置側に何らかの異常が生じて、固定情報を書き換え
るアクセスが生じた場合、その領域が固定情報以外のも
のに書き換えられてしまう危険性があった。固定情報が
書き換えられてしまうと、そのカードは、使用不能とな
って、蓄積されているデータを読み出せなくなるという
重大な問題があった。
定情報と書き換えが行われる情報との区別を行っておら
ず、固定情報を単に蓄積部の所定の部分、たとえば領域
の最初の部分に格納しているだけであり、もしホスト処
理装置側に何らかの異常が生じて、固定情報を書き換え
るアクセスが生じた場合、その領域が固定情報以外のも
のに書き換えられてしまう危険性があった。固定情報が
書き換えられてしまうと、そのカードは、使用不能とな
って、蓄積されているデータを読み出せなくなるという
重大な問題があった。
ニー刀
本発明は、このような従来技術の欠点を解消して、固定
情報が間違ってアクセスされた場合に、その固定情報を
保護することができるＩＣメモリカードを提供すること
を目的とする。
情報が間違ってアクセスされた場合に、その固定情報を
保護することができるＩＣメモリカードを提供すること
を目的とする。
兄ｊ１肩ｌ示
本発明によれば、ホスト側に着脱自在に形成された入出
力部と、データを蓄積するための半導体メモリからなる
蓄積部と、この蓄積部にホスト側のデータを書き込みま
たはホスト側へ蓄積部のデータを読み出すための制御を
行う制御部とを備えたＩＣメモリカードにおいて、蓄積
部に、書き換え不可な固定情報があらかしめ書き込まれ
た固定領域と、書き換え可能なデータの管理情報および
データが書き込まれる変動領域とを有し、制御部が、蓄
積部の固定領域がアクセスされたことを検知して検知信
号を送出するアドレス検知手段と、このアドレス検知手
段にて固定領域にアクセスが行われたことを検知した場
合に、ホスト側から供給されるデータの書き込みのため
の制御信号をアドレス検知手段から送出された検知信号
にてマスクして蓄積部へのデータの書き込みを禁止する
リードライト制御手段とが備えられていることを特徴と
する。
力部と、データを蓄積するための半導体メモリからなる
蓄積部と、この蓄積部にホスト側のデータを書き込みま
たはホスト側へ蓄積部のデータを読み出すための制御を
行う制御部とを備えたＩＣメモリカードにおいて、蓄積
部に、書き換え不可な固定情報があらかしめ書き込まれ
た固定領域と、書き換え可能なデータの管理情報および
データが書き込まれる変動領域とを有し、制御部が、蓄
積部の固定領域がアクセスされたことを検知して検知信
号を送出するアドレス検知手段と、このアドレス検知手
段にて固定領域にアクセスが行われたことを検知した場
合に、ホスト側から供給されるデータの書き込みのため
の制御信号をアドレス検知手段から送出された検知信号
にてマスクして蓄積部へのデータの書き込みを禁止する
リードライト制御手段とが備えられていることを特徴と
する。
実施例の説明
次に本発明に係るＩＣメモリカードの一実施例を図面を
参照して詳細に説明する。
参照して詳細に説明する。
この実施例におけるＩＣメモリカードは、第１図に示す
ように、データを記憶するためのメインメモリ部ＩＯと
、このメインメモリ部１０の書き込み制御、または読み
出し制御を行うための制御部２０と、ホスト処理装置に
着脱自在に形成された入出力部３０とから構成されてい
る。
ように、データを記憶するためのメインメモリ部ＩＯと
、このメインメモリ部１０の書き込み制御、または読み
出し制御を行うための制御部２０と、ホスト処理装置に
着脱自在に形成された入出力部３０とから構成されてい
る。
メインメモリ部ＩＯは、ブロック消去型のＥＥＰＲＯＭ
（電気的に消去・書込可能なＲＯＭ）にて構成されてい
る。このＥＥＰＲＯ＆４の消去単位（ブロック）は、こ
の実施例の場合、たとえば、画像データの記憶単位すな
わちクラスタ単位にて行われる。このメインメモリ部Ｉ
Ｏは、その記憶領域が固定情報領域と、カード情報領域
と、画像データ等の記録データを記憶するデータ領域と
から形成されている。
（電気的に消去・書込可能なＲＯＭ）にて構成されてい
る。このＥＥＰＲＯ＆４の消去単位（ブロック）は、こ
の実施例の場合、たとえば、画像データの記憶単位すな
わちクラスタ単位にて行われる。このメインメモリ部Ｉ
Ｏは、その記憶領域が固定情報領域と、カード情報領域
と、画像データ等の記録データを記憶するデータ領域と
から形成されている。
固定情報領域には、メインメモリ部ＩＯに使用されてい
る半導体メモリがＥＥＰＲＯＭにて構成されている旨を
示すメモリ種類、そのメモリサイズ、バイト当たりの書
き込み所要時間、消去時間、アクセス時間等のメモリ速
度、およびメーカ名等のカード固有の固定情報が書き込
まれている。この固定情報は、メインメモリ部ｌＯの記
゛ｌ領域の先頭アドレス゛’ｏｏｏｏｏｏ°°からたと
えば”００００ Ｆ Ｆ ”のクラスタに書き込まれて
おり、この固定情報は、カードをホストに装着した時点
にて読み出されて、そのカードを使用するために適合し
た制御信号をホスト側にて送出するための指針となる情
報である。この固定情報がホスト側に適合しないもので
あれば、ホスト側にエラー表示等が行われて、データの
読み込みおよび書き込みが一切禁止される。カード情報
領域には、記録データの種類、その撮影年月日、記録デ
ータのスタートクラスタナンバー、エンドクラスタナン
バー、圧縮モード、入力デバイス、水平画素数、垂直画
素数等の記録データに関する情報が書き込まれる。この
カード情報は、固定情報のクラスタに続くクラスタに書
き込まれて、データを書き込むたびに書き換えられる。
る半導体メモリがＥＥＰＲＯＭにて構成されている旨を
示すメモリ種類、そのメモリサイズ、バイト当たりの書
き込み所要時間、消去時間、アクセス時間等のメモリ速
度、およびメーカ名等のカード固有の固定情報が書き込
まれている。この固定情報は、メインメモリ部ｌＯの記
゛ｌ領域の先頭アドレス゛’ｏｏｏｏｏｏ°°からたと
えば”００００ Ｆ Ｆ ”のクラスタに書き込まれて
おり、この固定情報は、カードをホストに装着した時点
にて読み出されて、そのカードを使用するために適合し
た制御信号をホスト側にて送出するための指針となる情
報である。この固定情報がホスト側に適合しないもので
あれば、ホスト側にエラー表示等が行われて、データの
読み込みおよび書き込みが一切禁止される。カード情報
領域には、記録データの種類、その撮影年月日、記録デ
ータのスタートクラスタナンバー、エンドクラスタナン
バー、圧縮モード、入力デバイス、水平画素数、垂直画
素数等の記録データに関する情報が書き込まれる。この
カード情報は、固定情報のクラスタに続くクラスタに書
き込まれて、データを書き込むたびに書き換えられる。
データ領域は、文字通りデータが記録される領域であり
、カード情報が書き込まれたアドレス以下のクラスタ全
域に割り当てられている。これらカード情報領域とデー
タ領域がホスト側にて書き込み可能な可変領域を構成し
ている。このメインメモリ部１０には、データの書き込
みまたは読み出しのためのアドレス信号がそれぞれ供給
される複数のアドレス端子ＡＴと、書き込みまたは読み
出しもしくは消去のための制御信号が供給される制御端
子ＣＴと、データを書き込むまたは読み出すためのデー
タ端子ＤＴとが備えられている。
、カード情報が書き込まれたアドレス以下のクラスタ全
域に割り当てられている。これらカード情報領域とデー
タ領域がホスト側にて書き込み可能な可変領域を構成し
ている。このメインメモリ部１０には、データの書き込
みまたは読み出しのためのアドレス信号がそれぞれ供給
される複数のアドレス端子ＡＴと、書き込みまたは読み
出しもしくは消去のための制御信号が供給される制御端
子ＣＴと、データを書き込むまたは読み出すためのデー
タ端子ＤＴとが備えられている。
制御部２０は、コネクタ３０を介して供給されるアドレ
ス信号またはデータ信号をアドレス線５００またはデー
タ線５０２に振り分け、メインメモリ １０から読み出
されたデータをコネクタ３０を介してホスト側へ転送す
る双方向のバス制御器２００と、コネクタ３０を介して
供給される制御信号を読み込んで、メインメモリ部ＩＯ
に書き込みまたは読み出しもしくは消去のための制御信
号を送出するリードライト制御器２０２と、バス制御器
２００からアドレス線を介して転送されるアドレス信号
をラッチするアドレスカウンタ２０４と、このアドレス
カウンタ２００からメインメモリ部ｌＯへ転送されるア
ドレス信号を読み取って、そのアドレスが固定情報領域
” ｏ ｏ ｏ ｏ ｏ ｏ”〜”０ＯＯＯＦＦ”の場
合に検知信号Ｄｅｔを送出するアドレスデコーダ２０６
とを備えている。
ス信号またはデータ信号をアドレス線５００またはデー
タ線５０２に振り分け、メインメモリ １０から読み出
されたデータをコネクタ３０を介してホスト側へ転送す
る双方向のバス制御器２００と、コネクタ３０を介して
供給される制御信号を読み込んで、メインメモリ部ＩＯ
に書き込みまたは読み出しもしくは消去のための制御信
号を送出するリードライト制御器２０２と、バス制御器
２００からアドレス線を介して転送されるアドレス信号
をラッチするアドレスカウンタ２０４と、このアドレス
カウンタ２００からメインメモリ部ｌＯへ転送されるア
ドレス信号を読み取って、そのアドレスが固定情報領域
” ｏ ｏ ｏ ｏ ｏ ｏ”〜”０ＯＯＯＦＦ”の場
合に検知信号Ｄｅｔを送出するアドレスデコーダ２０６
とを備えている。
バス制御器２００は、コネクタ３０を介してホスト側か
ら転送される書き込みまたは読み出しのためにメインメ
モリをアクセスするためのアドレス信号をアドレスカウ
ンタ２０７へ転送する制御と、アドレス信号と同一信号
線にて供給されるデータ信号をメインメモリ部ＩＯに転
送、またはメインメモリ部から読み出されたデータをホ
スト側へ転送する双方向の制御回路である。
ら転送される書き込みまたは読み出しのためにメインメ
モリをアクセスするためのアドレス信号をアドレスカウ
ンタ２０７へ転送する制御と、アドレス信号と同一信号
線にて供給されるデータ信号をメインメモリ部ＩＯに転
送、またはメインメモリ部から読み出されたデータをホ
スト側へ転送する双方向の制御回路である。
リードライト制御器２０２は、コネクタ３０を介して供
給されるリードライト識別信号Ｒ／Ｗと、アドレスデー
タ識別信号と、バスクロックＢＣＫとを読み込んでメイ
ンメモリ部１０に書き込みまたは読み出しもしくは消去
のための制御信号を送出する。
給されるリードライト識別信号Ｒ／Ｗと、アドレスデー
タ識別信号と、バスクロックＢＣＫとを読み込んでメイ
ンメモリ部１０に書き込みまたは読み出しもしくは消去
のための制御信号を送出する。
より詳細には、リードライト制御信号Ｒ／ＷがＬＯＷレ
ベルにて供給されて、アドレスデータ識別信号がＨｉｇ
ｈレベルで供給されているときに、バスクロックＢ（Ｊ
が供給されると、データを書き込むための許可信号ＲＥ
を送出し、リードライト制御信号Ｒ／Ｗが旧ｇｈレベル
にて供給されて、アドレスブタ識別信号Ａ／Ｄが旧ｇｈ
レベルで供給されているときに、バスクロックＢＧＫが
供給されると、データを読み出すための許可信号ＷＥを
送出し、メインメモリ部ｌＯのクラスタに上書きが生し
た場合に図示されていない回路から消去信号を受けてメ
インメモリ部ＩＯに消去信号ＥＲを供給する。また、こ
の実施例におけるリードライト制御器２０２は、アドレ
スデコーダ２０６から固定領域のアドレスを検知した信
号Ｄｅｔを受けた場合に、上記書き込みのための許可信
号ＷＥをマスクしてその制御信号を送出させないように
構成されている。より詳細には、第２図に示すように、
書き込みのための許可信号ＷＥを送出するアンドゲート
３００にアドレスデコーダ２０６から送出される検知信
号ｎｅｔを供給して許可信号ＷＥをマスクしてライトパ
ルスＷＥが送出しない構成である。なお、この第２図は
、書き込みのための制御回路のみを示し、読み出しおよ
び消去の部分は説明の都合上省略されている。
ベルにて供給されて、アドレスデータ識別信号がＨｉｇ
ｈレベルで供給されているときに、バスクロックＢ（Ｊ
が供給されると、データを書き込むための許可信号ＲＥ
を送出し、リードライト制御信号Ｒ／Ｗが旧ｇｈレベル
にて供給されて、アドレスブタ識別信号Ａ／Ｄが旧ｇｈ
レベルで供給されているときに、バスクロックＢＧＫが
供給されると、データを読み出すための許可信号ＷＥを
送出し、メインメモリ部ｌＯのクラスタに上書きが生し
た場合に図示されていない回路から消去信号を受けてメ
インメモリ部ＩＯに消去信号ＥＲを供給する。また、こ
の実施例におけるリードライト制御器２０２は、アドレ
スデコーダ２０６から固定領域のアドレスを検知した信
号Ｄｅｔを受けた場合に、上記書き込みのための許可信
号ＷＥをマスクしてその制御信号を送出させないように
構成されている。より詳細には、第２図に示すように、
書き込みのための許可信号ＷＥを送出するアンドゲート
３００にアドレスデコーダ２０６から送出される検知信
号ｎｅｔを供給して許可信号ＷＥをマスクしてライトパ
ルスＷＥが送出しない構成である。なお、この第２図は
、書き込みのための制御回路のみを示し、読み出しおよ
び消去の部分は説明の都合上省略されている。
アドレスカウンタ２０４は、アドレス信号のバイト数に
対応した個数のカウンタからなり、バイト単位にて読み
込まれるアドレス信号をそれぞれバスクロックＢＣＫに
同期してラッチして、メインメモリ部ｌＯの所定のアド
レス端子ＡＴに転送する回路である。
対応した個数のカウンタからなり、バイト単位にて読み
込まれるアドレス信号をそれぞれバスクロックＢＣＫに
同期してラッチして、メインメモリ部ｌＯの所定のアド
レス端子ＡＴに転送する回路である。
アドレスデコーダ２０６は、アドレスカウンタ２０４か
ら送出されるアドレス信号を各バイト毎に読み取って、
そのアドレスがｏｏｏｏｏｏ°′〜”０ＯＯＯＦＦ”の
場合に、検知信号ｎｅｔをリードライト制御器２０２へ
送出する。より詳細には、アドレス信号が３バイトにて
送信されるこの実施例の場合、上位８ビツトの論理和が
”０゛°、かつ中位８ビツトの論理和が°０”、かつ下
位８ビツトの論理和が”０”または′”１′°の場合に
検知信号ｎｅｔを送出する。この検知信号ｎｅｔは、ア
ドレスデータ識別信号Ａ／Ｄの立ち上がり前から立ち下
がり時点まで送出されている。
ら送出されるアドレス信号を各バイト毎に読み取って、
そのアドレスがｏｏｏｏｏｏ°′〜”０ＯＯＯＦＦ”の
場合に、検知信号ｎｅｔをリードライト制御器２０２へ
送出する。より詳細には、アドレス信号が３バイトにて
送信されるこの実施例の場合、上位８ビツトの論理和が
”０゛°、かつ中位８ビツトの論理和が°０”、かつ下
位８ビツトの論理和が”０”または′”１′°の場合に
検知信号ｎｅｔを送出する。この検知信号ｎｅｔは、ア
ドレスデータ識別信号Ａ／Ｄの立ち上がり前から立ち下
がり時点まで送出されている。
人出力部３０は、本実施例では、日本電子工業振興協会
ｆＪＥＩＤＡｌ ｒ ＩＣメモリカードガイドライン
」第３版で提唱されている２０ビンのＩ１０バスインタ
フェースが用いられている。このガイドラインの入出力
部３０には、２つのＧＮＤ端子と、アドレス信号および
データ信号が供給される８つのデータ端子ｆＤＯ〜０７
１ と、共通電源Ｖｃｃが供給される共通電源端子と、
書き込みまたは消去の際にプログラム電源Ｖｌ）Ｉ）が
供給されるプログラム電源端子と、２つのステート端子
および２つのクロック端子等が備えられており、この実
施例においては、そのステート端子の１つに、アドレス
信号とデータ信号とを識別するための２値信号が供給さ
れるアドレスデータ識別（Ａ／Ｄ）端子が割り当てられ
、もう１つのステート端子に、データの書き込みおよび
読み出しの区別を行うための２値信号が供給されるリー
ドライト（Ｒ／１１端子が割り当てられ、１つのクロッ
ク端子に、アドレス信号およびデータ信号の各バイト毎
に同期したバスクロックが供給されるバスクロックｆＢ
ｃに）端子が割り当てられている。この実施例の場合、
もう１つのクロック端子は、データの書き込みまたは読
み出しに直接関係がなく、予備端子となって他の機能が
割り当てられる。なお、第１図において、人出力部３０
が接続されるホスト側のバスは、データバス４００と制
御バス４１０にて示されている。
ｆＪＥＩＤＡｌ ｒ ＩＣメモリカードガイドライン
」第３版で提唱されている２０ビンのＩ１０バスインタ
フェースが用いられている。このガイドラインの入出力
部３０には、２つのＧＮＤ端子と、アドレス信号および
データ信号が供給される８つのデータ端子ｆＤＯ〜０７
１ と、共通電源Ｖｃｃが供給される共通電源端子と、
書き込みまたは消去の際にプログラム電源Ｖｌ）Ｉ）が
供給されるプログラム電源端子と、２つのステート端子
および２つのクロック端子等が備えられており、この実
施例においては、そのステート端子の１つに、アドレス
信号とデータ信号とを識別するための２値信号が供給さ
れるアドレスデータ識別（Ａ／Ｄ）端子が割り当てられ
、もう１つのステート端子に、データの書き込みおよび
読み出しの区別を行うための２値信号が供給されるリー
ドライト（Ｒ／１１端子が割り当てられ、１つのクロッ
ク端子に、アドレス信号およびデータ信号の各バイト毎
に同期したバスクロックが供給されるバスクロックｆＢ
ｃに）端子が割り当てられている。この実施例の場合、
もう１つのクロック端子は、データの書き込みまたは読
み出しに直接関係がなく、予備端子となって他の機能が
割り当てられる。なお、第１図において、人出力部３０
が接続されるホスト側のバスは、データバス４００と制
御バス４１０にて示されている。
次に、上記構成におけるＩＣメモリカードの動作および
データ人出力方法を説明する。
データ人出力方法を説明する。
操作者は、このＩＣメモリカードを、その入出力部３０
を電子スチルカメラ等のホスト処理装置に接続すること
により装着して、ホスト処理装置の所定の操作を行う。
を電子スチルカメラ等のホスト処理装置に接続すること
により装着して、ホスト処理装置の所定の操作を行う。
まず、データの書き込みを行う場合は、第３図に示すよ
うに、ホスト側からデータの書き込み番地を指定するア
ドレス信号が入出力部３０のデータ端子ＤＯ〜Ｄ７を介
して１バイトづつ連続的に３回続けて送られてくる。こ
の場合、ホスト側から制御信号として、アドレスデータ
識別信号Ａ／Ｄが入出力部３０の端子にＬＯＷレベルと
なって供給され、さらにリードライト識別信号Ｒ／Ｗが
ＬＯＷレベルとなって入出力部３０の端子へ供給される
。これら制御信号は、入出力部３０を介してリードライ
ト制御器２０２に供給されて、また、アドレスデータ識
別信号Ａ／Ｄは、バス制御器２００に供給される。これ
により、リードライト制御器２０２は、バスクロツタＢ
ＣＫの出力待ち状態となり、バス制御器２００は、アド
レスデータ識別信号Ａ／Ｄがアドレス信号の読み込みで
あることを判断して、送出バスをアドレス線５００に切
り換える。この状態で、ホスト側から上位８ビツトのア
ドレス信号ＡＯ〜Ａ７が供給され、これとともに−回目
のバスクロックＢＣＫＩが供給されると、アドレスカウ
ンタ２０４は、上位８ビツトのアドレス信号をラッチし
て、−回目のバスクロックＢＣＫＩに同期してメインメ
モリ部１０へ転送する。このとき、アドレスレコーダ２
０６は、アドレスカウンタ２０４から送出される上位８
ビツトのアドレス信号を読み取ってその論理和を取り、
その論理和が”０”か否かを判別する。次いで、ホスト
からアドレスの中位８ビツトが供給され、これとともに
二回目のバスクロックＢＣＫ２がされると、上記と同様
にアドレスカウンタ２０４は、ブタ制御部２００を介し
て転送された中位８ビツトのアドレス信号をラッチして
メインメモリｌロム転送する。このとき、アドレスデコ
ーダ２０６は、メインメモリ部１０へ転送されるアドレ
ス信号を読み取って、その論理和をとり、その論理和か
”０”か否かを判別する。続いて、ホスト側から下位８
ビツトのアドレス信号が供給され、三回目のバスクロッ
クＢＣＫ３が供給されると、アドレスカウンタ２０４は
、上記と同様に下位８ビツトのアドレス信号をラッチし
てメインメモリ部ＩＯに転送する。またこのとき、上記
と同様にアドレスレコーダ２０６は、転送される下位８
ビツトのアドレス信号の論理和をとる。これにより、ア
ドレスレコーダ２０６は、前回の２バイトの論理和と合
わせてアクセスされるアドレスが“ｏｏｏｏｏｏ”〜″
０ＯＯＯＦＦ”の固定領域の場合に、検知信号ｎｅｔを
リードライト制御器２０２へ送出して、それ以外の可変
領域のアドレスのときには検知信号を送出しない。
うに、ホスト側からデータの書き込み番地を指定するア
ドレス信号が入出力部３０のデータ端子ＤＯ〜Ｄ７を介
して１バイトづつ連続的に３回続けて送られてくる。こ
の場合、ホスト側から制御信号として、アドレスデータ
識別信号Ａ／Ｄが入出力部３０の端子にＬＯＷレベルと
なって供給され、さらにリードライト識別信号Ｒ／Ｗが
ＬＯＷレベルとなって入出力部３０の端子へ供給される
。これら制御信号は、入出力部３０を介してリードライ
ト制御器２０２に供給されて、また、アドレスデータ識
別信号Ａ／Ｄは、バス制御器２００に供給される。これ
により、リードライト制御器２０２は、バスクロツタＢ
ＣＫの出力待ち状態となり、バス制御器２００は、アド
レスデータ識別信号Ａ／Ｄがアドレス信号の読み込みで
あることを判断して、送出バスをアドレス線５００に切
り換える。この状態で、ホスト側から上位８ビツトのア
ドレス信号ＡＯ〜Ａ７が供給され、これとともに−回目
のバスクロックＢＣＫＩが供給されると、アドレスカウ
ンタ２０４は、上位８ビツトのアドレス信号をラッチし
て、−回目のバスクロックＢＣＫＩに同期してメインメ
モリ部１０へ転送する。このとき、アドレスレコーダ２
０６は、アドレスカウンタ２０４から送出される上位８
ビツトのアドレス信号を読み取ってその論理和を取り、
その論理和が”０”か否かを判別する。次いで、ホスト
からアドレスの中位８ビツトが供給され、これとともに
二回目のバスクロックＢＣＫ２がされると、上記と同様
にアドレスカウンタ２０４は、ブタ制御部２００を介し
て転送された中位８ビツトのアドレス信号をラッチして
メインメモリｌロム転送する。このとき、アドレスデコ
ーダ２０６は、メインメモリ部１０へ転送されるアドレ
ス信号を読み取って、その論理和をとり、その論理和か
”０”か否かを判別する。続いて、ホスト側から下位８
ビツトのアドレス信号が供給され、三回目のバスクロッ
クＢＣＫ３が供給されると、アドレスカウンタ２０４は
、上記と同様に下位８ビツトのアドレス信号をラッチし
てメインメモリ部ＩＯに転送する。またこのとき、上記
と同様にアドレスレコーダ２０６は、転送される下位８
ビツトのアドレス信号の論理和をとる。これにより、ア
ドレスレコーダ２０６は、前回の２バイトの論理和と合
わせてアクセスされるアドレスが“ｏｏｏｏｏｏ”〜″
０ＯＯＯＦＦ”の固定領域の場合に、検知信号ｎｅｔを
リードライト制御器２０２へ送出して、それ以外の可変
領域のアドレスのときには検知信号を送出しない。
この後、ホスト側からデータ信号が１バイト分送られて
くる。この際に、ホストは、アドレス識別端子Ａ／Ｄを
旧ｇｈレベルとする信号を送出する。
くる。この際に、ホストは、アドレス識別端子Ａ／Ｄを
旧ｇｈレベルとする信号を送出する。
これにより、バス制御器２０２は、送出バスをデータ線
５０２に切り換えて、ホスト側から供給されるデータ信
号をメインメモリ部ｌＯのデータ端子ＤＴへ転送する。
５０２に切り換えて、ホスト側から供給されるデータ信
号をメインメモリ部ｌＯのデータ端子ＤＴへ転送する。
続いてホスト側からパスタロックＢＣ：に４が送出され
ると、リードライト制御器２０２は、書き込みのための
許可信号ＷＥを送出する。このときアクセスされている
アドレスが固定領域″ｏｏｏｏｏｏ″〜”０ＯＯＯＦＦ
″であるときは、リードライト制御器２０２のアントゲ
ート３００に検知信号Ｄｅｔが供給されているので、許
可信号ＷＥは検知信号ｎｅｔにマスクされて送出されず
、メインメモリ部１０に供給されたデータの書き込みは
行われない。
ると、リードライト制御器２０２は、書き込みのための
許可信号ＷＥを送出する。このときアクセスされている
アドレスが固定領域″ｏｏｏｏｏｏ″〜”０ＯＯＯＦＦ
″であるときは、リードライト制御器２０２のアントゲ
ート３００に検知信号Ｄｅｔが供給されているので、許
可信号ＷＥは検知信号ｎｅｔにマスクされて送出されず
、メインメモリ部１０に供給されたデータの書き込みは
行われない。
データの書き込みが終了すると、ホストは、アドレスデ
ータ識別信号−Ａ／Ｄ７！ｉ：Ｌｏｗレベルに戻して１
次の処理に移る。このとき、アドレスカウンタ２０６は
、アドレスデータ識別信号Ａ／Ｄの立ち下がりを検出し
て、検知信号ｎｅｔを発生を停止する。
ータ識別信号−Ａ／Ｄ７！ｉ：Ｌｏｗレベルに戻して１
次の処理に移る。このとき、アドレスカウンタ２０６は
、アドレスデータ識別信号Ａ／Ｄの立ち下がりを検出し
て、検知信号ｎｅｔを発生を停止する。
このように、本実施例においては、固定領域への書き込
みのアクセスが生した場合、そのアドレスを検知して、
書き込み許可信号ＷＥをマスクするので、固定領域の書
き換えが行なわれるおそれがなく、ＩＣメモリカードが
使用できなくなることを防止することができる。
みのアクセスが生した場合、そのアドレスを検知して、
書き込み許可信号ＷＥをマスクするので、固定領域の書
き換えが行なわれるおそれがなく、ＩＣメモリカードが
使用できなくなることを防止することができる。
なお、上記実施例においては、メインメモリ部をＥＥＰ
ＲＯＭにて構成したが、この発明の場合、ＳＲＡＭであ
ってもよい。
ＲＯＭにて構成したが、この発明の場合、ＳＲＡＭであ
ってもよい。
処理
以上詳細に説明したように本発明によるＩＣメモリカー
ドによれば、アドレス検知手段によって、蓄積部の固定
領域がアクセスされたことを検知して、その検知信号を
送出することにより、リードライト制御部が、その検知
信号にて、ホスト側から送出される書き込みのための制
御信号をマスクして蓄積部へのデータの書き込みを禁止
するように構成したので、ホスト側に異常が生じて固定
情報の書き換えが発生しても、その書き換えが行われる
ことがない。したがって、ＩＣメモリカードが使用でき
なくなって、今まで記録されていたブタを読み出せなく
なるという問題を解消することができる。
ドによれば、アドレス検知手段によって、蓄積部の固定
領域がアクセスされたことを検知して、その検知信号を
送出することにより、リードライト制御部が、その検知
信号にて、ホスト側から送出される書き込みのための制
御信号をマスクして蓄積部へのデータの書き込みを禁止
するように構成したので、ホスト側に異常が生じて固定
情報の書き換えが発生しても、その書き換えが行われる
ことがない。したがって、ＩＣメモリカードが使用でき
なくなって、今まで記録されていたブタを読み出せなく
なるという問題を解消することができる。
第１図は本発明によるＩＣメモリカードの実施例を示す
ブロック図、 第２図は同実施例におけるリードライト剥ｔｋｙ’４−
９部分構成を示す回路図、 第３図は、同実施例におけるデータ人出力方法を説明す
るためのフローチャートである。 主要部 の″−の説明 １０ 、、、メインメモリ部 ２０ 、、、制御部 ３０ 、、、入出力部 ２００、、、バス制御器 ２０２、 、 リードライト制御器 ２０４、 、 、アドレスカウンタ ２０６、 、 、アドレスレコーダ ５００、 、 、アドレス線 ５０２、 、 、データ線 Ａ／Ｄ、 、 、アドレスデータ識別信号ＢＣＫ 、、
、バスクロック Ｒ／Ｗ、 、 、リードライト識別信号ＷＥ、、、書き
込み許可信号
ブロック図、 第２図は同実施例におけるリードライト剥ｔｋｙ’４−
９部分構成を示す回路図、 第３図は、同実施例におけるデータ人出力方法を説明す
るためのフローチャートである。 主要部 の″−の説明 １０ 、、、メインメモリ部 ２０ 、、、制御部 ３０ 、、、入出力部 ２００、、、バス制御器 ２０２、 、 リードライト制御器 ２０４、 、 、アドレスカウンタ ２０６、 、 、アドレスレコーダ ５００、 、 、アドレス線 ５０２、 、 、データ線 Ａ／Ｄ、 、 、アドレスデータ識別信号ＢＣＫ 、、
、バスクロック Ｒ／Ｗ、 、 、リードライト識別信号ＷＥ、、、書き
込み許可信号
Claims (1)
- 【特許請求の範囲】 ホスト側に着脱自在に形成された入出力部と、データ
を蓄積するための半導体メモリからなる蓄積部と、該蓄
積部にホスト側のデータを書き込みまたはホスト側へ蓄
積部のデータを読み出すための制御を行う制御部とを備
えたＩＣメモリカードにおいて、 前記蓄積部は、書き換え不可な固定情報があらかじめ書
き込まれた固定領域と、書き換え可能なデータの管理情
報およびデータが書き込まれる可変領域とを有し、 前記制御部は、前記蓄積部の固定領域がアクセスされた
ことを検知して検知信号を送出するアドレス検知手段と
、該アドレス検知手段にて固定領域にアクセスが行われ
たことを検知した場合に、ホスト側から供給されるデー
タの書き込みのための制御信号をアドレス検知手段から
送出された検知信号にてマスクして前記蓄積部へのデー
タの書き込みを禁止するリードライト制御手段とが備え
られていることを特徴とするＩＣメモリカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257379A JP3016490B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
| US08/294,870 US5604917A (en) | 1990-09-28 | 1994-08-29 | IC memory card having masking function for preventing writing of data into a fixed memory area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257379A JP3016490B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137085A true JPH04137085A (ja) | 1992-05-12 |
| JP3016490B2 JP3016490B2 (ja) | 2000-03-06 |
Family
ID=17305572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257379A Expired - Lifetime JP3016490B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5604917A (ja) |
| JP (1) | JP3016490B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8345507B2 (en) | 2009-10-14 | 2013-01-01 | Seiko Epson Corporation | Storage device, substrate, liquid container, system and control method of storage device |
| US8514654B2 (en) | 2009-09-08 | 2013-08-20 | Seiko Epson Corporation | Storage apparatus, substrate, liquid container, system, and control method of the storage apparatus |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2729151B2 (ja) * | 1994-10-19 | 1998-03-18 | 日本電気アイシーマイコンシステム株式会社 | 記憶制御装置 |
| JPH08235084A (ja) | 1995-02-23 | 1996-09-13 | Fujitsu Ltd | 伝送線制御装置多重化システム |
| US6556209B2 (en) * | 1995-10-13 | 2003-04-29 | Sony Corporation | Memory apparatus of digital video signal |
| US6055593A (en) * | 1996-12-31 | 2000-04-25 | Intel Corporation | Dual information structures for different electronic data storage card environments |
| JPH11138918A (ja) * | 1997-11-14 | 1999-05-25 | Brother Ind Ltd | 画像形成装置 |
| JP2001118042A (ja) * | 1999-10-19 | 2001-04-27 | Hitachi Ltd | カード監視方法 |
| EP1102172B1 (en) * | 1999-11-22 | 2007-03-14 | A-DATA Technology Co., Ltd. | Dual interface memory card and adapter module for the same |
| US6578125B2 (en) * | 2000-02-14 | 2003-06-10 | Sanyo Electric Co., Ltd. | Memory access circuit and memory access control circuit |
| US6438638B1 (en) | 2000-07-06 | 2002-08-20 | Onspec Electronic, Inc. | Flashtoaster for reading several types of flash-memory cards with or without a PC |
| US7278051B2 (en) * | 2000-07-06 | 2007-10-02 | Onspec Electronic, Inc. | Field-operable, stand-alone apparatus for media recovery and regeneration |
| US7252240B1 (en) | 2000-07-06 | 2007-08-07 | Onspec Electronics, Inc. | Memory module which includes a form factor connector |
| US7295443B2 (en) * | 2000-07-06 | 2007-11-13 | Onspec Electronic, Inc. | Smartconnect universal flash media card adapters |
| US7493437B1 (en) | 2000-07-06 | 2009-02-17 | Mcm Portfolio Llc | Flashtoaster for reading several types of flash memory cards with or without a PC |
| JP2002197415A (ja) * | 2000-12-27 | 2002-07-12 | Fujitsu Ltd | データ記憶装置 |
| EP1251449A1 (en) * | 2001-04-17 | 2002-10-23 | Thomson Licensing S.A. | System with IC card deactivation before a hardware reset |
| US7133926B2 (en) * | 2001-09-28 | 2006-11-07 | Hewlett-Packard Development Company, L.P. | Broadcast compressed firmware flashing |
| US20030217247A1 (en) * | 2002-05-17 | 2003-11-20 | Sun Microsystems, Inc. | Method and system for storing field replaceable unit static and dynamic information |
| JP3513147B2 (ja) * | 2002-05-29 | 2004-03-31 | 株式会社ハギワラシスコム | Ｕｓｂストレージデバイス及びその制御装置 |
| US20060007738A1 (en) * | 2004-07-09 | 2006-01-12 | Shinji Inoue | Area management type memory system, area management type memory unit and area management type memory controller |
| US8130567B2 (en) | 2008-12-24 | 2012-03-06 | Stmicroelectronics Pvt. Ltd. | Write circuitry for hierarchical memory architecture |
| EP2280488A1 (en) * | 2009-06-30 | 2011-02-02 | STMicroelectronics S.r.l. | Transmission and reception apparatus for digital signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159295A (ja) * | 1986-01-07 | 1987-07-15 | Toshiba Corp | 携帯可能電子装置 |
| JPH01219982A (ja) * | 1988-02-29 | 1989-09-01 | Hitachi Maxell Ltd | Ｉｃカード |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4380070A (en) * | 1979-11-20 | 1983-04-12 | Lockheed Corporation | Automatic circuit identifier |
| US4291404A (en) * | 1979-11-20 | 1981-09-22 | Lockheed Corporation | Automatic circuit tester with improved voltage regulator |
| JPS5927349A (ja) * | 1982-08-03 | 1984-02-13 | Sharp Corp | 電子機器 |
| DE3380465D1 (en) * | 1982-09-20 | 1989-09-28 | Toshiba Kk | Video ram write control apparatus |
| JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63253493A (ja) * | 1987-04-09 | 1988-10-20 | Mitsubishi Electric Corp | 情報記録システム |
| US5129060A (en) * | 1987-09-14 | 1992-07-07 | Visual Information Technologies, Inc. | High speed image processing computer |
| JPH0752388B2 (ja) * | 1988-08-03 | 1995-06-05 | 三菱電機株式会社 | Ｉｃメモリカード |
| JPH0314083A (ja) * | 1989-06-12 | 1991-01-22 | Toshiba Corp | 携帯可能電子装置 |
| EP0438978A1 (en) * | 1990-01-24 | 1991-07-31 | Alberto Rodolico | Compaction container for domestic solid waste |
| JP2549189B2 (ja) * | 1990-07-17 | 1996-10-30 | 三菱電機株式会社 | Ｉｃカード |
-
1990
- 1990-09-28 JP JP2257379A patent/JP3016490B2/ja not_active Expired - Lifetime
-
1994
- 1994-08-29 US US08/294,870 patent/US5604917A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159295A (ja) * | 1986-01-07 | 1987-07-15 | Toshiba Corp | 携帯可能電子装置 |
| JPH01219982A (ja) * | 1988-02-29 | 1989-09-01 | Hitachi Maxell Ltd | Ｉｃカード |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8514654B2 (en) | 2009-09-08 | 2013-08-20 | Seiko Epson Corporation | Storage apparatus, substrate, liquid container, system, and control method of the storage apparatus |
| US8345507B2 (en) | 2009-10-14 | 2013-01-01 | Seiko Epson Corporation | Storage device, substrate, liquid container, system and control method of storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5604917A (en) | 1997-02-18 |
| JP3016490B2 (ja) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137085A (ja) | Ｉｃメモリカード | |
| US5745912A (en) | Memory card apparatus including a link table for managing the correspondency between the recorded contents in the memory card and that in the link table | |
| US6731537B2 (en) | Non-volatile memory device and data storing method | |
| US5341330A (en) | Method for writing to a flash memory array during erase suspend intervals | |
| EP0528280B1 (en) | Memory card apparatus | |
| US20060026340A1 (en) | Memory card, card controller mounted on the memory card, and device for processing the memory card | |
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| US5483491A (en) | Memory card device | |
| US5812446A (en) | Method and apparatus for the protection of non-volatile memory zones | |
| KR20020025793A (ko) | 메모리 장치 및 메모리 액세스 제한 방법 | |
| JP2584120B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH04313882A (ja) | メモリカードの記録管理方式 | |
| JPH0778231A (ja) | メモリカード | |
| JPH04222997A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2609645B2 (ja) | 携帯可能電子装置 | |
| JPH06139131A (ja) | メモリカード装置 | |
| JPH06139138A (ja) | メモリカード装置 | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| JP2856623B2 (ja) | バッファ制御装置 | |
| JP3406622B2 (ja) | メモリカード装置 | |
| JP3359934B2 (ja) | データ記憶装置 | |
| JPH05313989A (ja) | メモリカード装置 | |
| JPH05282857A (ja) | メモリカード装置 | |
| JPH05151106A (ja) | メモリカード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |