JP2003187585A - フラッシュデバイスにおける部分的に消去されたユニットの検出 - Google Patents
フラッシュデバイスにおける部分的に消去されたユニットの検出Info
- Publication number
- JP2003187585A JP2003187585A JP2002336167A JP2002336167A JP2003187585A JP 2003187585 A JP2003187585 A JP 2003187585A JP 2002336167 A JP2002336167 A JP 2002336167A JP 2002336167 A JP2002336167 A JP 2002336167A JP 2003187585 A JP2003187585 A JP 2003187585A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- erase
- flag
- flash memory
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】 （修正有）
【課題】フラッシュメモリのユニットの消去を管理する
ための方法を提供する。 【解決手段】ユニットが消去される前に、あるいは消去
中に電力損失が起こった場合に、一つ以上のユニットの
消去を保留していることを示す指標を提供し、消去完了
後、消去前に提供した指標を消去する、あるいは消去完
了の指標によってオフセットする。パワーアップするや
否や、あるいは、いくつかの実施例では書き込みの前に
も、これらの指標を点検して、完全に消去されていない
ユニットを再び消去する。本発明は、ハードウェアで、
ファームウェアで、ソフトウェアで、あるいはこれら三
つの組合せで具現してもよい。ソフトウェアに完全には
依存しない実施例では、消去保留フラッグ及び消去完了
フラッグとして指標を保存するために、また対応するユ
ニット番号を保存するために、適当な不揮発性レジスタ
を備える。
ための方法を提供する。 【解決手段】ユニットが消去される前に、あるいは消去
中に電力損失が起こった場合に、一つ以上のユニットの
消去を保留していることを示す指標を提供し、消去完了
後、消去前に提供した指標を消去する、あるいは消去完
了の指標によってオフセットする。パワーアップするや
否や、あるいは、いくつかの実施例では書き込みの前に
も、これらの指標を点検して、完全に消去されていない
ユニットを再び消去する。本発明は、ハードウェアで、
ファームウェアで、ソフトウェアで、あるいはこれら三
つの組合せで具現してもよい。ソフトウェアに完全には
依存しない実施例では、消去保留フラッグ及び消去完了
フラッグとして指標を保存するために、また対応するユ
ニット番号を保存するために、適当な不揮発性レジスタ
を備える。
Description
【０００１】
【発明の分野及び背景】本発明は、フラッシュメモリ、
特に、電力損失の場合の部分的な消去に対して強靭なフ
ラッシュメモリに関する。
特に、電力損失の場合の部分的な消去に対して強靭なフ
ラッシュメモリに関する。
【０００２】（参照として本文中で言及する米国特許第
５,４０４,４８５号及び５,９３７,４２５号で開示され
た）フラッシュメモリ管理システムは、どの時点でも起
こり得る予期せぬ電力損失の後でさえも、完全性を保持
しなくてはならない。これを成し遂げる困難さは、この
ような電力損失が、フラッシュデバイスのオペレーショ
ン中に、あるいはフラッシュデータの内容の解釈を維持
するために不可欠なデータ構造を処理するソフトウェア
ルーチンの最中に起こるかもしれないということであ
る。
５,４０４,４８５号及び５,９３７,４２５号で開示され
た）フラッシュメモリ管理システムは、どの時点でも起
こり得る予期せぬ電力損失の後でさえも、完全性を保持
しなくてはならない。これを成し遂げる困難さは、この
ような電力損失が、フラッシュデバイスのオペレーショ
ン中に、あるいはフラッシュデータの内容の解釈を維持
するために不可欠なデータ構造を処理するソフトウェア
ルーチンの最中に起こるかもしれないということであ
る。
【０００３】この点に関して考慮しなくてはならない最
も重要なケースの一つとして、フラッシュデバイスが消
去処理を実行している最中に起こる電力損失がある。フ
ラッシュデバイスは、書き込むべきアドレスが「消去済
み」状態でないなら、データを書き込むことができない
記憶装置である。さらに、消去は、典型的に個別アドレ
スに対して行うことができない。（通常、数キロバイト
から数百キロバイトの値の）比較的に大きなアドレスの
グループに対して行わなくてはならない。一回の処理で
消去されるフラッシュ媒体の量を、ここでは「ユニッ
ト」と呼ぶ。注意すべき点は、ユニットの大きさは、フ
ラッシュデバイス・ハードウェア（ハードウェアへの消
去コマンドで扱う媒体の最小量）の特徴によって、ある
いは、少数のハードウェアベースのユニットを、常に単
一の実体として処理して消去するよう、一つのより大き
な論理ユニットへ結合するフラッシュ管理ソフトウェア
の特徴によって決まることである。
も重要なケースの一つとして、フラッシュデバイスが消
去処理を実行している最中に起こる電力損失がある。フ
ラッシュデバイスは、書き込むべきアドレスが「消去済
み」状態でないなら、データを書き込むことができない
記憶装置である。さらに、消去は、典型的に個別アドレ
スに対して行うことができない。（通常、数キロバイト
から数百キロバイトの値の）比較的に大きなアドレスの
グループに対して行わなくてはならない。一回の処理で
消去されるフラッシュ媒体の量を、ここでは「ユニッ
ト」と呼ぶ。注意すべき点は、ユニットの大きさは、フ
ラッシュデバイス・ハードウェア（ハードウェアへの消
去コマンドで扱う媒体の最小量）の特徴によって、ある
いは、少数のハードウェアベースのユニットを、常に単
一の実体として処理して消去するよう、一つのより大き
な論理ユニットへ結合するフラッシュ管理ソフトウェア
の特徴によって決まることである。
【０００４】このような消去処理は、（フラッシュタイ
プにより、数ミリ秒から数秒と）かなり長いプロセスで
あり、このため、消去処理が進行中に、電力損失が発生
する可能性は無視できない。このような消去処理の中断
における危険は、フラッシュデバイスが、電源を失う
と、部分的な消去状態になる可能性があることである。
消去済みユニット内において、いくつかのビットが既に
目標の消去済み状態になっているが、他のビットは未だ
に消去されない状態にあるかもしれない。このような状
態を検出して適切に処理しないなら、そのユニットは、
次回の使用の際に、完全に消去済みであると判断される
ため、次のプログラミング処理では、望ましい結果は得
られない。さらに、いくつかのフラッシュデバイスの内
部プログラミング検証の実行方法が起因となり、このよ
うなプログラミングエラーの影響は、検証メカニズムに
よっては検出されない。これは、（ＮＡＮＤフラッシュ
における）プログラミング検証が通常、消去済みビット
を非消去状態にすることに対する不良のみを検出するの
に対して、上記の影響が、消去状態ではなく非消去状態
にあるビットに現れるため、検証されないのである。
プにより、数ミリ秒から数秒と）かなり長いプロセスで
あり、このため、消去処理が進行中に、電力損失が発生
する可能性は無視できない。このような消去処理の中断
における危険は、フラッシュデバイスが、電源を失う
と、部分的な消去状態になる可能性があることである。
消去済みユニット内において、いくつかのビットが既に
目標の消去済み状態になっているが、他のビットは未だ
に消去されない状態にあるかもしれない。このような状
態を検出して適切に処理しないなら、そのユニットは、
次回の使用の際に、完全に消去済みであると判断される
ため、次のプログラミング処理では、望ましい結果は得
られない。さらに、いくつかのフラッシュデバイスの内
部プログラミング検証の実行方法が起因となり、このよ
うなプログラミングエラーの影響は、検証メカニズムに
よっては検出されない。これは、（ＮＡＮＤフラッシュ
における）プログラミング検証が通常、消去済みビット
を非消去状態にすることに対する不良のみを検出するの
に対して、上記の影響が、消去状態ではなく非消去状態
にあるビットに現れるため、検証されないのである。
【０００５】さらに、たとえ消去済みユニット内のすべ
てのビットが現在消去済みであると解釈された（すなわ
ち、ユニットが完全に消去されているように見える）と
しても、電力損失によって、消去処理は、ごくわずかで
終了し、そして信頼性が低いものとなるため、長期に渡
っては、このユニット内のデータは、保持能力の低下に
よりエラーが蓄積する。このため、電力損失によって消
去処理が中断したユニットを信頼せずに、実際に使用す
る前に、再びユニットを消去することが大いに望まし
い。この最後の理由は、常にユニットの使用前にユニッ
トの全内容を読み込むという些細な（しかし大いに非能
率的な）方法が、ユニットが完全に消去されていること
を検証するための、十分に良い解決法ではないことに注
目して下さい。
てのビットが現在消去済みであると解釈された（すなわ
ち、ユニットが完全に消去されているように見える）と
しても、電力損失によって、消去処理は、ごくわずかで
終了し、そして信頼性が低いものとなるため、長期に渡
っては、このユニット内のデータは、保持能力の低下に
よりエラーが蓄積する。このため、電力損失によって消
去処理が中断したユニットを信頼せずに、実際に使用す
る前に、再びユニットを消去することが大いに望まし
い。この最後の理由は、常にユニットの使用前にユニッ
トの全内容を読み込むという些細な（しかし大いに非能
率的な）方法が、ユニットが完全に消去されていること
を検証するための、十分に良い解決法ではないことに注
目して下さい。
【０００６】上記の問題は、従来の技術でよく知られて
おり、それに対するソフトウェア的な解決方法がある。
一つの単純な、そしてありふれた解法は、消去が中断し
た場合に、そのことを検出するために「消去マーク」を
用いることである。この解法によれば、ソフトウェア
は、消去コマンドを実行後、常に、消去済みユニット内
の所定の場所に特別なサイン（「消去マーク」）を書き
込み、そして、消去処理を行う前に、消去マークを破壊
するためにユニットの消去マークを上書きする。さら
に、未使用ユニットが使用に割り当てられるときはいつ
も、最初のステップは、ユニットの消去マークの存在を
調べることである。ユニットが正常に消去を完了した場
合、消去マークが存在する。しかし、このユニットに対
する最後の消去処理が電力損失によって中断された場
合、消去マークは存在しない。したがって、ソフトウェ
アは、新たに割り当てられたユニットが消去済みで信頼
できるものであるかどうかを決定して、もしそうでない
場合は、 再びそれを消去することができる。この解法
は、長年、例えば、イスラエルのＭシステムズ・フラッ
シュディスク・パイオニア社（M-Systems Flash Disk P
ioneers Ltd. of Kfar Saba, Israel）が提供するフラ
ッシュディスク・ドライバのＴｒｕｅＦＦＳファミリに
用いられている。
おり、それに対するソフトウェア的な解決方法がある。
一つの単純な、そしてありふれた解法は、消去が中断し
た場合に、そのことを検出するために「消去マーク」を
用いることである。この解法によれば、ソフトウェア
は、消去コマンドを実行後、常に、消去済みユニット内
の所定の場所に特別なサイン（「消去マーク」）を書き
込み、そして、消去処理を行う前に、消去マークを破壊
するためにユニットの消去マークを上書きする。さら
に、未使用ユニットが使用に割り当てられるときはいつ
も、最初のステップは、ユニットの消去マークの存在を
調べることである。ユニットが正常に消去を完了した場
合、消去マークが存在する。しかし、このユニットに対
する最後の消去処理が電力損失によって中断された場
合、消去マークは存在しない。したがって、ソフトウェ
アは、新たに割り当てられたユニットが消去済みで信頼
できるものであるかどうかを決定して、もしそうでない
場合は、 再びそれを消去することができる。この解法
は、長年、例えば、イスラエルのＭシステムズ・フラッ
シュディスク・パイオニア社（M-Systems Flash Disk P
ioneers Ltd. of Kfar Saba, Israel）が提供するフラ
ッシュディスク・ドライバのＴｒｕｅＦＦＳファミリに
用いられている。
【０００７】この解法は、フラッシュ管理システムを必
要とし、これによって、さらなる書き込みに対する消去
を行う前に、いくつかのフラッシュページへ一つ以上の
書き込み処理を行うものである（本文中、１フラッシュ
ページとは、物理媒体内へ一回の処理で書き込むことが
できるデータの最小量であり、一つのユニット内に一つ
以上のページが存在する）。最初に消去マークが書き込
まれ、その後の段階で、ユーザデータがその同じページ
に書き込まれる。消去マークを破壊するために、さらに
書き込み処理が行われることもある。また、制御アルゴ
リズムをサポートするために、フラッシュ管理システム
による他のステップが行われてもよい。
要とし、これによって、さらなる書き込みに対する消去
を行う前に、いくつかのフラッシュページへ一つ以上の
書き込み処理を行うものである（本文中、１フラッシュ
ページとは、物理媒体内へ一回の処理で書き込むことが
できるデータの最小量であり、一つのユニット内に一つ
以上のページが存在する）。最初に消去マークが書き込
まれ、その後の段階で、ユーザデータがその同じページ
に書き込まれる。消去マークを破壊するために、さらに
書き込み処理が行われることもある。また、制御アルゴ
リズムをサポートするために、フラッシュ管理システム
による他のステップが行われてもよい。
【０００８】現在使用されているたいていのフラッシュ
メモリ・デバイスは、このようなマルチプル書き込みを
サポートする（フラッシュの専門分野の文献では、部分
的なページプログラミング（Partial Page Programmin
g）として、あるいは短くＰＰＰとして知られてい
る）。典型的なＰＰＰ値は、現在３から１０に及ぶ。最
近、しかしながら、フラッシュメモリ装置の、少数の主
要な販売業者は、いくつかの新製品のフラッシュメモリ
デバイスでは、１よりも大きなＰＰＰ性能をサポートし
ないと発表している。これは、最初に消去しない限り、
同じページに二度書き込むことができないことを意味す
る。この制限は、潜在的に部分的に消去されたフラッシ
ュユニットを検出するための、従来の技術における方法
が使用できないようにするものである。
メモリ・デバイスは、このようなマルチプル書き込みを
サポートする（フラッシュの専門分野の文献では、部分
的なページプログラミング（Partial Page Programmin
g）として、あるいは短くＰＰＰとして知られてい
る）。典型的なＰＰＰ値は、現在３から１０に及ぶ。最
近、しかしながら、フラッシュメモリ装置の、少数の主
要な販売業者は、いくつかの新製品のフラッシュメモリ
デバイスでは、１よりも大きなＰＰＰ性能をサポートし
ないと発表している。これは、最初に消去しない限り、
同じページに二度書き込むことができないことを意味す
る。この制限は、潜在的に部分的に消去されたフラッシ
ュユニットを検出するための、従来の技術における方法
が使用できないようにするものである。
【０００９】したがって、ＰＰＰ＝１のフラッシュメモ
リの不完全な消去を検出するための方法に対する必要性
があり、そのような方法を獲得することは非常に有利で
ある。
リの不完全な消去を検出するための方法に対する必要性
があり、そのような方法を獲得することは非常に有利で
ある。
【００１０】
【発明の要約】本発明によれば、各ユニットが複数のア
ドレス可能位置を持つ複数のユニットを含むフラッシュ
メモリを管理するための方法が提供される。この方法は
次のステップをからなる。（ａ）各ユニットのアドレス
可能位置から分離させて、各ユニットにフラッグレジス
タを提供するステップ。（ｂ）ユニットの少なくとも一
つを消去する前に、消去すべき少なくとも一つのユニッ
トの各々のフラッグレジスタ内に消去保留フラッグを設
定するステップ。そして（ｃ）少なくとも一つのユニッ
トを消去するステップ。
ドレス可能位置を持つ複数のユニットを含むフラッシュ
メモリを管理するための方法が提供される。この方法は
次のステップをからなる。（ａ）各ユニットのアドレス
可能位置から分離させて、各ユニットにフラッグレジス
タを提供するステップ。（ｂ）ユニットの少なくとも一
つを消去する前に、消去すべき少なくとも一つのユニッ
トの各々のフラッグレジスタ内に消去保留フラッグを設
定するステップ。そして（ｃ）少なくとも一つのユニッ
トを消去するステップ。
【００１１】本発明によれば、各ユニットがユニット番
号と複数のアドレス可能位置とを持つ複数のユニットを
含むフラッシュメモリを管理するための方法が提供され
る。この方法は次のステップからなる。（ａ）ユニット
のアドレス可能位置から分離させて、少なくとも一つの
フラッグレジスタを提供するステップ。（ｂ）少なくと
も一つのフラッグレジスタの各々に対して、ユニットの
アドレス可能位置から分離させて、対応するユニット番
号レジスタを提供するステップ。（ｃ）少なくとも一つ
のユニットを消去する前に、消去すべき少なくとも一つ
のユニットの各々に対して、（ｉ）少なくとも一つのフ
ラッグレジスタの一つに消去保留フラッグを設定し、
（ｉｉ）その一つのフラッグレジスタに対応するユニッ
ト番号レジスタ内にユニットのユニット番号を保存し、
そして（ｄ）少なくとも一つのユニットを消去するステ
ップ。
号と複数のアドレス可能位置とを持つ複数のユニットを
含むフラッシュメモリを管理するための方法が提供され
る。この方法は次のステップからなる。（ａ）ユニット
のアドレス可能位置から分離させて、少なくとも一つの
フラッグレジスタを提供するステップ。（ｂ）少なくと
も一つのフラッグレジスタの各々に対して、ユニットの
アドレス可能位置から分離させて、対応するユニット番
号レジスタを提供するステップ。（ｃ）少なくとも一つ
のユニットを消去する前に、消去すべき少なくとも一つ
のユニットの各々に対して、（ｉ）少なくとも一つのフ
ラッグレジスタの一つに消去保留フラッグを設定し、
（ｉｉ）その一つのフラッグレジスタに対応するユニッ
ト番号レジスタ内にユニットのユニット番号を保存し、
そして（ｄ）少なくとも一つのユニットを消去するステ
ップ。
【００１２】本発明によれば、各ユニットがユニット番
号と、各ページ毎に複数のアドレス可能位置を含む少な
くとも一つのページとを持つ複数のユニットを含むフラ
ッシュメモリを管理するための方法が提供される。この
方法は次のステップからなる。（ａ）フラッシュメモリ
内に少なくとも一つの消去保留位置を割り当てるステッ
プ。（ｂ）少なくとも一つの消去保留位置の各々に対し
て、少なくとも一つの消去保留位置の各々から分離させ
て、フラッシュメモリ内に対応する消去完了位置を割り
当てるステップ。（ｃ）ユニットの少なくとも一つを消
去する前に、消去すべき少なくとも一つのユニットの各
々に対して、少なくとも一つの消去保留位置の対応する
一つに消去保留フラッグを設定するステップ。（ｄ）少
なくとも一つのユニットを消去するステップ。そして
（ｅ）少なくとも一つのユニットの各々に対して、各ユ
ニットの消去に続いて、少なくとも一つの消去完了位置
の対応する一つに消去完了フラッグを設定するステッ
プ。
号と、各ページ毎に複数のアドレス可能位置を含む少な
くとも一つのページとを持つ複数のユニットを含むフラ
ッシュメモリを管理するための方法が提供される。この
方法は次のステップからなる。（ａ）フラッシュメモリ
内に少なくとも一つの消去保留位置を割り当てるステッ
プ。（ｂ）少なくとも一つの消去保留位置の各々に対し
て、少なくとも一つの消去保留位置の各々から分離させ
て、フラッシュメモリ内に対応する消去完了位置を割り
当てるステップ。（ｃ）ユニットの少なくとも一つを消
去する前に、消去すべき少なくとも一つのユニットの各
々に対して、少なくとも一つの消去保留位置の対応する
一つに消去保留フラッグを設定するステップ。（ｄ）少
なくとも一つのユニットを消去するステップ。そして
（ｅ）少なくとも一つのユニットの各々に対して、各ユ
ニットの消去に続いて、少なくとも一つの消去完了位置
の対応する一つに消去完了フラッグを設定するステッ
プ。
【００１３】本発明によれば、各ユニットがユニット番
号と複数のアドレス可能位置とを持つ複数のユニットを
含むフラッシュメモリを管理するための方法が提供され
る。この方法は次のステップからなる。（ａ）フラッシ
ュメモリ内に少なくとも一つの消去保留位置を割り当て
るステップ。（ｂ）少なくとも一つの消去保留位置の各
々に対して、少なくとも一つの消去保留位置の各々から
分離させて、フラッシュメモリ内に対応するユニット番
号保存位置を割り当てるステップ。（ｃ）ユニットの少
なくとも一つを消去する前に、消去すべき少なくとも一
つのユニットの各々に対して、（ｉ）少なくとも一つの
消去保留位置の対応する一つに消去保留フラッグを設定
し、（ｉｉ）対応する一つの消去保留位置に対応するユ
ニット番号保存位置内に、ユニットのユニット番号を保
存するステップ。そして（ｄ）少なくとも一つのユニッ
トを消去するステップ。
号と複数のアドレス可能位置とを持つ複数のユニットを
含むフラッシュメモリを管理するための方法が提供され
る。この方法は次のステップからなる。（ａ）フラッシ
ュメモリ内に少なくとも一つの消去保留位置を割り当て
るステップ。（ｂ）少なくとも一つの消去保留位置の各
々に対して、少なくとも一つの消去保留位置の各々から
分離させて、フラッシュメモリ内に対応するユニット番
号保存位置を割り当てるステップ。（ｃ）ユニットの少
なくとも一つを消去する前に、消去すべき少なくとも一
つのユニットの各々に対して、（ｉ）少なくとも一つの
消去保留位置の対応する一つに消去保留フラッグを設定
し、（ｉｉ）対応する一つの消去保留位置に対応するユ
ニット番号保存位置内に、ユニットのユニット番号を保
存するステップ。そして（ｄ）少なくとも一つのユニッ
トを消去するステップ。
【００１４】本発明によれば、各ユニットが複数のアド
レス可能位置を持つ複数のユニットを含むフラッシュメ
モリを管理するための方法が提供される。この方法は次
のステップからなる。（ａ）ユニットのアドレス可能位
置から分離させて、少なくとも一つのフラッグレジスタ
を提供するステップ。（ｂ）ユニットの少なくとも一つ
を消去する前に、少なくとも一つのフラッグレジスタの
一つに消去保留フラッグを設定するステップ。そして
（ｃ）少なくとも一つのユニットを消去するステップ。
レス可能位置を持つ複数のユニットを含むフラッシュメ
モリを管理するための方法が提供される。この方法は次
のステップからなる。（ａ）ユニットのアドレス可能位
置から分離させて、少なくとも一つのフラッグレジスタ
を提供するステップ。（ｂ）ユニットの少なくとも一つ
を消去する前に、少なくとも一つのフラッグレジスタの
一つに消去保留フラッグを設定するステップ。そして
（ｃ）少なくとも一つのユニットを消去するステップ。
【００１５】本発明によれば、各ユニットがユニット番
号と複数のアドレス可能位置とを持つ複数のユニットを
含み、多いときには、ユニットをある特定な最大数で、
ほぼ平行に消去を行うように作動が可能なフラッシュメ
モリを管理するための方法が提供される。この方法は次
のステップからなる。（ａ）ユニットの最大数に等しい
数のフラッグレジスタを提供するステップ。（ｂ）各フ
ラッグレジスタに対して、対応するユニット番号レジス
タを提供するステップ。（ｃ）ユニットの少なくとも一
つを消去するステップ。（ｄ）フラッシュメモリによっ
て電力損失を検出するステップ。そして（ｅ）もし電力
損失が消去と同時であるなら、消去中の少なくとも一つ
のユニットの各々に対して、（ｉ）対応するフラッグレ
ジスタ内に消去保留フラッグを設定し、（ｉｉ）対応す
るフラッグレジスタに対応するユニット番号レジスタ内
にユニットのユニット番号を保存するステップ。
号と複数のアドレス可能位置とを持つ複数のユニットを
含み、多いときには、ユニットをある特定な最大数で、
ほぼ平行に消去を行うように作動が可能なフラッシュメ
モリを管理するための方法が提供される。この方法は次
のステップからなる。（ａ）ユニットの最大数に等しい
数のフラッグレジスタを提供するステップ。（ｂ）各フ
ラッグレジスタに対して、対応するユニット番号レジス
タを提供するステップ。（ｃ）ユニットの少なくとも一
つを消去するステップ。（ｄ）フラッシュメモリによっ
て電力損失を検出するステップ。そして（ｅ）もし電力
損失が消去と同時であるなら、消去中の少なくとも一つ
のユニットの各々に対して、（ｉ）対応するフラッグレ
ジスタ内に消去保留フラッグを設定し、（ｉｉ）対応す
るフラッグレジスタに対応するユニット番号レジスタ内
にユニットのユニット番号を保存するステップ。
【００１６】本発明によれば、次のものからなるフラッ
シュメモリ・デバイスが提供される。（ａ）各ユニット
が複数のアドレス可能位置を含む複数のユニット。そし
て（ｂ）各ユニットに対して、各ユニットが消去指定さ
れていることを示すためのフラッグレジスタ。フラッグ
レジスタは、各ユニットのアドレス可能位置から分離し
ている。
シュメモリ・デバイスが提供される。（ａ）各ユニット
が複数のアドレス可能位置を含む複数のユニット。そし
て（ｂ）各ユニットに対して、各ユニットが消去指定さ
れていることを示すためのフラッグレジスタ。フラッグ
レジスタは、各ユニットのアドレス可能位置から分離し
ている。
【００１７】本発明によれば、次のものからなるフラッ
シュメモリ・デバイスが提供される。（ａ）複数のユニ
ット。各ユニットは、ユニット番号を持ち、複数のアド
レス可能位置を含む。（ｂ）ユニットの一つが消去指定
されていることを示す消去保留フラッグを保存するため
の、少なくとも一つのフラッグレジスタ。フラッグレジ
スタはアドレス可能位置から分離している。そして
（ｃ）少なくとも一つのフラッグレジスタの各々に対し
て、一つのユニットのユニット番号を保存するための対
応するユニット番号レジスタ。ユニット番号レジスタは
アドレス可能位置から分離している。
シュメモリ・デバイスが提供される。（ａ）複数のユニ
ット。各ユニットは、ユニット番号を持ち、複数のアド
レス可能位置を含む。（ｂ）ユニットの一つが消去指定
されていることを示す消去保留フラッグを保存するため
の、少なくとも一つのフラッグレジスタ。フラッグレジ
スタはアドレス可能位置から分離している。そして
（ｃ）少なくとも一つのフラッグレジスタの各々に対し
て、一つのユニットのユニット番号を保存するための対
応するユニット番号レジスタ。ユニット番号レジスタは
アドレス可能位置から分離している。
【００１８】本発明によれば、次のものからなるフラッ
シュメモリ・デバイスが提供される。（ａ）複数のユニ
ット。各ユニットは、ユニット番号と複数のアドレス可
能位置とを含む。（ｂ）電力損失を検出するための検出
メカニズム。そして（ｃ）検出メカニズムが電力損失を
検出したときに、消去中のユニットのユニット番号を記
録する記録メカニズム。
シュメモリ・デバイスが提供される。（ａ）複数のユニ
ット。各ユニットは、ユニット番号と複数のアドレス可
能位置とを含む。（ｂ）電力損失を検出するための検出
メカニズム。そして（ｃ）検出メカニズムが電力損失を
検出したときに、消去中のユニットのユニット番号を記
録する記録メカニズム。
【００１９】本発明の第一実施例においては、フラッシ
ュメモリの各ユニットには、フラッシュメモリのアドレ
ス可能位置から分離した不揮発性フラッグレジスタを設
ける。ユニットのフラッグレジスタ内に消去保留フラッ
グを設定することで、そのユニットが消去される予定に
なっていることを示す。ユニットが正常に消去された
後、ユニットが消去されたことを示す指標を、ユニット
の消去保留フラッグをクリアすることによって設けるこ
とが好ましい。
ュメモリの各ユニットには、フラッシュメモリのアドレ
ス可能位置から分離した不揮発性フラッグレジスタを設
ける。ユニットのフラッグレジスタ内に消去保留フラッ
グを設定することで、そのユニットが消去される予定に
なっていることを示す。ユニットが正常に消去された
後、ユニットが消去されたことを示す指標を、ユニット
の消去保留フラッグをクリアすることによって設けるこ
とが好ましい。
【００２０】その後のユニットへの書き込みは、ユニッ
トの消去保留フラッグがクリアされていることが条件に
なる。特に、ユニットへの書き込み前に、ユニットの消
去保留フラッグが確実にクリアされるようにチェックを
行う。ユニットの消去保留フラッグがクリアされている
場合は、ユニットへ書き込むが、もしユニットの消去保
留フラッグが、クリアされずに設定されているなら、ユ
ニットを消去し、ユニットの消去保留フラッグをクリア
してからのみ、ユニットへの書き込みを開始する。
トの消去保留フラッグがクリアされていることが条件に
なる。特に、ユニットへの書き込み前に、ユニットの消
去保留フラッグが確実にクリアされるようにチェックを
行う。ユニットの消去保留フラッグがクリアされている
場合は、ユニットへ書き込むが、もしユニットの消去保
留フラッグが、クリアされずに設定されているなら、ユ
ニットを消去し、ユニットの消去保留フラッグをクリア
してからのみ、ユニットへの書き込みを開始する。
【００２１】消去保留フラッグの設定及びクリア、そし
て書き込むべきユニットの消去保留フラッグがクリアさ
れていることのチェックは、ハードウェアによって、フ
ァームウェアによって、あるいはソフトウェアによって
行ってもよい。書き込むべきユニットの消去保留フラッ
グが、クリアされておらず、設定されている場合は、そ
の後のそのユニットの消去を、ハードウェアによって、
ファームウェアによって、あるいはソフトウェア・コマ
ンドを出すことを含むステップによって行ってもよい。
て書き込むべきユニットの消去保留フラッグがクリアさ
れていることのチェックは、ハードウェアによって、フ
ァームウェアによって、あるいはソフトウェアによって
行ってもよい。書き込むべきユニットの消去保留フラッ
グが、クリアされておらず、設定されている場合は、そ
の後のそのユニットの消去を、ハードウェアによって、
ファームウェアによって、あるいはソフトウェア・コマ
ンドを出すことを含むステップによって行ってもよい。
【００２２】本発明の第二実施例においては、フラッシ
ュメモリのアドレス可能位置から分離した不揮発性フラ
ッグレジスタのセットを設けるが、フラッグレジスタの
数は、少なくとも一つ、典型的には、一度に消去可能な
ユニットの最大数に等しい。フラッグレジスタととも
に、フラッシュメモリのアドレス可能位置から分離させ
て、対応する不揮発性のユニット番号レジスタも設け
る。ユニットを消去する前に、そのユニットのユニット
番号をユニット番号レジスタの一つに保存し、対応する
フラッグレジスタ内に消去保留フラッグを設定する。消
去指定したユニットが正常に消去された後、消去保留フ
ラッグをクリアすることによって、ユニットが消去され
たことを示す指標を設けることが好ましい。消去保留フ
ラッグの設定、保存及びクリアは、ハードウェアによっ
て、ファームウェアによって、あるいはソフトウェアに
よって行ってもよい。
ュメモリのアドレス可能位置から分離した不揮発性フラ
ッグレジスタのセットを設けるが、フラッグレジスタの
数は、少なくとも一つ、典型的には、一度に消去可能な
ユニットの最大数に等しい。フラッグレジスタととも
に、フラッシュメモリのアドレス可能位置から分離させ
て、対応する不揮発性のユニット番号レジスタも設け
る。ユニットを消去する前に、そのユニットのユニット
番号をユニット番号レジスタの一つに保存し、対応する
フラッグレジスタ内に消去保留フラッグを設定する。消
去指定したユニットが正常に消去された後、消去保留フ
ラッグをクリアすることによって、ユニットが消去され
たことを示す指標を設けることが好ましい。消去保留フ
ラッグの設定、保存及びクリアは、ハードウェアによっ
て、ファームウェアによって、あるいはソフトウェアに
よって行ってもよい。
【００２３】その後にフラッシュメモリがパワーアップ
されたときに消去保留フラッグの一つが設定されたまま
である場合は、対応するユニットを消去する。本文にお
けるフラッシュメモリを「パワーアップする」とは、フ
ラッシュメモリへ電力が供給されてからフラッシュメモ
リが読み取り、そして／あるいは書き込みのアクセスを
受けるまでの全時間に及ぶことに注意する。パワーアッ
プ時に未だに消去保留フラッグが設定されているユニッ
トに対する消去は、ハードウェアによって、ファームウ
ェアによって、あるいはソフトウェアによって行っても
よい。
されたときに消去保留フラッグの一つが設定されたまま
である場合は、対応するユニットを消去する。本文にお
けるフラッシュメモリを「パワーアップする」とは、フ
ラッシュメモリへ電力が供給されてからフラッシュメモ
リが読み取り、そして／あるいは書き込みのアクセスを
受けるまでの全時間に及ぶことに注意する。パワーアッ
プ時に未だに消去保留フラッグが設定されているユニッ
トに対する消去は、ハードウェアによって、ファームウ
ェアによって、あるいはソフトウェアによって行っても
よい。
【００２４】本発明の第三実施例においては、消去すべ
きユニット以外のユニット内のアドレス可能位置は、消
去保留レジスタとして用いる。また、消去すべき各ユニ
ットに対して、他の二つのアドレス可能位置を設ける。
一つが、ユニットのユニット番号を保存するためのもの
で、もう一つが、消去完了フラッグを保存するためのも
のである。消去保留フラッグのアドレス可能位置と、対
応する消去完了フラッグのアドレス可能位置とは異なる
ページに設けることが好ましい。ユニットを消去する前
に、そのユニットのユニット番号を、その目的のために
設けてあるアドレス可能位置の一つに保存し、対応する
消去保留レジスタ内に消去保留フラッグを設定する。オ
プションとして、対応する消去完了フラッグをクリアす
る。消去指定されているユニットが正常に消去された
後、対応するアドレス可能位置内に、対応する消去完了
フラッグを設定する。
きユニット以外のユニット内のアドレス可能位置は、消
去保留レジスタとして用いる。また、消去すべき各ユニ
ットに対して、他の二つのアドレス可能位置を設ける。
一つが、ユニットのユニット番号を保存するためのもの
で、もう一つが、消去完了フラッグを保存するためのも
のである。消去保留フラッグのアドレス可能位置と、対
応する消去完了フラッグのアドレス可能位置とは異なる
ページに設けることが好ましい。ユニットを消去する前
に、そのユニットのユニット番号を、その目的のために
設けてあるアドレス可能位置の一つに保存し、対応する
消去保留レジスタ内に消去保留フラッグを設定する。オ
プションとして、対応する消去完了フラッグをクリアす
る。消去指定されているユニットが正常に消去された
後、対応するアドレス可能位置内に、対応する消去完了
フラッグを設定する。
【００２５】その後、フラッシュメモリがパワーアップ
されたときに、設定消去保留フラッグの一つが、対応す
る設定消去完了フラッグを欠く（すなわち、対応する消
去完了フラッグがクリアされている）場合は、対応する
ユニットを消去する。第二実施例の場合と同様、ここで
も、フラッシュメモリを「パワーアップする」とは、フ
ラッシュメモリへ電力が供給されてからフラッシュメモ
リが読み取り、そして／あるいは書き込みのために初め
てアクセスされるまでの全時間に及ぶ。
されたときに、設定消去保留フラッグの一つが、対応す
る設定消去完了フラッグを欠く（すなわち、対応する消
去完了フラッグがクリアされている）場合は、対応する
ユニットを消去する。第二実施例の場合と同様、ここで
も、フラッシュメモリを「パワーアップする」とは、フ
ラッシュメモリへ電力が供給されてからフラッシュメモ
リが読み取り、そして／あるいは書き込みのために初め
てアクセスされるまでの全時間に及ぶ。
【００２６】本発明の第四実施例においては、電力損失
を検出した場合、一つ以上のユニットが消去されつつあ
るということを示す指標を消去中に設ける。フラッシュ
メモリには、一度に消去が可能なユニットの最大数と同
数の不揮発性フラッグレジスタ、そして対応する不揮発
性ユニット番号レジスタを設ける。これらのレジスタは
アドレス可能位置から分離していることが好ましい。ま
た、フラッシュメモリは、電力損失を検出するためのメ
カニズムを備える。電力損失が検出された場合、消去す
べき各ユニットに対して、そのユニットのユニット番号
をユニット番号レジスタの一つに保存し、対応するフラ
ッグレジスタ内に、対応する消去保留フラッグを設定す
る。消去保留フラッグの設定、そしてユニット番号の保
存は、ハードウェアによって、あるいはファームウェア
によって行ってもよい。
を検出した場合、一つ以上のユニットが消去されつつあ
るということを示す指標を消去中に設ける。フラッシュ
メモリには、一度に消去が可能なユニットの最大数と同
数の不揮発性フラッグレジスタ、そして対応する不揮発
性ユニット番号レジスタを設ける。これらのレジスタは
アドレス可能位置から分離していることが好ましい。ま
た、フラッシュメモリは、電力損失を検出するためのメ
カニズムを備える。電力損失が検出された場合、消去す
べき各ユニットに対して、そのユニットのユニット番号
をユニット番号レジスタの一つに保存し、対応するフラ
ッグレジスタ内に、対応する消去保留フラッグを設定す
る。消去保留フラッグの設定、そしてユニット番号の保
存は、ハードウェアによって、あるいはファームウェア
によって行ってもよい。
【００２７】その後、フラッシュメモリがパワーアップ
されたときに、対応する設定消去保留フラッグを持つユ
ニット番号レジスタ内に保存されているユニット番号を
持つすべてのユニットを消去する。第二及び第三実施例
の場合と同様、フラッシュメモリを「パワーアップす
る」とは、フラッシュメモリへ電力が供給されてからフ
ラッシュメモリが読み取り、そして／あるいは書き込み
のために初めてアクセスされるまでの全時間に及ぶ。パ
ワーアップ中の消去は、ハードウェアによって、ファー
ムウェアによって、あるいはソフトウェア・コマンドを
発することによって行ってもよい。電力損失が検出され
たときにユニットの消去が全く行われていない場合は、
すべての消去保留フラッグをクリアする。
されたときに、対応する設定消去保留フラッグを持つユ
ニット番号レジスタ内に保存されているユニット番号を
持つすべてのユニットを消去する。第二及び第三実施例
の場合と同様、フラッシュメモリを「パワーアップす
る」とは、フラッシュメモリへ電力が供給されてからフ
ラッシュメモリが読み取り、そして／あるいは書き込み
のために初めてアクセスされるまでの全時間に及ぶ。パ
ワーアップ中の消去は、ハードウェアによって、ファー
ムウェアによって、あるいはソフトウェア・コマンドを
発することによって行ってもよい。電力損失が検出され
たときにユニットの消去が全く行われていない場合は、
すべての消去保留フラッグをクリアする。
【００２８】本発明によるフラッシュメモリ・デバイス
は、本発明による方法のステップを行うためのメカニズ
ムを含むように変更した従来のフラッシュメモリ・デバ
イスである。第一、第二、そして第四実施例の場合は、
それらのステップを、ハードウェアで、ファームウェア
で、あるいはこれら二つの組合せで具現してもよい。第
一及び第二の実施例の場合には、そのメカニズムは、択
一的に、それらのステップを、ファームウェア、あるい
は外部装置のソフトウェアによって行うことを可能にす
る。第四実施例の場合には、そのメカニズムは、択一的
に、パワーアップに関連したそれらのステップをソフト
ウェアによって行うことを可能にする。第三実施例はソ
フトウェアで具現する。
は、本発明による方法のステップを行うためのメカニズ
ムを含むように変更した従来のフラッシュメモリ・デバ
イスである。第一、第二、そして第四実施例の場合は、
それらのステップを、ハードウェアで、ファームウェア
で、あるいはこれら二つの組合せで具現してもよい。第
一及び第二の実施例の場合には、そのメカニズムは、択
一的に、それらのステップを、ファームウェア、あるい
は外部装置のソフトウェアによって行うことを可能にす
る。第四実施例の場合には、そのメカニズムは、択一的
に、パワーアップに関連したそれらのステップをソフト
ウェアによって行うことを可能にする。第三実施例はソ
フトウェアで具現する。
【００２９】本発明によるフラッシュメモリ・デバイス
の第四実施例は、電力損失を検出するための検出メカニ
ズムと、電力損失時にどのユニットが消去中であったか
を記録するための記録メカニズムとを含む。記録メカニ
ズムは、不揮発性レジスタの二つのセットを含むことが
好ましい。一つのセットが、電力損失時に消去中のユニ
ットのユニット番号を保存するためのユニット番号レジ
スタで、もう一つが、対応する消去保留フラッグを保存
するための対応フラッグレジスタである。これらのレジ
スタは、ユニットのアドレス可能位置から分離している
ことが好ましい。
の第四実施例は、電力損失を検出するための検出メカニ
ズムと、電力損失時にどのユニットが消去中であったか
を記録するための記録メカニズムとを含む。記録メカニ
ズムは、不揮発性レジスタの二つのセットを含むことが
好ましい。一つのセットが、電力損失時に消去中のユニ
ットのユニット番号を保存するためのユニット番号レジ
スタで、もう一つが、対応する消去保留フラッグを保存
するための対応フラッグレジスタである。これらのレジ
スタは、ユニットのアドレス可能位置から分離している
ことが好ましい。
【００３０】本発明の「フラッグレジスタ」は、通常１
ビット長である。例えば、フラッグを「設定する」と
は、対応するレジスタのビットを２進数「１」に設定す
ることであり、そしてフラッグをクリアするとは、対応
するレジスタのビットを２進数「０」に設定することで
ある。しかしながら、本発明の範囲は、マルチ・ビット
の実施例を含む、フラッグレジスタのすべての同等な実
施例を含む。
ビット長である。例えば、フラッグを「設定する」と
は、対応するレジスタのビットを２進数「１」に設定す
ることであり、そしてフラッグをクリアするとは、対応
するレジスタのビットを２進数「０」に設定することで
ある。しかしながら、本発明の範囲は、マルチ・ビット
の実施例を含む、フラッグレジスタのすべての同等な実
施例を含む。
【００３１】本発明の動機は、ＰＰＰ＝１のフラッシュ
メモリの到来であるが、本発明の範囲は、ＰＰＰ＝１の
メモリ及びＰＰＰ＞１のメモリの両方を含む。
メモリの到来であるが、本発明の範囲は、ＰＰＰ＝１の
メモリ及びＰＰＰ＞１のメモリの両方を含む。
【００３２】
【好適実施例の説明】本発明は、消去されたと思われる
フラッシュメモリ・ユニットが本当に消去されたことを
保証するための、フラッシュメモリ・デバイスを管理す
る方法に関する。特に、ＰＰＰ値が１のフラッシュメモ
リにおけるユニットの名目上の消去が、本当に消去され
たものであることを保証するために用いることができ
る。
フラッシュメモリ・ユニットが本当に消去されたことを
保証するための、フラッシュメモリ・デバイスを管理す
る方法に関する。特に、ＰＰＰ値が１のフラッシュメモ
リにおけるユニットの名目上の消去が、本当に消去され
たものであることを保証するために用いることができ
る。
【００３３】本発明によるフラッシュメモリ・デバイス
の原理及び作動は、添付の図面及び説明文から明確に理
解することができる。
の原理及び作動は、添付の図面及び説明文から明確に理
解することができる。
【００３４】さて、図面を参照する。図１は、従来の技
術によるフラッシュメモリ・デバイス１０を示す。デバ
イス１０は、制御モジュール１２によって制御されるフ
ラッシュメモリ１４を含む。フラッシュメモリ１４は、
ｕ１からｕｎまでの、ｎ＞１のユニットを含む。先に述
べたように、フラッシュメモリの各ユニットは、一つ以
上のページを含む。デバイス１０の場合、各ユニットは
２ページを含む。ユニットｕ１の二つのページは、図１
にページｐ１及びｐ２として示されている。また上記の
ように、フラッシュメモリの各ページは、複数のアドレ
ス可能位置を含む。図１に示すように、ページｐ２は、
ａ１からａｍまでのｍ個のアドレス可能位置を含む。制
御モジュール１２は、フラッシュメモリ１４の選択した
ユニットｕを消去し、フラッシュメモリ１４の選択した
ページｐに書き込み、そしてフラッシュメモリ１４の選
択したアドレス可能位置の内容を読み取る。これらのす
べてを、ホストデバイス（図示せず）の制御下で行う。
術によるフラッシュメモリ・デバイス１０を示す。デバ
イス１０は、制御モジュール１２によって制御されるフ
ラッシュメモリ１４を含む。フラッシュメモリ１４は、
ｕ１からｕｎまでの、ｎ＞１のユニットを含む。先に述
べたように、フラッシュメモリの各ユニットは、一つ以
上のページを含む。デバイス１０の場合、各ユニットは
２ページを含む。ユニットｕ１の二つのページは、図１
にページｐ１及びｐ２として示されている。また上記の
ように、フラッシュメモリの各ページは、複数のアドレ
ス可能位置を含む。図１に示すように、ページｐ２は、
ａ１からａｍまでのｍ個のアドレス可能位置を含む。制
御モジュール１２は、フラッシュメモリ１４の選択した
ユニットｕを消去し、フラッシュメモリ１４の選択した
ページｐに書き込み、そしてフラッシュメモリ１４の選
択したアドレス可能位置の内容を読み取る。これらのす
べてを、ホストデバイス（図示せず）の制御下で行う。
【００３５】制御モジュール１２は、一般的な制御モジ
ュールであって、概略的に、フラッシュメモリ１４を制
御するために従来の技術において用いるすべての方法を
代表するものである。通常、デバイス１０は、フラッシ
ュメモリ１４に行う読み取り、書き込みあるいは消去等
の処理を設定するためのシーケンサと、処理すべきフラ
ッシュメモリ１４の部分のアドレスとを備えて製造され
る。また、シーケンサは、書き込み及び消去処理の完了
を実証して示唆する。通常、デバイス１０は、また、シ
ーケンサが実行するレベルよりも高いレベルにおいて、
例えば、エラー検出コードを用いてデータ読み取りにお
けるエラーを調べる目的で、フラッシュメモリ１４が実
行する処理を管理するためのコントローラを備える。フ
ラッシュメモリ１４及びシーケンサの両方は同じダイの
上に製造される。コントローラは、フラッシュメモリ１
４及びシーケンサと同じダイの上に、あるいは個々のダ
イの上に製造してもよい。さらに、コントローラは、ユ
ーザによるプログラムを受け付けないため、コントロー
ラは、ホストデバイスがシーケンサへ直接コマンドを出
力するように構成してもよい。択一的に、デバイス１０
がコントローラを備えない構成である場合は、ホストデ
バイスは、コントローラが出力すべきすべてのコマンド
をシーケンサへ出すこととなる。本文では、フラッシュ
メモリ１４及びシーケンサにのみ変更を必要とする本発
明の実施例を、「ハードウェア」実施例として考慮す
る。フラッシュメモリ１４へ、あるいはシーケンサへの
変更の有無に拘わらず、コントローラに変更を必要とす
る本発明の実施例を、「ファームウェア」実施例として
考慮する。ホストデバイスが実行するソフトウェアのみ
へ変更を必要とする本発明の実施例を、「ソフトウェ
ア」実施例として考慮する。同様に、本文では、シーケ
ンサによって、独立して開始されるアクティビティは、
ハードウェアが実行するものとして考慮し、コントロー
ラによって開始されるアクティビティは、ファームウェ
アによって行われると考慮し、そしてソフトウェアの制
御の下でホストデバイスによって開始されるアクティビ
ティは、ソフトウェアによって行われると考慮する。結
果的に、本文で用いる用語「制御モジュール」は、シー
ケンサ、コントローラ、あるいはシーケンサまたはコン
トローラへコマンドを出すホストデバイス・ソフトウェ
アモジュールに言及する。
ュールであって、概略的に、フラッシュメモリ１４を制
御するために従来の技術において用いるすべての方法を
代表するものである。通常、デバイス１０は、フラッシ
ュメモリ１４に行う読み取り、書き込みあるいは消去等
の処理を設定するためのシーケンサと、処理すべきフラ
ッシュメモリ１４の部分のアドレスとを備えて製造され
る。また、シーケンサは、書き込み及び消去処理の完了
を実証して示唆する。通常、デバイス１０は、また、シ
ーケンサが実行するレベルよりも高いレベルにおいて、
例えば、エラー検出コードを用いてデータ読み取りにお
けるエラーを調べる目的で、フラッシュメモリ１４が実
行する処理を管理するためのコントローラを備える。フ
ラッシュメモリ１４及びシーケンサの両方は同じダイの
上に製造される。コントローラは、フラッシュメモリ１
４及びシーケンサと同じダイの上に、あるいは個々のダ
イの上に製造してもよい。さらに、コントローラは、ユ
ーザによるプログラムを受け付けないため、コントロー
ラは、ホストデバイスがシーケンサへ直接コマンドを出
力するように構成してもよい。択一的に、デバイス１０
がコントローラを備えない構成である場合は、ホストデ
バイスは、コントローラが出力すべきすべてのコマンド
をシーケンサへ出すこととなる。本文では、フラッシュ
メモリ１４及びシーケンサにのみ変更を必要とする本発
明の実施例を、「ハードウェア」実施例として考慮す
る。フラッシュメモリ１４へ、あるいはシーケンサへの
変更の有無に拘わらず、コントローラに変更を必要とす
る本発明の実施例を、「ファームウェア」実施例として
考慮する。ホストデバイスが実行するソフトウェアのみ
へ変更を必要とする本発明の実施例を、「ソフトウェ
ア」実施例として考慮する。同様に、本文では、シーケ
ンサによって、独立して開始されるアクティビティは、
ハードウェアが実行するものとして考慮し、コントロー
ラによって開始されるアクティビティは、ファームウェ
アによって行われると考慮し、そしてソフトウェアの制
御の下でホストデバイスによって開始されるアクティビ
ティは、ソフトウェアによって行われると考慮する。結
果的に、本文で用いる用語「制御モジュール」は、シー
ケンサ、コントローラ、あるいはシーケンサまたはコン
トローラへコマンドを出すホストデバイス・ソフトウェ
アモジュールに言及する。
【００３６】図２は、本発明の第一実施例によるフラッ
シュメモリ・デバイス２０を示す。フラッシュメモリ・
デバイス２０は、フラッシュメモリ・デバイス１０と全
く同一であるが、不揮発性フラッグレジスタ２２を、１
ユニットｕ毎に一つずつ加えている。フラッグレジスタ
２２はアドレス可能位置ａから分離している。しかしな
がら、フラッグレジスタ２２は、アドレス可能位置ａに
物理的に類似し、そして典型的に、例えば、特別なアド
レスあるいは特別なデバイス・モードを介する自身のユ
ニークなアクセス・メカニズムを持つという点でのみア
ドレス可能位置ａとは異なることが好ましい。特別なア
ドレスを持つアドレス可能位置としてのフラッグレジス
タ２２の実施例が、フラッシュメモリ・デバイス２０で
あり、このデバイスにおいては、「標準的な」ソフトウ
ェア・コマンドがアクセス可能なアドレス空間は、フラ
ッグレジスタ２２のアドレスを含まないが、「特別な」
ソフトウェア・コマンドがアクセス可能なアドレス空間
は、フラッグレジスタ２２のアドレスを含む。各フラッ
グレジスタ２２は、１ビット長の「消去保留フラッグ」
を保存する。
シュメモリ・デバイス２０を示す。フラッシュメモリ・
デバイス２０は、フラッシュメモリ・デバイス１０と全
く同一であるが、不揮発性フラッグレジスタ２２を、１
ユニットｕ毎に一つずつ加えている。フラッグレジスタ
２２はアドレス可能位置ａから分離している。しかしな
がら、フラッグレジスタ２２は、アドレス可能位置ａに
物理的に類似し、そして典型的に、例えば、特別なアド
レスあるいは特別なデバイス・モードを介する自身のユ
ニークなアクセス・メカニズムを持つという点でのみア
ドレス可能位置ａとは異なることが好ましい。特別なア
ドレスを持つアドレス可能位置としてのフラッグレジス
タ２２の実施例が、フラッシュメモリ・デバイス２０で
あり、このデバイスにおいては、「標準的な」ソフトウ
ェア・コマンドがアクセス可能なアドレス空間は、フラ
ッグレジスタ２２のアドレスを含まないが、「特別な」
ソフトウェア・コマンドがアクセス可能なアドレス空間
は、フラッグレジスタ２２のアドレスを含む。各フラッ
グレジスタ２２は、１ビット長の「消去保留フラッグ」
を保存する。
【００３７】さて、図３を参照する。これは、フラッシ
ュメモリ・デバイス２０の消去処理を表すフローチャー
トである。通常、すべての「消去保留フラッグ」はクリ
アされる、すなわち２進数「０」と等しい。制御モジュ
ール１２が特定なユニットｕを消去する前に、制御モジ
ュール１２は、そのユニットｕのフラッグレジスタ２２
内に２進数「１」を保存することによって、対応する消
去保留フラッグを設定する（ブロック１００）。そのユ
ニットｕが消去され、そしてその消去が検証された（ブ
ロック１０２）後、制御モジュール１２は、ユニットｕ
のフラッグレジスタ２２内に２進数「０」を保存するこ
とによって、対応する消去保留フラッグをクリアする
（ブロック１０４）。
ュメモリ・デバイス２０の消去処理を表すフローチャー
トである。通常、すべての「消去保留フラッグ」はクリ
アされる、すなわち２進数「０」と等しい。制御モジュ
ール１２が特定なユニットｕを消去する前に、制御モジ
ュール１２は、そのユニットｕのフラッグレジスタ２２
内に２進数「１」を保存することによって、対応する消
去保留フラッグを設定する（ブロック１００）。そのユ
ニットｕが消去され、そしてその消去が検証された（ブ
ロック１０２）後、制御モジュール１２は、ユニットｕ
のフラッグレジスタ２２内に２進数「０」を保存するこ
とによって、対応する消去保留フラッグをクリアする
（ブロック１０４）。
【００３８】さて、図４を参照する。これは、フラッシ
ュメモリ・デバイス２０の書き込み処理のフローチャー
トである。この書き込み処理は、典型的に、書き込みに
利用可能な空きユニットのプールからユニットを割り当
てた後にユニットのページを書き込む最初のときにだけ
行われるものであるが、どの書き込み処理も、このよう
なやり方で実行してもよい。制御モジュール１２は、ペ
ージｐに書き込む前に、そのページｐを含むユニットｕ
のフラッグレジスタ２２内の消去保留フラッグをチェッ
クする（ブロック１０６）。消去保留フラッグがクリア
されている（ブロック１０８）場合、書き込みは通常通
り進行する（ブロック１１４）。消去保留フラッグが設
定されている（ブロック１０８）ことは、そのユニット
ｕの最近の消去が電力損失によって中断されたことを示
すため、制御モジュール１２は、ユニットｕを消去し
て、その消去を検証する（ブロック１１０）。それから
消去保留フラッグをクリアし（ブロック１１２）、その
後、そのページｐに書き込みを行う（ブロック１１
４）。
ュメモリ・デバイス２０の書き込み処理のフローチャー
トである。この書き込み処理は、典型的に、書き込みに
利用可能な空きユニットのプールからユニットを割り当
てた後にユニットのページを書き込む最初のときにだけ
行われるものであるが、どの書き込み処理も、このよう
なやり方で実行してもよい。制御モジュール１２は、ペ
ージｐに書き込む前に、そのページｐを含むユニットｕ
のフラッグレジスタ２２内の消去保留フラッグをチェッ
クする（ブロック１０６）。消去保留フラッグがクリア
されている（ブロック１０８）場合、書き込みは通常通
り進行する（ブロック１１４）。消去保留フラッグが設
定されている（ブロック１０８）ことは、そのユニット
ｕの最近の消去が電力損失によって中断されたことを示
すため、制御モジュール１２は、ユニットｕを消去し
て、その消去を検証する（ブロック１１０）。それから
消去保留フラッグをクリアし（ブロック１１２）、その
後、そのページｐに書き込みを行う（ブロック１１
４）。
【００３９】電力損失の発生による不完全な消去に対し
て、フラッシュメモリ・デバイスを保護するこの方法
は、一度に一つのユニットｕを消去するフラッシュメモ
リ・デバイス、そして一度に複数のユニットｕを消去す
ることができるフラッシュメモリ・デバイスの両方に適
用できる。消去保留フラッグの設定、クリア及びチェッ
クは、フラッシュデバイスのハードウェアによって、フ
ラッシュコントローラのファームウェアによって、フラ
ッシュ管理ソフトウェアによって、あるいはこれら三つ
の組合せによって行うことが可能である。
て、フラッシュメモリ・デバイスを保護するこの方法
は、一度に一つのユニットｕを消去するフラッシュメモ
リ・デバイス、そして一度に複数のユニットｕを消去す
ることができるフラッシュメモリ・デバイスの両方に適
用できる。消去保留フラッグの設定、クリア及びチェッ
クは、フラッシュデバイスのハードウェアによって、フ
ラッシュコントローラのファームウェアによって、フラ
ッシュ管理ソフトウェアによって、あるいはこれら三つ
の組合せによって行うことが可能である。
【００４０】図５は、本発明の第二実施例によるフラッ
シュメモリ・デバイス３０を示す。フラッシュメモリ・
デバイス３０は、フラッシュメモリ・デバイス１０に同
一であるが、複数の不揮発性フラッグレジスタ３２と、
対応する複数の不揮発性ユニット番号レジスタ３４とを
備えている。フラッグレジスタ３２及びユニット番号レ
ジスタ３４は、アドレス可能位置ａから分離している。
フラッグレジスタ３２及びユニット番号レジスタ３４の
数は、フラッシュデバイス３０が同時に消去することが
できるユニットｕの最大数に等しい。図５に示す特定な
実施例では、フラッシュデバイス３０が同時に最大３ユ
ニットｕを消去することができるため、フラッシュメモ
リ・デバイス３０は、三つのフラッグレジスタ３２と三
つのユニット番号レジスタ３４を含む。各フラッグレジ
スタ３２は、１ビット長の消去保留フラッグを保存す
る。各ユニット番号レジスタ３４は、正当なユニット数
を保存するのに十分な長さを持つ。各フラッグレジスタ
３２は、特定のユニット番号レジスタ３４に関連づけら
れている。
シュメモリ・デバイス３０を示す。フラッシュメモリ・
デバイス３０は、フラッシュメモリ・デバイス１０に同
一であるが、複数の不揮発性フラッグレジスタ３２と、
対応する複数の不揮発性ユニット番号レジスタ３４とを
備えている。フラッグレジスタ３２及びユニット番号レ
ジスタ３４は、アドレス可能位置ａから分離している。
フラッグレジスタ３２及びユニット番号レジスタ３４の
数は、フラッシュデバイス３０が同時に消去することが
できるユニットｕの最大数に等しい。図５に示す特定な
実施例では、フラッシュデバイス３０が同時に最大３ユ
ニットｕを消去することができるため、フラッシュメモ
リ・デバイス３０は、三つのフラッグレジスタ３２と三
つのユニット番号レジスタ３４を含む。各フラッグレジ
スタ３２は、１ビット長の消去保留フラッグを保存す
る。各ユニット番号レジスタ３４は、正当なユニット数
を保存するのに十分な長さを持つ。各フラッグレジスタ
３２は、特定のユニット番号レジスタ３４に関連づけら
れている。
【００４１】さて、図６を参照する。これは、フラッシ
ュメモリ・デバイス３０の消去処理のフローチャートで
ある。通常、すべての消去保留フラッグはクリアされ
る。すなわち、２進数「０」に等しい。上記のように、
制御モジュール１２は、同時に一つ、二つあるいは三つ
のユニットｕを消去するように作動する。制御モジュー
ル１２が一つから三つのユニットｕのグループを消去す
る前に、制御モジュール１２は、同数のフラッグレジス
タ３２の各々に２進数「１」を保存することによって、
同数の消去保留フラッグを設定する（ブロック１２
８）。制御モジュール１２は、また、フラッグレジスタ
３２に関連づけられたユニット番号レジスタ３４に、消
去すべきユニットあるいは複数のユニットｕのユニット
番号を書き込む（ブロック１３０）。ユニットあるいは
複数のユニットｕが消去され、その消去が検証された
（ブロック１３２）後、制御モジュール１２は、対応す
るフラッグレジスタ３２内に２進数「０」を保存するこ
とによって、対応する消去保留フラッグをクリアする
（ブロック１３４）。
ュメモリ・デバイス３０の消去処理のフローチャートで
ある。通常、すべての消去保留フラッグはクリアされ
る。すなわち、２進数「０」に等しい。上記のように、
制御モジュール１２は、同時に一つ、二つあるいは三つ
のユニットｕを消去するように作動する。制御モジュー
ル１２が一つから三つのユニットｕのグループを消去す
る前に、制御モジュール１２は、同数のフラッグレジス
タ３２の各々に２進数「１」を保存することによって、
同数の消去保留フラッグを設定する（ブロック１２
８）。制御モジュール１２は、また、フラッグレジスタ
３２に関連づけられたユニット番号レジスタ３４に、消
去すべきユニットあるいは複数のユニットｕのユニット
番号を書き込む（ブロック１３０）。ユニットあるいは
複数のユニットｕが消去され、その消去が検証された
（ブロック１３２）後、制御モジュール１２は、対応す
るフラッグレジスタ３２内に２進数「０」を保存するこ
とによって、対応する消去保留フラッグをクリアする
（ブロック１３４）。
【００４２】さて、図７を参照する。これは、フラッシ
ュメモリ・デバイス３０のパワーアップ手順の部分的な
フローチャートである。フラッシュメモリ・デバイス３
０がパワーアップされると、制御モジュール１２は、三
つの消去保留フラッグのすべてをチェックする（ブロッ
ク１３６）。もし消去保留フラッグのいずれかが設定さ
れている（ブロック１３８）場合は、対応するユニット
番号レジスタ３４内に保存されているユニット番号を持
つユニットｕの消去が、電力損失によって中断されたこ
とを示す。電力損失によって消去が中断されたユニット
の各々に対して、制御モジュール１２は、ユニットの消
去を行い、その消去を検証する（ブロック１４０）。そ
れから制御モジュール１２は、対応する消去保留フラッ
グをクリアする（ブロック１４２）。すべての消去保留
フラッグがチェックされた（ブロック１４４）後、フラ
ッシュメモリ・デバイス３０は、通常の作動を開始する
（ブロック１４６）。
ュメモリ・デバイス３０のパワーアップ手順の部分的な
フローチャートである。フラッシュメモリ・デバイス３
０がパワーアップされると、制御モジュール１２は、三
つの消去保留フラッグのすべてをチェックする（ブロッ
ク１３６）。もし消去保留フラッグのいずれかが設定さ
れている（ブロック１３８）場合は、対応するユニット
番号レジスタ３４内に保存されているユニット番号を持
つユニットｕの消去が、電力損失によって中断されたこ
とを示す。電力損失によって消去が中断されたユニット
の各々に対して、制御モジュール１２は、ユニットの消
去を行い、その消去を検証する（ブロック１４０）。そ
れから制御モジュール１２は、対応する消去保留フラッ
グをクリアする（ブロック１４２）。すべての消去保留
フラッグがチェックされた（ブロック１４４）後、フラ
ッシュメモリ・デバイス３０は、通常の作動を開始する
（ブロック１４６）。
【００４３】本発明のこの実施例では、一つのページｐ
に書き込みを行う前に、全く特別な予防措置を必要とし
ない。本発明の第一実施例と同様、消去保留フラッグの
設定、クリア及びチェックは、フラッシュデバイス・ハ
ードウェアによって、コントローラのファームウェアに
よって、フラッシュ管理ソフトウェアによって、あるい
はこれら三つの組合せによって行ってもよい。
に書き込みを行う前に、全く特別な予防措置を必要とし
ない。本発明の第一実施例と同様、消去保留フラッグの
設定、クリア及びチェックは、フラッシュデバイス・ハ
ードウェアによって、コントローラのファームウェアに
よって、フラッシュ管理ソフトウェアによって、あるい
はこれら三つの組合せによって行ってもよい。
【００４４】本発明による第三実施例を図８に示す。本
発明のこの実施例は、完全にソフトウェアによって実行
されるため、制御モジュール１２が、下記に説明するよ
うにフラッシュメモリ１４を管理するよう変更が施され
るという条件で、フラッシュメモリ・デバイス１０等の
従来の技術によるフラッシュメモリ・デバイスに用いる
のに適当である。結果的に、図８に示すフラッシュメモ
リ・デバイス４０は、フラッシュメモリ・デバイス１０
と構造的に同一である。
発明のこの実施例は、完全にソフトウェアによって実行
されるため、制御モジュール１２が、下記に説明するよ
うにフラッシュメモリ１４を管理するよう変更が施され
るという条件で、フラッシュメモリ・デバイス１０等の
従来の技術によるフラッシュメモリ・デバイスに用いる
のに適当である。結果的に、図８に示すフラッシュメモ
リ・デバイス４０は、フラッシュメモリ・デバイス１０
と構造的に同一である。
【００４５】本発明の第三実施例によれば、各ページｐ
の三つのアドレス可能位置ａが、フラッシュメモリ１４
を管理するために割り当てられる。消去保留フラッグを
保存するために用いるアドレス可能位置４２、ユニット
番号を保存するために用いるアドレス可能位置４４、そ
して消去完了フラッグを保存するために用いるアドレス
可能位置４６。明確にするために、ユニットｕ１が消去
されるとする。さて、図９を参照する。これは、フラッ
シュメモリ・デバイス４０の消去処理のフローチャート
である。制御モジュール１２は、ユニットｕ１の消去を
管理するために、書き込みに利用可能なもう一つのユニ
ットｕｋの二つのページｐ１及びｐ２を選択する（ブロ
ック１４８）。ユニットｕ１を消去する前に、制御モジ
ュール１２は、ユニットｕｋのページｐ１のアドレス可
能位置４２内に消去保留フラッグを設定し（ブロック１
５０）、そしてまた、ユニットｕｋのページｐ１のアド
レス可能位置４４へユニットｕ１のユニット番号を書き
込む（ブロック１５２）。ブロック１５０及び１５２の
ステップは、一つの書き込み処理として扱うよう、いっ
しょに実行することが好ましい。このようにすればＰＰ
Ｐ制限を破ることはない。ユニットｕ１の消去が完了し
て検証を行った（ブロック１５４）後、制御モジュール
１２は、ユニットｕｋのページｐ２のアドレス可能位置
４６内に消去完了フラッグを設定する（ブロック１５
６）。消去保留フラッグに用いるアドレス可能位置４２
と、消去完了フラッグに用いるアドレス可能位置４６と
は、ＰＰＰ値が１のフラッシュメモリ１４が可能なよう
に、異なるページｐ内にあることに注目して下さい。Ｐ
ＰＰ値が１を超えるフラッシュメモリ１４の場合は、消
去保留フラッグに用いるアドレス可能位置４２と、消去
完了フラッグに用いるアドレス可能位置４６とは、同じ
ページｐ内に存在してもよい。また、ＰＰＰ＞１の場合
でも、ユニットｕｋのアドレス可能位置４２及び４６
は、ユニットｕｋが最後に消去されて以降、書き込まれ
るべきではないことに注目すること。このことは、ユニ
ットｕ１の消去の前に消去完了フラッグがクリアされて
いる（すなわち、設定されていない）ことを保証する。
の三つのアドレス可能位置ａが、フラッシュメモリ１４
を管理するために割り当てられる。消去保留フラッグを
保存するために用いるアドレス可能位置４２、ユニット
番号を保存するために用いるアドレス可能位置４４、そ
して消去完了フラッグを保存するために用いるアドレス
可能位置４６。明確にするために、ユニットｕ１が消去
されるとする。さて、図９を参照する。これは、フラッ
シュメモリ・デバイス４０の消去処理のフローチャート
である。制御モジュール１２は、ユニットｕ１の消去を
管理するために、書き込みに利用可能なもう一つのユニ
ットｕｋの二つのページｐ１及びｐ２を選択する（ブロ
ック１４８）。ユニットｕ１を消去する前に、制御モジ
ュール１２は、ユニットｕｋのページｐ１のアドレス可
能位置４２内に消去保留フラッグを設定し（ブロック１
５０）、そしてまた、ユニットｕｋのページｐ１のアド
レス可能位置４４へユニットｕ１のユニット番号を書き
込む（ブロック１５２）。ブロック１５０及び１５２の
ステップは、一つの書き込み処理として扱うよう、いっ
しょに実行することが好ましい。このようにすればＰＰ
Ｐ制限を破ることはない。ユニットｕ１の消去が完了し
て検証を行った（ブロック１５４）後、制御モジュール
１２は、ユニットｕｋのページｐ２のアドレス可能位置
４６内に消去完了フラッグを設定する（ブロック１５
６）。消去保留フラッグに用いるアドレス可能位置４２
と、消去完了フラッグに用いるアドレス可能位置４６と
は、ＰＰＰ値が１のフラッシュメモリ１４が可能なよう
に、異なるページｐ内にあることに注目して下さい。Ｐ
ＰＰ値が１を超えるフラッシュメモリ１４の場合は、消
去保留フラッグに用いるアドレス可能位置４２と、消去
完了フラッグに用いるアドレス可能位置４６とは、同じ
ページｐ内に存在してもよい。また、ＰＰＰ＞１の場合
でも、ユニットｕｋのアドレス可能位置４２及び４６
は、ユニットｕｋが最後に消去されて以降、書き込まれ
るべきではないことに注目すること。このことは、ユニ
ットｕ１の消去の前に消去完了フラッグがクリアされて
いる（すなわち、設定されていない）ことを保証する。
【００４６】本発明のこの実施例によれば、ここに例示
するように１ページｐにつき三つのアドレス可能位置
ａ、あるいは１ページｐにつき三つのアドレス可能位置
ａの倍数で、消去を管理するのに十分なアドレス可能位
置４２、４４と４６が割り当てられる限り、一つ以上の
ユニットｕを同時に消去することができることは明らか
である。
するように１ページｐにつき三つのアドレス可能位置
ａ、あるいは１ページｐにつき三つのアドレス可能位置
ａの倍数で、消去を管理するのに十分なアドレス可能位
置４２、４４と４６が割り当てられる限り、一つ以上の
ユニットｕを同時に消去することができることは明らか
である。
【００４７】さて、図１０を参照する。これは、フラッ
シュメモリ・デバイス４０のパワーアップ手順の部分的
なフローチャートである。フラッシュメモリ・デバイス
４０がパワーアップされると、制御モジュール１２は、
最近の消去のセットに割り当てられた可能性のあるすべ
てのアドレス可能位置４２及び４６をチェックし（ブロ
ック１５８）、各設定消去保留フラッグ（ブロック１６
０）が、対応する設定消去完了フラッグ（ブロック１６
２）に合致することを確認する。対応する設定消去完了
フラッグが合致しない各消去保留フラッグに対して、制
御モジュール１２は、対応するアドレス可能位置４４に
保存されたユニット番号を持つユニットｕを消去して、
その消去を検証し（ブロック１６４）、それから、対応
する消去完了フラッグを設定する（ブロック１６６）。
消去保留フラッグのすべてがチェックされた（ブロック
１６８）後、フラッシュメモリ・デバイス４０の通常の
作動が開始する（ブロック１７０）。
シュメモリ・デバイス４０のパワーアップ手順の部分的
なフローチャートである。フラッシュメモリ・デバイス
４０がパワーアップされると、制御モジュール１２は、
最近の消去のセットに割り当てられた可能性のあるすべ
てのアドレス可能位置４２及び４６をチェックし（ブロ
ック１５８）、各設定消去保留フラッグ（ブロック１６
０）が、対応する設定消去完了フラッグ（ブロック１６
２）に合致することを確認する。対応する設定消去完了
フラッグが合致しない各消去保留フラッグに対して、制
御モジュール１２は、対応するアドレス可能位置４４に
保存されたユニット番号を持つユニットｕを消去して、
その消去を検証し（ブロック１６４）、それから、対応
する消去完了フラッグを設定する（ブロック１６６）。
消去保留フラッグのすべてがチェックされた（ブロック
１６８）後、フラッシュメモリ・デバイス４０の通常の
作動が開始する（ブロック１７０）。
【００４８】本発明の第二実施例と同様、一つのページ
ｐへ書き込みを行う前に、特別な予防措置を採る必要は
全くない。
ｐへ書き込みを行う前に、特別な予防措置を採る必要は
全くない。
【００４９】上記のように、初めの二つの実施例は、ユ
ニットｕを消去する前に消去保留フラッグを設定し、消
去を正常に完了した後に消去保留フラッグをクリアす
る。他方、第三の実施例は、ユニットｕを消去する前に
消去保留フラッグを設定し、消去を正常に完了した後、
対応する消去完了フラッグを設定して消去保留フラッグ
とのバランスをとる。択一的に、初めの二つの実施例で
も、消去を正常に完了した後、消去保留フラッグをクリ
アせずに、それらの消去保留フラッグを、対応する消去
完了フラッグでバランスさせることができる。
ニットｕを消去する前に消去保留フラッグを設定し、消
去を正常に完了した後に消去保留フラッグをクリアす
る。他方、第三の実施例は、ユニットｕを消去する前に
消去保留フラッグを設定し、消去を正常に完了した後、
対応する消去完了フラッグを設定して消去保留フラッグ
とのバランスをとる。択一的に、初めの二つの実施例で
も、消去を正常に完了した後、消去保留フラッグをクリ
アせずに、それらの消去保留フラッグを、対応する消去
完了フラッグでバランスさせることができる。
【００５０】本発明の初めの三つの実施例は、ユニット
ｕを消去する前に、消去保留フラッグ及びユニット番号
等の情報を保存することによって機能する。本発明の第
四実施例によれば、このような情報は、本当に必要なと
きにのみ、すなわち、消去中に電力損失を検出したとき
に保存する。
ｕを消去する前に、消去保留フラッグ及びユニット番号
等の情報を保存することによって機能する。本発明の第
四実施例によれば、このような情報は、本当に必要なと
きにのみ、すなわち、消去中に電力損失を検出したとき
に保存する。
【００５１】図１１は、本発明の第四実施例によるフラ
ッシュメモリ・デバイス５０を示す。フラッシュメモリ
・デバイス５０は、フラッシュメモリ・デバイス３０に
同一であるが、電力損失を検出するためのパワーセンサ
５６と、消去が電力損失で中断したかもしれないユニッ
トｕに関する情報を保存するために十分な予備の電力を
提供するコンデンサアレイ（図示せず）とを備えてい
る。例えば、ポートマン氏らのＷＯ０１／２２２０５を
参照して下さい。従来の技術によるシステムのこの一例
は、外部電源からの電力損失を検出するパワーセンサ
と、外部電源からの電力損失が発生した場合に上品なパ
ワーダウンを可能にする外部コンデンサアレイとを用い
ている。
ッシュメモリ・デバイス５０を示す。フラッシュメモリ
・デバイス５０は、フラッシュメモリ・デバイス３０に
同一であるが、電力損失を検出するためのパワーセンサ
５６と、消去が電力損失で中断したかもしれないユニッ
トｕに関する情報を保存するために十分な予備の電力を
提供するコンデンサアレイ（図示せず）とを備えてい
る。例えば、ポートマン氏らのＷＯ０１／２２２０５を
参照して下さい。従来の技術によるシステムのこの一例
は、外部電源からの電力損失を検出するパワーセンサ
と、外部電源からの電力損失が発生した場合に上品なパ
ワーダウンを可能にする外部コンデンサアレイとを用い
ている。
【００５２】さて、図１２を参照する。これはフラッシ
ュメモリ・デバイス５０のパワーダウン手順の部分的な
フローチャートである。制御モジュール１２は、消去中
に（ブロック１７４）電力損失（ブロック１７２）を検
出すると、その時点で消去されつつある各ユニットｕに
対して、対応するフラッグレジスタ３２内に消去保留フ
ラッグを設定し（ブロック１７８）、そして対応するユ
ニット番号レジスタ３４へユニットのユニット番号を書
き込む（ブロック１８０）。フラッシュメモリ・デバイ
ス５０が正常にパワーダウンするときは、制御モジュー
ル１２は、この標準的なシャットダウンが、予期しない
電力損失と確実に混同されないようにすべての消去保留
フラッグをクリアする（ブロック１７６）。本文中にお
いては、消去中の電力損失の検出は、消去と「同時」で
あると定義する。消去が行われていないときの電力損失
の検出、例えば、正常なシャットダウン中の電力損失の
検出は、消去と「非同時的」であると定義する。
ュメモリ・デバイス５０のパワーダウン手順の部分的な
フローチャートである。制御モジュール１２は、消去中
に（ブロック１７４）電力損失（ブロック１７２）を検
出すると、その時点で消去されつつある各ユニットｕに
対して、対応するフラッグレジスタ３２内に消去保留フ
ラッグを設定し（ブロック１７８）、そして対応するユ
ニット番号レジスタ３４へユニットのユニット番号を書
き込む（ブロック１８０）。フラッシュメモリ・デバイ
ス５０が正常にパワーダウンするときは、制御モジュー
ル１２は、この標準的なシャットダウンが、予期しない
電力損失と確実に混同されないようにすべての消去保留
フラッグをクリアする（ブロック１７６）。本文中にお
いては、消去中の電力損失の検出は、消去と「同時」で
あると定義する。消去が行われていないときの電力損失
の検出、例えば、正常なシャットダウン中の電力損失の
検出は、消去と「非同時的」であると定義する。
【００５３】図７は、フラッシュメモリ・デバイス３０
のパワーアップ手順を示すことに加えて、フラッシュメ
モリ・デバイス５０のパワーアップ手順をも示すもので
ある。フラッシュメモリ・デバイス５０がパワーアップ
されると、制御モジュール１２は、三つの消去全保留フ
ラッグをチェックする（ブロック１３６）。もし消去保
留フラッグが一つでも設定されている（ブロック１３
８）場合は、このことは、対応するユニット番号レジス
タ３４内に保存されているユニット番号を持つユニット
ｕの消去が、電力損失によって中断されたことを示す。
電力損失によって消去が中断されたユニットの各々に対
して、制御モジュール１２は、ユニットの消去を行い、
その消去を検証する（ブロック１４０）。それからコン
トロール・ユニット１２は、対応する消去保留フラッグ
をクリアする（ブロック１４２）。消去保留フラッグの
すべてがチェックされた（ブロック１４４）後、フラッ
シュメモリ・デバイス５０の通常作動を開始する（ブロ
ックｌ４６）。
のパワーアップ手順を示すことに加えて、フラッシュメ
モリ・デバイス５０のパワーアップ手順をも示すもので
ある。フラッシュメモリ・デバイス５０がパワーアップ
されると、制御モジュール１２は、三つの消去全保留フ
ラッグをチェックする（ブロック１３６）。もし消去保
留フラッグが一つでも設定されている（ブロック１３
８）場合は、このことは、対応するユニット番号レジス
タ３４内に保存されているユニット番号を持つユニット
ｕの消去が、電力損失によって中断されたことを示す。
電力損失によって消去が中断されたユニットの各々に対
して、制御モジュール１２は、ユニットの消去を行い、
その消去を検証する（ブロック１４０）。それからコン
トロール・ユニット１２は、対応する消去保留フラッグ
をクリアする（ブロック１４２）。消去保留フラッグの
すべてがチェックされた（ブロック１４４）後、フラッ
シュメモリ・デバイス５０の通常作動を開始する（ブロ
ックｌ４６）。
【００５４】本発明のこの実施例でも、第二及び第三の
実施例のように、ページｐの一つへの書き込みが始まる
前の、特別な予防措置は全く必要ではない。本発明の第
一及び第二の実施例のように、パワーアップ中の消去保
留フラッグのチェック、そしてその後のクリアは、フラ
ッシュデバイス・ハードウェアによって、コントローラ
のファームウェアによって、フラッシュ管理ソフトウェ
アによって、あるいはこれら三つの組合せによって行っ
てもよい。しかし、電力損失が検出されたときの消去保
留フラッグの設定あるいはクリアは、電力喪失の際には
素早い反応が必要であるため、フラッシュデバイス・ハ
ードウェア、コントローラのファームウェア、あるいは
これら二つの組合せによってのみ行われ、ソフトウェア
によっては実行されない。
実施例のように、ページｐの一つへの書き込みが始まる
前の、特別な予防措置は全く必要ではない。本発明の第
一及び第二の実施例のように、パワーアップ中の消去保
留フラッグのチェック、そしてその後のクリアは、フラ
ッシュデバイス・ハードウェアによって、コントローラ
のファームウェアによって、フラッシュ管理ソフトウェ
アによって、あるいはこれら三つの組合せによって行っ
てもよい。しかし、電力損失が検出されたときの消去保
留フラッグの設定あるいはクリアは、電力喪失の際には
素早い反応が必要であるため、フラッシュデバイス・ハ
ードウェア、コントローラのファームウェア、あるいは
これら二つの組合せによってのみ行われ、ソフトウェア
によっては実行されない。
【００５５】本発明は、限られた実施例で説明したが、
多くの変更及び改良、そして他の用途が可能であること
は明らかである。
多くの変更及び改良、そして他の用途が可能であること
は明らかである。
本発明を、次の添付図面を参照しながら実施例を用いて
説明する。
説明する。
【図１】従来の技術によるフラッシュメモリ・デバイス
を示す。
を示す。
【図２】本発明による第一実施例としてのフラッシュメ
モリ・デバイスを示す。
モリ・デバイスを示す。
【図３】図２に示すフラッシュメモリ・デバイスの消去
処理のフローチャートである。
処理のフローチャートである。
【図４】図２に示すフラッシュメモリ・デバイスの書き
込み処理のフローチャートである。
込み処理のフローチャートである。
【図５】本発明による第二実施例としてのフラッシュメ
モリ・デバイスを示す。
モリ・デバイスを示す。
【図６】図５に示すフラッシュメモリ・デバイスの消去
処理のフローチャートである。
処理のフローチャートである。
【図７】図５及び図１１に示すフラッシュメモリ・デバ
イスのパワーアップ手順の部分的なフローチャートであ
る。
イスのパワーアップ手順の部分的なフローチャートであ
る。
【図８】本発明による第三実施例としてのフラッシュメ
モリ・デバイスを示す。
モリ・デバイスを示す。
【図９】図８に示すフラッシュメモリ・デバイスの消去
処理のフローチャートである。
処理のフローチャートである。
【図１０】図８に示すフラッシュメモリ・デバイスのパ
ワーアップ手順の部分的なフローチャートである。
ワーアップ手順の部分的なフローチャートである。
【図１１】本発明による第四実施例としてのフラッシュ
メモリ・デバイスを示す。
メモリ・デバイスを示す。
【図１２】図１１に示すフラッシュメモリ・デバイスの
パワーダウン手順の部分的なフローチャートである。
パワーダウン手順の部分的なフローチャートである。
─────────────────────────────────────────────────────
フロントページの続き
(71)出願人 502111536
Ｃｅｎｔｒａｌ Ｐａｒｋ 2000，Ａｔｉ
ｒ Ｙｅｄａ Ｓｔｒｅｅｔ ７，44425
Ｋｆａｒ Ｓａｂａｄ，Ｉｓｒａｅｌ
(72)発明者 メナケム ラッセル
イスラエル国、コハブ ヤイル 44864、
ドレブ ストリート ４
(72)発明者 メイル アブラハム
イスラエル国、リション レジオン
75438、ハシラ ストリート 16
Ｆターム(参考） 5B025 AD08 AE08 AF02
Claims (80)
- 【請求項１】 各ユニットが複数のアドレス可能位置を
持つ複数のユニットを含むフラッシュメモリを管理する
ための方法であって、 （ａ）前記各ユニットのアドレス可能位置から分離した
フラッグレジスタを各ユニットに提供するステップ、 （ｂ）前記ユニットの少なくとも一つを消去する前に、
消去すべき前記少なくとも一つのユニットの前記フラッ
グレジスタ内に消去保留フラッグを設定するステップ、
そして （ｃ）前記少なくとも一つのユニットを消去するステッ
プからなる方法。 - 【請求項２】 前記設定がハードウェアによって行われ
る、請求項１に記載の方法。 - 【請求項３】 前記設定がファームウェアによって行わ
れる、請求項１に記載の方法。 - 【請求項４】 前記設定がソフトウェアによって行われ
る、請求項１に記載の方法。 - 【請求項５】 さらに、 （ｄ）前記少なくとも一つのユニットの前記消去の後
に、前記少なくとも一つのユニットが消去されたことを
示す指標を提供するステップからなる、請求項１に記載
の方法。 - 【請求項６】 前記少なくとも一つのユニットが消去さ
れたことを示す前記指標の前記提供が、消去された前記
少なくとも一つのユニットの各々に対して、前記少なく
とも一つのユニットの各々の前記フラッグレジスタ内の
前記消去保留フラッグをクリアすることを含むステップ
によって行われる、請求項５に記載の方法。 - 【請求項７】 前記クリアがハードウェアによって行わ
れる、請求項６に記載の方法。 - 【請求項８】 前記クリアがファームウェアによって行
われる、請求項６に記載の方法。 - 【請求項９】 前記クリアがソフトウェアによって行わ
れる、請求項６に記載の方法。 - 【請求項１０】 さらに、 （ｅ）前記ユニットの一つに書き込みを始める前に、こ
の一つのユニットの前記消去保留フラッグがクリアされ
ているかどうかをチェックするステップ、 （ｆ）このチェックの後、 （ｉ）前記一つのユニットの前記消去保留フラッグがク
リアされている場合は、前記一つのユニットに書き込む
が、 （ｉｉ）そうでない場合は、 （Ａ）前記少なくとも一つのユニットを消去して、 （Ｂ）前記一つのユニットの前記消去保留フラッグをク
リアするステップからなる、請求項６に記載の方法。 - 【請求項１１】 前記チェック、そして前記チェックに
続く前記消去がハードウェアによって行われる、請求項
１０に記載の方法。 - 【請求項１２】 前記チェック、そして前記チェックに
続く前記消去がファームウェアによって行われる、請求
項１０に記載の方法。 - 【請求項１３】 前記チェックがソフトウェアによって
行われ、前記その後の消去が、ソフトウェア消去コマン
ドを出すことを含むステップによって行われる、請求項
１０に記載の方法。 - 【請求項１４】 前記フラッグレジスタが不揮発性であ
る請求項１に記載の方法。 - 【請求項１５】 各ユニットが各々ユニット番号と複数
のアドレス可能位置とを持つ、複数のユニットを含むフ
ラッシュメモリを管理するための方法であって、 （ａ）前記ユニットの前記アドレス可能位置から分離し
た少なくとも一つのフラッグレジスタを提供するステッ
プ、 （ｂ）前記少なくとも一つのフラッグレジスタの各々に
対して、これに対応する、前記ユニットの前記アドレス
可能位置から分離したユニット番号レジスタを提供する
ステップ、 （ｃ）前記ユニットの少なくとも一つを消去する前に、
消去すべき前記少なくとも一つのユニットの各々に対し
て、 （ｉ）前記少なくとも一つのフラッグレジスタの一つに
消去保留フラッグを設定して、 （ｉｉ）前記一つのフラッグレジスタに対応する前記ユ
ニット番号レジスタ内に、前記各ユニットのユニット番
号を保存するステップ、そして （ｄ）前記少なくとも一つのユニットを消去するステッ
プからなる方法。 - 【請求項１６】 前記設定及び前記保存がハードウェア
によって行われる、請求項１５に記載の方法。 - 【請求項１７】 前記設定及び前記保存がファームウェ
アによって行われる、請求項１５に記載の方法。 - 【請求項１８】 前記設定及び前記保存がソフトウェア
によって行われる、請求項１５に記載の方法。 - 【請求項１９】 さらに、 （ｅ）前記少なくとも一つのユニットの前記消去に続い
て、前記少なくとも一つのユニットが消去されたことを
示す指標を提供するステップからなる、請求項１５に記
載の方法。 - 【請求項２０】 前記少なくとも一つのユニットが消去
されたことを示す前記指標の前記提供が、前記少なくと
も一つの消去保留フラッグの各々をクリアすることを含
むステップによって行われる、請求項１９に記載の方
法。 - 【請求項２１】 前記クリアがハードウェアによって行
われる、請求項２０に記載の方法。 - 【請求項２２】 前記クリアがファームウェアによって
行われる、請求項２０に記載の方法。 - 【請求項２３】 前記クリアがソフトウェアによって行
われる、請求項２０に記載の方法。 - 【請求項２４】 さらに、 （ｆ）フラッシュメモリをパワーアップするや否や、前
記少なくとも一つの消去保留フラッグの一つが設定され
ている場合は、前記一つの消去保留フラッグに対応する
前記ユニット番号レジスタ内に保存されているユニット
番号を持つユニットを消去するステップからなる、請求
項２０に記載の方法。 - 【請求項２５】 前記一つの消去保留フラッグに対応す
る前記ユニット番号レジスタに保存されているユニット
番号を持つ前記ユニットの前記消去が、ハードウェアに
よって行われる、請求項２４に記載の方法。 - 【請求項２６】 前記一つの消去保留フラッグに対応す
る前記ユニット番号レジスタに保存されているユニット
番号を持つ前記ユニットの前記消去が、ファームウェア
によって行われる、請求項２４に記載の方法。 - 【請求項２７】 前記一つの消去保留フラッグに対応す
る前記ユニット番号レジスタに保存されているユニット
番号を持つ前記ユニットの前記消去が、ソフトウェア消
去コマンドを出すことを含むステップによって行われ
る、請求項２４に記載の方法。 - 【請求項２８】 前記少なくとも一つのフラッグレジス
タ及び前記少なくとも一つのユニット番号レジスタが不
揮発性である、請求項１５に記載の方法。 - 【請求項２９】 各ユニットがユニット番号と、各ペー
ジ毎に複数のアドレス可能位置を含む少なくとも一つの
ページとを持つ複数のユニットを含むフラッシュメモリ
を管理するための方法であって、 （ａ）前記フラッシュメモリ内に少なくとも一つの消去
保留位置を割り当てるステップ、 （ｂ）前記少なくとも一つの消去保留位置の各々に対し
て、前記少なくとも一つの消去保留位置の各々から分離
させて、フラッシュメモリ内に対応する消去完了位置を
割り当てるステップ、 （ｃ）前記ユニットの少なくとも一つの消去の前に、消
去すべき前記少なくとも一つのユニットの各々に対し
て、前記少なくとも一つの消去保留位置の対応する一つ
に消去保留フラッグを設定するステップ、 （ｄ）前記少なくとも一つのユニットを消去するステッ
プ、 （ｅ）前記少なくとも一つのユニットの各々に対して、
前記各ユニットの前記消去の後に、前記少なくとも一つ
の消去完了位置の対応する一つに消去完了フラッグを設
定するステップからなる方法。 - 【請求項３０】 前記少なくとも一つの消去保留位置及
び前記少なくとも一つの消去完了位置が、各々前記フラ
ッシュメモリ内のアドレス可能位置である、請求項２９
に記載の方法。 - 【請求項３１】 消去すべき前記ユニットの各々に対し
て、前記対応する消去保留位置及び前記対応する消去完
了位置が異なるページにある、請求項３０に記載の方
法。 - 【請求項３２】 さらに、 （ｆ）前記少なくとも一つのユニットの各々に対して、
前記各ユニットの前記消去の前に、前記対応する消去完
了フラッグをクリアするステップからなる、請求項２９
に記載の方法。 - 【請求項３３】 さらに、 （ｆ）前記フラッシュメモリをパワーアップするや否
や、もし前記少なくとも一つの消去保留フラッグの一つ
が設定されており、そしてこの一つの消去保留フラッグ
に対応する前記消去完了フラッグがクリアされている場
合は、前記一つの消去保留フラッグに対応するユニット
を消去するステップからなる、請求項２９に記載の方
法。 - 【請求項３４】 さらに、 （ｆ）前記少なくとも一つの消去保留位置の各々に対し
て、対応するユニット番号保存位置を割り当てるステッ
プ、そして （ｇ）前記ユニットの少なくとも一つを消去する前に、
消去すべき前記少なくとも一つのユニットの各々に対し
て、前記各ユニットの前記消去保留フラッグが設定され
ている前記消去保留位置に対応する前記ユニット番号保
存位置内に、前記各ユニットのユニット番号を保存する
ステップからなる、請求項２９に記載の方法。 - 【請求項３５】 各ユニットがユニット番号と複数のア
ドレス可能位置とを持つ複数のユニットを含むフラッシ
ュメモリを管理するための方法であって、 （ａ）前記フラッシュメモリ内に少なくとも一つの消去
保留位置を割り当てるステップ、 （ｂ）前記少なくとも一つの消去保留位置の各々に対し
て、前記少なくとも一つの消去保留位置の各々から分離
させて、前記フラッシュメモリ内に対応するユニット番
号保存位置を割り当てるステップ、 （ｃ）前記ユニットの少なくとも一つを消去する前に、
消去すべき前記少なくとも一つのユニットの各々に対し
て、 （ｉ）前記少なくとも一つの消去保留位置の対応する一
つに消去保留フラッグを設定し、 （ｉｉ）前記対応する一つの消去保留位置に対応する前
記ユニット番号保存位置内に、前記各ユニットのユニッ
ト番号を保存するステップ、そして （ｄ）前記少なくとも一つのユニットを消去するステッ
プからなる方法。 - 【請求項３６】 前記少なくとも一つの消去保留位置及
び前記少なくとも一つのユニット番号保存位置が、各々
フラッシュメモリ内のアドレス可能位置である、請求項
３５に記載の方法。 - 【請求項３７】 さらに、 （ｅ）前記少なくとも一つの消去保留位置の各々に対し
て、前記少なくとも一つの消去保留位置の各々から分離
させて、前記フラッシュメモリ内に対応する消去完了位
置を割り当てるステップ、 （ｆ）前記ユニットの少なくとも一つを消去した後、消
去すべき前記少なくとも一つのユニットの各々に対し
て、前記少なくとも一つの消去完了位置の対応する一つ
に消去完了フラッグを設定するステップ、そして （ｇ）前記フラッシュメモリをパワーアップするや否
や、もし前記少なくとも一つの消去保留フラッグの一つ
が設定されており、この一つの消去保留フラッグに対応
する前記消去完了フラッグがクリアされている場合は、
この一つの消去保留フラッグに対応するユニットを消去
するステップからなる、請求項３５に記載の方法。 - 【請求項３８】 さらに、 （ｈ）前記ユニットの少なくとも一つを消去する前に、
消去すべき前記少なくとも一つのユニットの各々に対し
て、前記対応する消去完了位置内の前記消去完了フラッ
グをクリアするステップからなる、請求項３７に記載の
方法。 - 【請求項３９】 各ユニットが複数のアドレス可能位置
を持つ複数のユニットを含むフラッシュメモリを管理す
るための方法であって、 （ａ）前記ユニットの前記アドレス可能位置から分離さ
せて、少なくとも一つのフラッグレジスタを提供するス
テップ、 （ｂ）前記ユニットの少なくとも一つを消去する前に、
前記少なくとも一つのフラッグレジスタの一つに消去保
留フラッグを設定するステップ、そして （ｃ）前記少なくとも一つのユニットを消去するステッ
プからなる方法。 - 【請求項４０】 前記設定がハードウェアによって行わ
れる、請求項３９に記載の方法。 - 【請求項４１】 前記設定がファームウェアによって行
われる、請求項３９に記載の方法。 - 【請求項４２】 前記設定がソフトウェアによって行わ
れる、請求項３９に記載の方法。 - 【請求項４３】 さらに、 （ｄ）前記少なくとも一つのユニットの前記消去に続い
て、前記少なくとも一つのユニットが消去されたことを
示す指標を提供するステップからなる、請求項３９に記
載の方法。 - 【請求項４４】 前記提供が、前記消去保留フラッグの
各々をクリアすることを含むステップによって行われ
る、請求項４３に記載の方法。 - 【請求項４５】 前記少なくとも一つのフラッグレジス
タが不揮発性である、請求項３９に記載の方法。 - 【請求項４６】 各ユニットがユニット番号と複数のア
ドレス可能位置とを持つ複数のユニットを含むフラッシ
ュメモリを管理するための方法であって、前記フラッシ
ュメモリが、多くても、ある特定な最大数の前記ユニッ
トをほぼ平行して消去するように作動し、 （ａ）ユニットの前記最大数に等しい数のフラッグレジ
スタを提供するステップ、 （ｂ）前記フラッグレジスタの各々に対して、対応する
ユニット番号レジスタを提供するステップ、 （ｃ）前記ユニットの少なくとも一つを消去するステッ
プ、 （ｄ）前記フラッシュメモリによって電力損失を検出す
るステップ、そして （ｅ）前記電力損失が前記消去と同時である場合は、消
去すべき前記少なくとも一つのユニットの各々に対し
て、 （ｉ）対応する前記フラッグレジスタに消去保留フラッ
グを設定し、 （ｉｉ）前記ユニットの各々のユニット番号を、前記対
応するフラッグレジスタに対応する前記ユニット番号レ
ジスタ内に保存するステップからなる方法。 - 【請求項４７】 さらに、 （ｆ）前記電力損失が前記消去とは非同時的である場合
は、前記消去保留フラッグのすべてをクリアするステッ
プからなる、請求項４６に記載の方法。 - 【請求項４８】 前記フラッグレジスタ及び前記ユニッ
ト番号レジスタが、前記ユニットの前記アドレス可能位
置から分離している、請求項４６に記載の方法。 - 【請求項４９】 さらに、 （ｆ）前記フラッシュメモリをパワーアップするや否
や、前記消去保留フラッグが設定されている前記フラッ
グレジスタの各々に対して、前記対応するユニット番号
レジスタに保存されているユニット番号を持つ前記ユニ
ットを消去するステップからなる、請求項４６に記載の
方法。 - 【請求項５０】 前記対応するユニット番号レジスタ内
に保存されているユニット番号を持つ前記ユニットの前
記消去が、ハードウェアによって行われる、請求項４９
に記載の方法。 - 【請求項５１】 前記対応するユニット番号レジスタ内
に保存されているユニット番号を持つ前記ユニットの前
記消去が、ファームウェアによって行われる、請求項４
９に記載の方法。 - 【請求項５２】 前記対応するユニット番号レジスタ内
に保存されているユニット番号を持つ前記ユニットの前
記消去が、ソフトウェア消去コマンドを出すことを含む
ステップによって行われる、請求項４９に記載の方法。 - 【請求項５３】 前記設定及び前記保存がハードウェア
によって行われる、請求項４６に記載の方法。 - 【請求項５４】 前記設定及び前記保存がファームウェ
アによって行われる、請求項４６に記載の方法。 - 【請求項５５】 前記フラッグレジスタ及び前記ユニッ
ト番号レジスタが不揮発性である、請求項４６に記載の
方法。 - 【請求項５６】（ａ）各ユニットが複数のアドレス可能
位置を含む複数のユニット、そして （ｂ）前記各ユニットの前記アドレス可能位置から分離
した、前記ユニットの各々に対して、前記各ユニットの
消去指定を示すためのフラッグレジスタからなるフラッ
シュメモリ・デバイス。 - 【請求項５７】 さらに、 （ｃ）消去が指定された前記ユニットの各々の前記フラ
ッグレジスタ内に消去保留フラッグを設定し、前記消去
に続いて前記消去保留フラッグをクリアするメカニズム
からなる、請求項５６のフラッシュメモリ・デバイス。 - 【請求項５８】 前記メカニズムがハードウェアで具現
される、請求項５７のフラッシュメモリ・デバイス。 - 【請求項５９】 前記メカニズムがファームウェアで具
現される、請求項５７のフラッシュメモリ・デバイス。 - 【請求項６０】 さらに、 （ｃ）外部装置が、消去が指定された前記ユニットの各
々の前記フラッグレジスタ内に消去保留フラッグを設定
し、前記消去に続いて前記消去保留フラッグをクリアす
ることができるようにするメカニズムからなる、請求項
５６のフラッシュメモリ・デバイス。 - 【請求項６１】 前記設定及び前記クリアが、前記外部
装置のファームウェアによって行われる、請求項６０の
フラッシュメモリ・デバイス。 - 【請求項６２】 前記設定及び前記クリアが、前記外部
装置のソフトウェアによって行われる、請求項６０のフ
ラッシュメモリ・デバイス。 - 【請求項６３】 前記フラッグレジスタが不揮発性であ
る、請求項５６のフラッシュメモリ・デバイス。 - 【請求項６４】（ａ）各ユニットがユニット番号と複数
のアドレス可能位置とを持つ複数のユニット、 （ｂ）前記ユニットの一つが消去指定されていることを
示す消去保留フラッグを保存するための、前記アドレス
可能位置から分離した少なくとも一つのフラッグレジス
タ、そして （ｃ）前記アドレス可能位置から分離した、前記一つの
ユニットの前記ユニット番号を保存するのための、前記
少なくとも一つのフラッグレジスタの各々に対して対応
するユニット番号レジスタからなるフラッシュメモリ・
デバイス。 - 【請求項６５】 さらに、 （ｄ）消去すべき前記ユニットの各々に対して、 （ｉ）前記少なくとも一つのフラッグレジスタの一つに
消去保留フラッグを設定し、 （ｉｉ）前記一つのフラッグレジスタに対応する前記ユ
ニット番号レジスタ内に、前記各ユニットの前記ユニッ
ト番号を保存し、そして （ｉｉｉ）前記消去に続いて前記消去保留フラッグをク
リアするためのメカニズムからなる、請求項６４のフラ
ッシュメモリ・デバイス。 - 【請求項６６】 前記メカニズムがハードウェアで具現
される、請求項６５のフラッシュメモリ・デバイス。 - 【請求項６７】 前記メカニズムがファームウェアで具
現される、請求項６５のフラッシュメモリ・デバイス。 - 【請求項６８】 さらに、 （ｄ）消去すべき前記ユニットの各々に対して、外部装
置が、 （ｉ）前記少なくとも一つのフラッグレジスタの一つに
消去保留フラッグを設定し、 （ｉｉ）前記一つのフラッグレジスタに対応する前記ユ
ニット番号レジスタ内に前記各ユニットの前記ユニット
番号を保存し、そして （ｉｉｉ）前記消去に続いて、前記消去保留フラッグを
クリアすることを可能にするためのメカニズムからな
る、請求項６４のフラッシュメモリ・デバイス。 - 【請求項６９】 前記設定、前記保存及び前記クリア
が、前記外部装置のファームウェアによって行われる、
請求項６８のフラッシュメモリ・デバイス。 - 【請求項７０】 前記設定、前記保存及び前記クリア
が、前記外部装置のソフトウェアによって行われる、請
求項６８のフラッシュメモリ・デバイス。 - 【請求項７１】 前記少なくとも一つのフラッグレジス
タ及び前記少なくとも一つのユニット番号レジスタが、
不揮発性である、請求項６４のフラッシュメモリ・デバ
イス。 - 【請求項７２】（ａ）各ユニットがユニット番号と複数
のアドレス可能位置とを持つ複数のユニット、 （ｂ）電力損失を検出する検出メカニズム、そして （ｃ）この検出メカニズムが前記電力損失を検出したと
きに、消去中の前記ユニットの前記ユニット番号を記録
する記録メカニズムからなるフラッシュメモリ・デバイ
ス。 - 【請求項７３】 前記記録メカニズムが、 （ｉ）消去保留フラッグを保存するための、ほぼ平行し
て消去が可能な前記ユニットの最大数に同数のフラッグ
レジスタと、 （ｉｉ）前記一つのユニットのユニット番号を保存する
ための、前記フラッグレジスタの各々に対して対応する
ユニット番号レジスタとを含み、 前記保留フラッグの各々は、設定された場合、前記検出
メカニズムが前記電力損失を検出したときに前記ユニッ
トの一つが消去中であったことを示す、請求項７２のフ
ラッシュメモリ・デバイス。 - 【請求項７４】 前記フラッグレジスタ及び前記ユニッ
ト番号レジスタが、前記アドレス可能位置から分離して
いる、請求項７３のフラッシュメモリ・デバイス。 - 【請求項７５】 さらに、 （ｄ）前記フラッシュメモリ・デバイスがパワーアップ
されたときに、前記記録メカニズムによってユニット番
号が記録されている前記ユニットを識別して消去する初
期化メカニズムからなる、請求項７４のフラッシュメモ
リ・デバイス。 - 【請求項７６】 前記初期化メカニズムがハードウェア
で具現されている、請求項７５のフラッシュメモリ・デ
バイス。 - 【請求項７７】 前記初期化メカニズムがファームウェ
アで具現されている、請求項７５のフラッシュメモリ・
デバイス。 - 【請求項７８】 前記初期化メカニズムが、ソフトウェ
アによる前記識別を可能にする、請求項７５のフラッシ
ュメモリ・デバイス。 - 【請求項７９】 前記記録メカニズムがハードウェアで
具現されている、請求項７２のフラッシュメモリ・デバ
イス。 - 【請求項８０】 前記記録メカニズムがファームウェア
で具現されている、請求項７２のフラッシュメモリ・デ
バイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33205601P | 2001-11-23 | 2001-11-23 | |
| US60/332,056 | 2001-11-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003187585A true JP2003187585A (ja) | 2003-07-04 |
Family
ID=27613196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336167A Pending JP2003187585A (ja) | 2001-11-23 | 2002-11-20 | フラッシュデバイスにおける部分的に消去されたユニットの検出 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6977847B2 (ja) |
| JP (1) | JP2003187585A (ja) |
| KR (1) | KR100991718B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7613982B2 (en) | 2004-11-16 | 2009-11-03 | Samsung Electronics Co., Ltd. | Data processing apparatus and method for flash memory |
| JP2011129192A (ja) * | 2009-12-16 | 2011-06-30 | Samsung Electronics Co Ltd | 半導体記憶装置 |
| US8015344B2 (en) | 2004-11-19 | 2011-09-06 | Samsung Electronics Co., Ltd. | Apparatus and method for processing data of flash memory |
| JP2013003655A (ja) * | 2011-06-13 | 2013-01-07 | Denso Corp | フラッシュメモリにデータの書き込みを行う制御装置 |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100544175B1 (ko) * | 1999-05-08 | 2006-01-23 | 삼성전자주식회사 | 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법 |
| US7113432B2 (en) | 2000-09-14 | 2006-09-26 | Sandisk Corporation | Compressed event counting technique and application to a flash memory system |
| DE60319718D1 (de) * | 2002-10-02 | 2008-04-24 | Matsushita Electric Ind Co Ltd | Steuerverfahren für eine nichtflüchtige speichereinrichtung |
| US7003621B2 (en) * | 2003-03-25 | 2006-02-21 | M-System Flash Disk Pioneers Ltd. | Methods of sanitizing a flash-based data storage device |
| US6957312B1 (en) * | 2003-05-07 | 2005-10-18 | Agilent Technologies, Inc. | NVRAM control protocol |
| US6988175B2 (en) * | 2003-06-30 | 2006-01-17 | M-Systems Flash Disk Pioneers Ltd. | Flash memory management method that is resistant to data corruption by power loss |
| US7299314B2 (en) | 2003-12-31 | 2007-11-20 | Sandisk Corporation | Flash storage system with write/erase abort detection mechanism |
| KR100704618B1 (ko) | 2004-01-19 | 2007-04-10 | 삼성전자주식회사 | 플래시 메모리의 데이터 복구 장치 및 방법 |
| US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
| KR100631765B1 (ko) | 2004-10-18 | 2006-10-09 | 삼성전자주식회사 | 플래시 메모리의 데이터 처리 장치 및 방법 |
| EP1650766B1 (fr) * | 2004-10-20 | 2008-05-14 | Actaris SAS | Procédé de gestion pour l'effacement d'une mémoire de type flash, et compteur électrique comprenant une mémoire de type flash |
| US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
| US7409473B2 (en) | 2004-12-21 | 2008-08-05 | Sandisk Corporation | Off-chip data relocation |
| US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
| US7212440B2 (en) | 2004-12-30 | 2007-05-01 | Sandisk Corporation | On-chip data grouping and alignment |
| US7308525B2 (en) * | 2005-01-10 | 2007-12-11 | Sandisk Il Ltd. | Method of managing a multi-bit cell flash memory with improved reliablility and performance |
| US7275140B2 (en) * | 2005-05-12 | 2007-09-25 | Sandisk Il Ltd. | Flash memory management method that is resistant to data corruption by power loss |
| US7631245B2 (en) * | 2005-09-26 | 2009-12-08 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US8291295B2 (en) * | 2005-09-26 | 2012-10-16 | Sandisk Il Ltd. | NAND flash memory controller exporting a NAND interface |
| US20070083697A1 (en) * | 2005-10-07 | 2007-04-12 | Microsoft Corporation | Flash memory management |
| US7631162B2 (en) | 2005-10-27 | 2009-12-08 | Sandisck Corporation | Non-volatile memory with adaptive handling of data writes |
| US7509471B2 (en) * | 2005-10-27 | 2009-03-24 | Sandisk Corporation | Methods for adaptively handling data writes in non-volatile memories |
| US7783845B2 (en) * | 2005-11-14 | 2010-08-24 | Sandisk Corporation | Structures for the management of erase operations in non-volatile memories |
| US7624239B2 (en) * | 2005-11-14 | 2009-11-24 | Sandisk Corporation | Methods for the management of erase operations in non-volatile memories |
| US7564721B2 (en) * | 2006-05-25 | 2009-07-21 | Micron Technology, Inc. | Method and apparatus for improving storage performance using a background erase |
| US20080046630A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| US20080046641A1 (en) * | 2006-08-21 | 2008-02-21 | Sandisk Il Ltd. | NAND flash memory controller exporting a logical sector-based interface |
| WO2008070813A2 (en) | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for a front-end, distributed raid |
| KR100816154B1 (ko) * | 2007-01-23 | 2008-03-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 어드레스 스케쥴링 방법 |
| CN101281492B (zh) * | 2007-04-04 | 2011-02-02 | 扬智科技股份有限公司 | 恢复闪存的对照表的方法 |
| US8266391B2 (en) * | 2007-06-19 | 2012-09-11 | SanDisk Technologies, Inc. | Method for writing data of an atomic transaction to a memory device |
| US20080320253A1 (en) * | 2007-06-19 | 2008-12-25 | Andrew Tomlin | Memory device with circuitry for writing data of an atomic transaction |
| US20090049226A1 (en) * | 2007-08-13 | 2009-02-19 | Ibm Corporation | Stale track initialization in a storage controller |
| US8332581B2 (en) * | 2007-08-13 | 2012-12-11 | International Business Machines Corporation | Stale track initialization in a storage controller |
| US8533562B2 (en) * | 2007-09-12 | 2013-09-10 | Sandisk Technologies Inc. | Data protection after possible write abort or erase abort |
| US9607664B2 (en) | 2007-09-27 | 2017-03-28 | Sandisk Technologies Llc | Leveraging portable system power to enhance memory management and enable application level features |
| US7836226B2 (en) | 2007-12-06 | 2010-11-16 | Fusion-Io, Inc. | Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment |
| US8775758B2 (en) * | 2007-12-28 | 2014-07-08 | Sandisk Technologies Inc. | Memory device and method for performing a write-abort-safe firmware update |
| JP2010044504A (ja) * | 2008-08-11 | 2010-02-25 | Hitachi Cable Ltd | フラッシュメモリを用いた装置及びそのフラッシュメモリへのデータの書き込み方法 |
| US8762661B2 (en) * | 2008-09-18 | 2014-06-24 | Seagate Technology Llc | System and method of managing metadata |
| US7962801B2 (en) * | 2008-10-15 | 2011-06-14 | Silicon Motion, Inc. | Link table recovery method |
| US8316201B2 (en) * | 2008-12-18 | 2012-11-20 | Sandisk Il Ltd. | Methods for executing a command to write data from a source location to a destination location in a memory device |
| JP4712102B2 (ja) * | 2009-05-26 | 2011-06-29 | 富士通株式会社 | 記憶装置、データ処理方法およびデータ処理プログラム |
| US20110040924A1 (en) * | 2009-08-11 | 2011-02-17 | Selinger Robert D | Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code |
| US20110041039A1 (en) * | 2009-08-11 | 2011-02-17 | Eliyahou Harari | Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device |
| US8289801B2 (en) | 2009-09-09 | 2012-10-16 | Fusion-Io, Inc. | Apparatus, system, and method for power reduction management in a storage device |
| US9021158B2 (en) | 2009-09-09 | 2015-04-28 | SanDisk Technologies, Inc. | Program suspend/resume for memory |
| US9223514B2 (en) | 2009-09-09 | 2015-12-29 | SanDisk Technologies, Inc. | Erase suspend/resume for memory |
| US8605533B2 (en) * | 2009-11-27 | 2013-12-10 | Samsung Electronics Co., Ltd. | Apparatus and method for protecting data in flash memory |
| US8595411B2 (en) * | 2009-12-30 | 2013-11-26 | Sandisk Technologies Inc. | Method and controller for performing a sequence of commands |
| US8443263B2 (en) | 2009-12-30 | 2013-05-14 | Sandisk Technologies Inc. | Method and controller for performing a copy-back operation |
| US8255616B2 (en) * | 2010-01-12 | 2012-08-28 | Freescale Semiconductor, Inc. | Non-volatile memory device and method therefor |
| US9070453B2 (en) | 2010-04-15 | 2015-06-30 | Ramot At Tel Aviv University Ltd. | Multiple programming of flash memory without erase |
| US8984216B2 (en) | 2010-09-09 | 2015-03-17 | Fusion-Io, Llc | Apparatus, system, and method for managing lifetime of a storage device |
| US20120137093A1 (en) * | 2010-11-30 | 2012-05-31 | Micron Technology, Inc. | Reliable write for non-volatile memory |
| US10817502B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent memory management |
| US9218278B2 (en) | 2010-12-13 | 2015-12-22 | SanDisk Technologies, Inc. | Auto-commit memory |
| US10817421B2 (en) | 2010-12-13 | 2020-10-27 | Sandisk Technologies Llc | Persistent data structures |
| US9208071B2 (en) | 2010-12-13 | 2015-12-08 | SanDisk Technologies, Inc. | Apparatus, system, and method for accessing memory |
| WO2012109677A2 (en) | 2011-02-11 | 2012-08-16 | Fusion-Io, Inc. | Apparatus, system, and method for managing operations for data storage media |
| US9588883B2 (en) * | 2011-09-23 | 2017-03-07 | Conversant Intellectual Property Management Inc. | Flash memory system |
| US8612670B2 (en) | 2011-11-06 | 2013-12-17 | Dsp Group Ltd. | Method and system for managing flash write |
| ITMI20120595A1 (it) | 2012-04-12 | 2013-10-13 | St Microelectronics Srl | Gestione della cancellazione di pagine operative di un dispositivo di memoria flash tramite pagine di servizio |
| TWI548991B (zh) * | 2014-02-14 | 2016-09-11 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 |
| US9666244B2 (en) | 2014-03-01 | 2017-05-30 | Fusion-Io, Inc. | Dividing a storage procedure |
| KR102227636B1 (ko) | 2014-12-31 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 장치용 데이터 저장 장치 및 이의 저장 방법 |
| US9933950B2 (en) | 2015-01-16 | 2018-04-03 | Sandisk Technologies Llc | Storage operation interrupt |
| EP3133604B1 (en) | 2015-08-17 | 2020-11-11 | Harman Becker Automotive Systems GmbH | Method and device for fail-safe erase of flash memory |
| US20180239532A1 (en) | 2017-02-23 | 2018-08-23 | Western Digital Technologies, Inc. | Techniques for performing a non-blocking control sync operation |
| US11094381B2 (en) * | 2019-06-02 | 2021-08-17 | Apple Inc. | Rapid restart protection for a non-volatile memory system |
| US11507559B2 (en) | 2020-05-25 | 2022-11-22 | Hewlett Packard Enterprise Development Lp | Object sharing by entities using a data structure |
| US11698745B2 (en) | 2021-04-05 | 2023-07-11 | Western Digital Technologies, Inc. | Pre-erasure of memory in storage devices |
| US11816349B2 (en) | 2021-11-03 | 2023-11-14 | Western Digital Technologies, Inc. | Reduce command latency using block pre-erase |
| US11756637B2 (en) | 2021-11-24 | 2023-09-12 | Western Digital Technologies, Inc. | Block erase type detection using bit count check |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404485A (en) | 1993-03-08 | 1995-04-04 | M-Systems Flash Disk Pioneers Ltd. | Flash file system |
| JPH096747A (ja) * | 1995-06-20 | 1997-01-10 | Ricoh Co Ltd | フラッシュメモリ制御装置 |
| US5845313A (en) * | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
| US6125435A (en) * | 1995-09-13 | 2000-09-26 | Lexar Media, Inc. | Alignment of cluster address to block addresses within a semiconductor non-volatile mass storage memory |
| US5799168A (en) | 1996-01-05 | 1998-08-25 | M-Systems Flash Disk Pioneers Ltd. | Standardized flash controller |
| US5860082A (en) * | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
| US5937425A (en) | 1997-10-16 | 1999-08-10 | M-Systems Flash Disk Pioneers Ltd. | Flash file system optimized for page-mode flash technologies |
| US6076137A (en) * | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
| US6496939B2 (en) | 1999-09-21 | 2002-12-17 | Bit Microsystems, Inc. | Method and system for controlling data in a computer system in the event of a power failure |
| JP2001250388A (ja) * | 2000-03-06 | 2001-09-14 | Fujitsu Ltd | 消去動作情報を記憶する不揮発性メモリ |
-
2002
- 2002-11-18 US US10/298,094 patent/US6977847B2/en not_active Expired - Lifetime
- 2002-11-20 JP JP2002336167A patent/JP2003187585A/ja active Pending
- 2002-11-22 KR KR1020020073123A patent/KR100991718B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7613982B2 (en) | 2004-11-16 | 2009-11-03 | Samsung Electronics Co., Ltd. | Data processing apparatus and method for flash memory |
| US8015344B2 (en) | 2004-11-19 | 2011-09-06 | Samsung Electronics Co., Ltd. | Apparatus and method for processing data of flash memory |
| US8230166B2 (en) | 2004-11-19 | 2012-07-24 | Samsung Electronics Co., Ltd. | Apparatus and method for processing data of flash memory |
| JP2011129192A (ja) * | 2009-12-16 | 2011-06-30 | Samsung Electronics Co Ltd | 半導体記憶装置 |
| JP2013003655A (ja) * | 2011-06-13 | 2013-01-07 | Denso Corp | フラッシュメモリにデータの書き込みを行う制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100991718B1 (ko) | 2010-11-03 |
| KR20030043691A (ko) | 2003-06-02 |
| US6977847B2 (en) | 2005-12-20 |
| US20030099134A1 (en) | 2003-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003187585A (ja) | フラッシュデバイスにおける部分的に消去されたユニットの検出 | |
| US7457912B2 (en) | Runtime flash device detection and configuration for flash data management software | |
| US8792277B2 (en) | Split data error correction code circuits | |
| US7117328B2 (en) | Non-volatile data storage system and data storaging method | |
| JP5528782B2 (ja) | 停電後の不揮発性メモリの回復 | |
| US6172906B1 (en) | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices | |
| US7350044B2 (en) | Data move method and apparatus | |
| US7680977B2 (en) | Page and block management algorithm for NAND flash | |
| JP4966965B2 (ja) | 電源喪失によるデータ破損に強いフラッシュメモリ管理方法 | |
| US7818492B2 (en) | Source and shadow wear-leveling method and apparatus | |
| US7903474B2 (en) | Redundant purge for flash storage device | |
| JP2007179594A (ja) | 半導体集積回路装置 | |
| JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
| JP2011514568A (ja) | ライトワンスメモリデバイスおよびライトメニーメモリデバイスを備えるコンピュータのストレージサブシステムおよび関連する方法 | |
| JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
| KR100965079B1 (ko) | 불휘발성 메모리 장치 | |
| JP4332108B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| US20070101048A1 (en) | Verified purge for flash storage device | |
| JP2005293177A (ja) | メモリコントローラ及びフラッシュメモリシステム | |
| JP2006040484A (ja) | フラッシュメモリモジュール | |
| JPH11134880A (ja) | メモリ制御装置およびメモリ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050808 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060203 |