JPS6336349A - マイクロプロセツサ内メモリの書込み防止回路 - Google Patents
マイクロプロセツサ内メモリの書込み防止回路Info
- Publication number
- JPS6336349A JPS6336349A JP61177800A JP17780086A JPS6336349A JP S6336349 A JPS6336349 A JP S6336349A JP 61177800 A JP61177800 A JP 61177800A JP 17780086 A JP17780086 A JP 17780086A JP S6336349 A JPS6336349 A JP S6336349A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- write
- writing
- gate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title abstract description 16
- 230000002401 inhibitory effect Effects 0.000 abstract 4
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 6
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 5
- 101150046378 RAM1 gene Proteins 0.000 description 5
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、マイクロプロセッサ内のRAMにおける占
込みを防止して、記憶情報の保護を図ったマイクロプロ
セッサ内メモリの書込み防止回路に関する。
込みを防止して、記憶情報の保護を図ったマイクロプロ
セッサ内メモリの書込み防止回路に関する。
〈従来の技術)
マイクロコンピュータにおいて、メモリは制御装置ある
いは入出力装置とともに主要な構成要素の一つであり、
命令の記憶だけのでなく、種々の計算に必要なデータの
記憶にも用いられている。
いは入出力装置とともに主要な構成要素の一つであり、
命令の記憶だけのでなく、種々の計算に必要なデータの
記憶にも用いられている。
このようなメモリには、大別して情報の読出しのみを行
ない固定的な情報の記憶に用いられるRAMと、情報の
読出し及び書込みが可能なROMとがある。例えば、マ
イクロプロセッサに内蔵されているRAMは、マイクロ
プロセッサの制御の下に、任意のアドレスへの記憶情報
の書込み動作あるいは任意のアドレスに格納されている
記憶情報の読出し動作が自由に行なわれており、記憶情
報をそれが必要となるときまで、確実に保持してこのよ
うに、R’AMにおいては任意のアドレスに記憶情報を
自由に書込めるようになっているために、RAMの初期
化叫理が終了した後に、保持すべき記憶情報が格納され
ているアドレスに、プログラムの誤動作等により、別の
情報が占込まれてしまい、保持すべき記憶情報が容易に
書換えられてしまうおそれ、があった。このため、記憶
装置としてRAMを用いている例えばマイクロプロセッ
サにおいては、RAMに格納された記憶情報を、それが
必要となるときまで確実に保護する筬能が必要となる。
ない固定的な情報の記憶に用いられるRAMと、情報の
読出し及び書込みが可能なROMとがある。例えば、マ
イクロプロセッサに内蔵されているRAMは、マイクロ
プロセッサの制御の下に、任意のアドレスへの記憶情報
の書込み動作あるいは任意のアドレスに格納されている
記憶情報の読出し動作が自由に行なわれており、記憶情
報をそれが必要となるときまで、確実に保持してこのよ
うに、R’AMにおいては任意のアドレスに記憶情報を
自由に書込めるようになっているために、RAMの初期
化叫理が終了した後に、保持すべき記憶情報が格納され
ているアドレスに、プログラムの誤動作等により、別の
情報が占込まれてしまい、保持すべき記憶情報が容易に
書換えられてしまうおそれ、があった。このため、記憶
装置としてRAMを用いている例えばマイクロプロセッ
サにおいては、RAMに格納された記憶情報を、それが
必要となるときまで確実に保護する筬能が必要となる。
しかしながら、多くのマイクロプロセッサにあっては、
上述したような保護機能をもたず、また、保護別面を有
するものにあっても、構成が?82雄となり高価なもの
となっていた。
上述したような保護機能をもたず、また、保護別面を有
するものにあっても、構成が?82雄となり高価なもの
となっていた。
そこで、この発明は、上記に鑑みてなされたものであり
、簡易な回路構成により、情報の誤書込みを確実に防止
して、保持すべき記憶情報の保護を図り、RAMを内蔵
したマイクロプロセッサを用いたシステム全体の信頼性
の向上に寄与し得ることができるマイクロプロセッサ内
メモリの占込み防止回路を提供することを目的とする。
、簡易な回路構成により、情報の誤書込みを確実に防止
して、保持すべき記憶情報の保護を図り、RAMを内蔵
したマイクロプロセッサを用いたシステム全体の信頼性
の向上に寄与し得ることができるマイクロプロセッサ内
メモリの占込み防止回路を提供することを目的とする。
[発明の構成]
(問題点を解決するだめの手段)
上記目的を達成するために、書込禁止指令信号によりセ
ットされるフリップフロップと、このフリップフロップ
の出力とRAMに供給される所定のアドレス信号が入力
されるオアゲートと、このオアゲートの出力と書込信号
の論理積をとるアンドゲートと、このアンドゲートの出
力を前記RAMの書込信号端に供給する手段とから構成
される。
ットされるフリップフロップと、このフリップフロップ
の出力とRAMに供給される所定のアドレス信号が入力
されるオアゲートと、このオアゲートの出力と書込信号
の論理積をとるアンドゲートと、このアンドゲートの出
力を前記RAMの書込信号端に供給する手段とから構成
される。
(作用)
この発明のマイクロプロセッサ内メモリの書込み防止回
路においては、フリップ70ツブが書込禁止指令信号に
よりセットされると、このフリップフロップの出力と8
込禁止領域を指定する所定のアドレス信号との論理和を
とり、さらに、この論理和の結果と書込信号との論理積
をとり、この論理積の結果に基づいて、禁止領域への記
憶情報の書込みを禁止するようにしている。
路においては、フリップ70ツブが書込禁止指令信号に
よりセットされると、このフリップフロップの出力と8
込禁止領域を指定する所定のアドレス信号との論理和を
とり、さらに、この論理和の結果と書込信号との論理積
をとり、この論理積の結果に基づいて、禁止領域への記
憶情報の書込みを禁止するようにしている。
(実施例)
以下図面を用いてこの発明の一実施例を説明する。
第1図はこの発明の一実施例に係るマイクロプロセッサ
内メモリの占込み防止回路の構成を示す図であり、同図
に示す書込み防止回路は、マイクロプロセッサに内蔵さ
れる64にビット(8ビツトX8にワード)のRAMに
適用したものであり、この実施例にあっては、第2図の
斜線領域で示す如く、アドレスがO〜3FF(H)バイ
ト(8にバイト)の領域への記憶情報の占込み禁止/許
可の制御を行なうものである。
内メモリの占込み防止回路の構成を示す図であり、同図
に示す書込み防止回路は、マイクロプロセッサに内蔵さ
れる64にビット(8ビツトX8にワード)のRAMに
適用したものであり、この実施例にあっては、第2図の
斜線領域で示す如く、アドレスがO〜3FF(H)バイ
ト(8にバイト)の領域への記憶情報の占込み禁止/許
可の制御を行なうものである。
第1図において、RAM1は8ビツトX8にワードで構
成された64にビットの記憶各回を有するものであり、
占込み防止回路3は、フリップフロップ5.ORゲート
7、NANDゲート9を有しており、オンライン信号O
Lに基づいてRAM1に供給される書込信号を制御する
ことにより、記憶情報の占込み/許可の制御を行なうも
のである。
成された64にビットの記憶各回を有するものであり、
占込み防止回路3は、フリップフロップ5.ORゲート
7、NANDゲート9を有しており、オンライン信号O
Lに基づいてRAM1に供給される書込信号を制御する
ことにより、記憶情報の占込み/許可の制御を行なうも
のである。
RAMIは、64にビットの記憶容量を有するため、1
3本のアドレス(苦死AO〜AI2によりアドレスを指
定しており、RAMIのO〜3FF(H)の領域は、ア
ドレス信号Ao〜Δ9が“O″あるいは“1″、アドレ
ス信号Ago 、 All 、 Al1がすべて“0”
になった時に選択されるようになっている。選択された
アドレスへの記憶情報の占き込みあるいは、選択された
アドレスからの記憶情報の読み出しは、入出力端子Do
〜D7を介して行なわれる。
3本のアドレス(苦死AO〜AI2によりアドレスを指
定しており、RAMIのO〜3FF(H)の領域は、ア
ドレス信号Ao〜Δ9が“O″あるいは“1″、アドレ
ス信号Ago 、 All 、 Al1がすべて“0”
になった時に選択されるようになっている。選択された
アドレスへの記憶情報の占き込みあるいは、選択された
アドレスからの記憶情報の読み出しは、入出力端子Do
〜D7を介して行なわれる。
RAM1は、そのチップセレクト端子cst、:t=レ
クト信号SELが供給されており、ロウレベルのセレク
ト信号SELがチップセレクI一端子C8に与えられる
と、RAMIにおいて読み出し動作あるいは占込み動作
が行なわれる。また、RAM1は、その書込信号端子W
に書込信号が供給されており、ロウレベルの書込信号が
書込信号端子Wに供給されると、アドレス信号Ao〜A
12で指定されたアドレスに、記憶情報が入出力端子
Do〜D7を介して書込まれる。
クト信号SELが供給されており、ロウレベルのセレク
ト信号SELがチップセレクI一端子C8に与えられる
と、RAMIにおいて読み出し動作あるいは占込み動作
が行なわれる。また、RAM1は、その書込信号端子W
に書込信号が供給されており、ロウレベルの書込信号が
書込信号端子Wに供給されると、アドレス信号Ao〜A
12で指定されたアドレスに、記憶情報が入出力端子
Do〜D7を介して書込まれる。
フリップフロップ5は、そのセット端子Sにイニシャラ
イズ信号INZが供給されており、このイニシャライズ
信号INZは、書込み防止回路3を用いたシステムの電
源投入後あるいは、RAM1の初期化処理が終了した後
にハイレベルとなり、このイニシャライズ信号INZが
ハイレベルになることによりフリップフロップ5はセッ
トされる。
イズ信号INZが供給されており、このイニシャライズ
信号INZは、書込み防止回路3を用いたシステムの電
源投入後あるいは、RAM1の初期化処理が終了した後
にハイレベルとなり、このイニシャライズ信号INZが
ハイレベルになることによりフリップフロップ5はセッ
トされる。
リセット端子Rにはオンライン信号OLが供給されてお
り、このオンライン信R01がロウレベルとなることに
よりフリップフロップ5はリセットされる。それぞれの
イニシャライズ信号[NZ及びオンライン信号OLは、
マイクロプロセッサ(図示せず)からI10ポート(図
示せず)を介してフリップ70ツブ5に供給されている
。また、フリップフロップ5の出力端子Qからは、イン
ヒビット信号INHが出力されており、このインヒビッ
ト信号INHは、オンライン信号OLがロウレベルとな
ることによりロウレベルとなる。
り、このオンライン信R01がロウレベルとなることに
よりフリップフロップ5はリセットされる。それぞれの
イニシャライズ信号[NZ及びオンライン信号OLは、
マイクロプロセッサ(図示せず)からI10ポート(図
示せず)を介してフリップ70ツブ5に供給されている
。また、フリップフロップ5の出力端子Qからは、イン
ヒビット信号INHが出力されており、このインヒビッ
ト信号INHは、オンライン信号OLがロウレベルとな
ることによりロウレベルとなる。
ORゲート7は、その入出力端子がフリップフロップ回
路5の出力端子Qに接続されて、インヒビット信@ I
N Hが供給されているとともに、アドレス信号Ag
o 、 An 、 Al1が供給されている。
路5の出力端子Qに接続されて、インヒビット信@ I
N Hが供給されているとともに、アドレス信号Ag
o 、 An 、 Al1が供給されている。
NANDゲート9は、その一方の入力端子に1込許可信
号WRTが供給されており、他方の入力端子はORゲー
ト7の出力端子に接続されている。
号WRTが供給されており、他方の入力端子はORゲー
ト7の出力端子に接続されている。
また、NANDゲート9の出力端子はRAM1の♂迷信
号端子Wに接続されており、NANDゲート9の出力端
子から書込信号が出力される。
号端子Wに接続されており、NANDゲート9の出力端
子から書込信号が出力される。
以上説明したように、この発明の実施例は構成されてお
り、次にこの実施例の作用を第3図に示す第1図のタイ
ミング図を参照して説明する。
り、次にこの実施例の作用を第3図に示す第1図のタイ
ミング図を参照して説明する。
まずはじめに、RAM1のすべての領域に記憶情報が書
込める場合について説明する。
込める場合について説明する。
システムの電源が投入された後あるいはRAM1の初期
化処理が終了すると、オンライン信号OLがハイレベル
状態にあって、ハイレベルのイニシャライズ信号INZ
がマイクロプロセッサから7リツプフロツブ5のセット
端子Sに供給される。これにより、フリップフロップ5
はセットされて、ハイレベルのインヒビット信号INH
がフリップフロップ5の出力端子QからORゲートの入
力端子に供給される。したがって、ORゲート7の入力
に供給されているアドレス信号Ago。
化処理が終了すると、オンライン信号OLがハイレベル
状態にあって、ハイレベルのイニシャライズ信号INZ
がマイクロプロセッサから7リツプフロツブ5のセット
端子Sに供給される。これにより、フリップフロップ5
はセットされて、ハイレベルのインヒビット信号INH
がフリップフロップ5の出力端子QからORゲートの入
力端子に供給される。したがって、ORゲート7の入力
に供給されているアドレス信号Ago。
Al1.Al1の値にかかわらず、ORゲート7の出力
はハイレベルとなり、NANOゲート9の一方の入力は
ハイレベルとなる。
はハイレベルとなり、NANOゲート9の一方の入力は
ハイレベルとなる。
このような状態において、セレクト信号SELがロウレ
ベルになり、♂込許可信号WRTがハイレベルになると
、NANDゲート9の出力である書込信号はロウレベル
となり、RAM1は書込みが可能な状態となる。したが
って、RAM1のすべての記憶領域、すなわちアドレス
O〜1 FFF(H)において、アドレス信号AO−A
I2で指定されたアドレスに記憶情報の書込みが許可さ
れる。
ベルになり、♂込許可信号WRTがハイレベルになると
、NANDゲート9の出力である書込信号はロウレベル
となり、RAM1は書込みが可能な状態となる。したが
って、RAM1のすべての記憶領域、すなわちアドレス
O〜1 FFF(H)において、アドレス信号AO−A
I2で指定されたアドレスに記憶情報の書込みが許可さ
れる。
次に、上述した状態にあって、ロウレベルのオンライン
信号百〒がマイクロプロセッサからフリップフロップ5
のリセット端子Rに供給されると、インヒビット信号I
NSはロウレベルとなる。このような状態において、ア
ドレス信号Ago、An。
信号百〒がマイクロプロセッサからフリップフロップ5
のリセット端子Rに供給されると、インヒビット信号I
NSはロウレベルとなる。このような状態において、ア
ドレス信号Ago、An。
Al2のうち少なくとも1つのアドレス信号がハイレベ
ルの場合、すなわち、RAM1においてアドレス400
〜1FFF(H)の領域が指定された場合には、ORゲ
ート7の出力はハイレベルとなり、書込信号はハイレベ
ルとなる。したがって、アドレス400〜1 FFF
(H)の領域への記憶情報の書込みは許可されることに
なる。
ルの場合、すなわち、RAM1においてアドレス400
〜1FFF(H)の領域が指定された場合には、ORゲ
ート7の出力はハイレベルとなり、書込信号はハイレベ
ルとなる。したがって、アドレス400〜1 FFF
(H)の領域への記憶情報の書込みは許可されることに
なる。
しかしながら、アドレス信号A+o、A++、△12が
すべてロウレベルの場合、すなわち、RAM 1におい
てアドレスO〜3FF()l)の領域が指定された場合
には、ORゲート7の出力はロウレベルとなる。このた
め、書込許可信号WRTがハイレベルになっても、NA
NDゲート9の出力である書込信号はハイレベルとなり
、RAM1は書込みが可能な状態とはならない。したが
って、アドレス0〜3FFl)の領域への記憶情報の書
込みは禁止されることになる。
すべてロウレベルの場合、すなわち、RAM 1におい
てアドレスO〜3FF()l)の領域が指定された場合
には、ORゲート7の出力はロウレベルとなる。このた
め、書込許可信号WRTがハイレベルになっても、NA
NDゲート9の出力である書込信号はハイレベルとなり
、RAM1は書込みが可能な状態とはならない。したが
って、アドレス0〜3FFl)の領域への記憶情報の書
込みは禁止されることになる。
このように、オンライン信号OLによりインヒビット信
号I N Hがロウレベルになると、書込許可信号WR
Tがハイレベルとなっても、ORゲート7でデコードさ
れた領域以外への記憶情報の占き込みは禁止されること
になる。これにより、デコードされた領域以外の領域に
書込まれていた記憶情報の破壊を防止することができる
。
号I N Hがロウレベルになると、書込許可信号WR
Tがハイレベルとなっても、ORゲート7でデコードさ
れた領域以外への記憶情報の占き込みは禁止されること
になる。これにより、デコードされた領域以外の領域に
書込まれていた記憶情報の破壊を防止することができる
。
なお、この実施例においては、マイクロプロセッサに内
蔵されるRAMの記憶容量を64ビツトとしたが、記憶
容lの大小に限定されるものでないことは勿論である。
蔵されるRAMの記憶容量を64ビツトとしたが、記憶
容lの大小に限定されるものでないことは勿論である。
また、ORゲート7の入力端子に与えられるアドレス信
号をAgo 、 An 、 A12として、書込みを禁
止する領域をO〜3FF(I」)としたが、ORゲート
7の入力端子に与えるアドレス信号を適宜選択すること
により、RAM1における書込みを禁止する領域を変更
することができる。
号をAgo 、 An 、 A12として、書込みを禁
止する領域をO〜3FF(I」)としたが、ORゲート
7の入力端子に与えるアドレス信号を適宜選択すること
により、RAM1における書込みを禁止する領域を変更
することができる。
[発明の効果]
以上説明したように、この発明によれば、フリップフロ
ップが書込禁止指令信号によりセットされて、このフリ
ップフロップの出力と書込禁止領域を指定する所定のア
ドレス信号との論理和をとり、さらに、この論理和の結
果と書込信号との論理積をとり、この論理積の結果に基
づいて、書込み禁止領域への記憶情報の書込みを禁止す
るようにしたので、簡易な回路構成により、保持すべき
記憶情報が書込まれている領域への誤書込みを確実に防
止して、保持すべき記憶情報の保護を図ることができる
。これにより、RAMを内蔵したマイクロプロセッサを
用いたシステム全体の信頼性の向上にも寄与することが
可能となるマイクロプロセッサ内メモリの書込み防止回
路を提供することができる。
ップが書込禁止指令信号によりセットされて、このフリ
ップフロップの出力と書込禁止領域を指定する所定のア
ドレス信号との論理和をとり、さらに、この論理和の結
果と書込信号との論理積をとり、この論理積の結果に基
づいて、書込み禁止領域への記憶情報の書込みを禁止す
るようにしたので、簡易な回路構成により、保持すべき
記憶情報が書込まれている領域への誤書込みを確実に防
止して、保持すべき記憶情報の保護を図ることができる
。これにより、RAMを内蔵したマイクロプロセッサを
用いたシステム全体の信頼性の向上にも寄与することが
可能となるマイクロプロセッサ内メモリの書込み防止回
路を提供することができる。
第1図はこの発明の一実施例に係るマイクロブロヒッサ
内メモリの書込み防止回路の構成図であり、第2図はマ
イクロプロセッサに内蔵されるRAMにおける記憶情報
の書込み禁止領域を示す図であり、第3図は第1図の動
作を説明するためのタイミング図である。 (図の主要な部分を表わす符号の説明)1・・・RAM 3・・・書込み防止回路 5・・・フリップフロップ 7・・・ORゲート 9・・・NANDゲート
内メモリの書込み防止回路の構成図であり、第2図はマ
イクロプロセッサに内蔵されるRAMにおける記憶情報
の書込み禁止領域を示す図であり、第3図は第1図の動
作を説明するためのタイミング図である。 (図の主要な部分を表わす符号の説明)1・・・RAM 3・・・書込み防止回路 5・・・フリップフロップ 7・・・ORゲート 9・・・NANDゲート
Claims (1)
- 書込禁止指令信号によりセットされるフリップフロップ
と、このフリップフロップの出力とRAMに供給される
所定のアドレス信号が入力されるオアゲートと、このオ
アゲートの出力と書込信号の論理積をとるアンドゲート
と、このアンドゲートの出力を前記RAMの書込信号端
に供給する手段とを有することを特徴とするマイクロプ
ロセッサ内メモリの書込み防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61177800A JPS6336349A (ja) | 1986-07-30 | 1986-07-30 | マイクロプロセツサ内メモリの書込み防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61177800A JPS6336349A (ja) | 1986-07-30 | 1986-07-30 | マイクロプロセツサ内メモリの書込み防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6336349A true JPS6336349A (ja) | 1988-02-17 |
Family
ID=16037307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61177800A Pending JPS6336349A (ja) | 1986-07-30 | 1986-07-30 | マイクロプロセツサ内メモリの書込み防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6336349A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02150431A (ja) * | 1988-12-02 | 1990-06-08 | Toshiba Silicone Co Ltd | プラスチック成形品の表面保護法 |
JP2008179004A (ja) * | 2007-01-23 | 2008-08-07 | Morishin Kogyo Kk | ハニカム板、およびその形成方法 |
JP2012238273A (ja) * | 2011-05-13 | 2012-12-06 | Denso Corp | Ram書込制御装置および不正アクセス防止プログラム |
-
1986
- 1986-07-30 JP JP61177800A patent/JPS6336349A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02150431A (ja) * | 1988-12-02 | 1990-06-08 | Toshiba Silicone Co Ltd | プラスチック成形品の表面保護法 |
JP2008179004A (ja) * | 2007-01-23 | 2008-08-07 | Morishin Kogyo Kk | ハニカム板、およびその形成方法 |
JP2012238273A (ja) * | 2011-05-13 | 2012-12-06 | Denso Corp | Ram書込制御装置および不正アクセス防止プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5206938A (en) | Ic card with memory area protection based on address line restriction | |
SG48001A1 (en) | A secure memory card | |
EP0483978B1 (en) | I.C. card | |
US6535420B1 (en) | Electronically rewritable non-volatile semiconductor memory device | |
US6584540B1 (en) | Flash memory rewriting circuit for microcontroller | |
JPS6336349A (ja) | マイクロプロセツサ内メモリの書込み防止回路 | |
JPS5894195A (ja) | ワンチツプ・マイクロコンピユ−タ | |
JPS6329859A (ja) | 記憶保護装置 | |
JPH01123342A (ja) | メモリの書込保護回路 | |
JPS58208999A (ja) | メモリ装置 | |
JP3232109B2 (ja) | メモリのライトプロテクト回路 | |
JP2619671B2 (ja) | メモリ制御回路 | |
JP2854610B2 (ja) | 携帯可能電子装置 | |
JPH01232452A (ja) | ワンチッププロセッサ | |
JPS6393059A (ja) | メモリカ−ド | |
JP2854609B2 (ja) | 携帯可能電子装置 | |
JP2701790B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002099468A (ja) | 書き込み制御回路 | |
JPH0434185B2 (ja) | ||
JPH08249237A (ja) | データの誤書き込み防止システム | |
JPH0363783A (ja) | Icメモリカード | |
JPS62160555A (ja) | 記憶回路の記憶保護装置 | |
JPH0212441A (ja) | 半導体装置 | |
JPH01103752A (ja) | 主記憶装置 | |
JPH0293746A (ja) | 電子機器 |