JPH08130751A

JPH08130751A - 信号発生回路

Info

Publication number: JPH08130751A
Application number: JP6267438A
Authority: JP
Inventors: Akihiro Murayama; 明宏村山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-10-31
Filing date: 1994-10-31
Publication date: 1996-05-21

Abstract

(57)【要約】【目的】低コストによりマルチカラーＴＶ受信機に用
いて好適なＤＤＳ回路による信号発生を実現することに
ある。【構成】ＤＤＳ回路５０の出力からサンプリングされ
たサイン波信号を、位相比較器１１、ループフィルタ１
２、サインＶＣＯ１３より構成されるにＰＬＬ回路１０
の位相比較器１１に一方に入力する。位相比較器１１の
比較出力をループフィルタ１２にて平滑しサインＶＣＯ
１３に入力する。サインＶＣＯ１３の出力を位相比較器
１１の他方の入力に入力し、外部へのサイン波出力とす
る。カラー／白黒を判別するＴＶ方式判別回路２０は、
判別結果をＰＬＬ回路１０の状態制御信号として入力す
る。低コストでマルチカラーＴＶ受信機に用いて好適な
信号発生回路の実現が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、カラーＴＶ受信機の
クロマ信号処理等に用いて好適な信号発生回路に関す
る。

【０００２】

【従来の技術】従来、任意周波数の信号発生回路として
は、ＣＱ出版社より発行された「発振回路の設計と応
用」のＰ．３０５〜Ｐ．３２９に記載されるような直接
合成方式デジタル・シンセサイザ（以下ＤＤＳ回路と
略）回路がある。このブロック図を図５に示す。フル・
アダーとラッチからなる累積加算器５１、この累積加算
器５１の加算出力データをサイン波状データに変換する
サインＲＯＭ回路５２、変換されたデータを入力しアナ
ログ信号に変換するＤＡ変換器５３からなるＤＤＳ回路
５０、およびＤＡ変換器５３の出力の高域不要信号を除
去するローパスフィルタ（ＬＰＦ）５４とにより構成さ
れる。

【０００３】累積加算器５１には外部からクロック信号
ＦＣＬＫを入力し、クロックサイクルで入力されデータ
のラッチを繰り返す。加算器５１では所望の周波数信号
が得られるような加算データと、前回加算した結果を加
算してラッチする。加算スタートしてオーバーフローま
で達すると桁落ちして、元にもどる。こうすると、鋸波
状に増加するデータ列が得られる。これは等価的に発振
回路とみなすことができ、加算データを外部から制御す
ることにより、発振周波数を変えることができる。この
加算出力データをサインＲＯＭ回路５２でサイン波状の
データに変換する。サインＲＯＭ回路５２はサイン波の
振幅情報をアドレスに割り付けて保存し、加算データを
アドレスとみなして読み出す。次段のＤＡ変換器５３で
はこのサイン波状データをアナログ信号に変換して、サ
ンプリングされたサイン波信号を出力する。

【０００４】通常アナログ処理でこのような信号を用い
る場合、ＤＡ変換器５３の出力にはまだスプリアス成分
が残っているため、スプリアス成分を除去する。これを
行うのがＬＰＦ５４である。

【０００５】一方、カラーＴＶ受信機、特に多方式のＴ
Ｖ信号を受信可能なマルチカラーＴＶの場合、クロマ信
号受信のために、異なる発振信号（色副搬送波＝ｆｓ
ｃ）を必要とする。例えばＰＡＬ方式とＮＴＳＣ方式が
受信可能なＴＶ受信機の場合、ＰＡＬ方式の色副搬送波
（ｆｐ＝４．４３３６１９ＭＨｚ）とＮＴＳＣ方式の色
副搬送波（ｆｎ＝３．５７９５４５ＭＨｚ）の２つの周
波数信号を内部で再生する。なお、クロマ処理では、色
位相（ＴＩＮＴ）制御を行うので、再生する色副搬送波
としては、サイン波であることが望ましい。この用途に
ＤＤＳ回路５０を用いた場合を説明する。

【０００６】いま、クロック信号ＦＣＬＫを１６ＭＨｚ
に選んだとする。ＤＤＳ回路５０の場合、累積加算器５
１でクロック信号ＦＣＬＫ毎に加算を繰り返し、任意の
周波数を発生するので、クロック信号ＦＣＬＫがあまり
高い周波数だとＤＤＳ回路５０が動作しなくなるか、回
路規模が極めて複雑になるからである。また、ｆｐやｆ
ｎの各色副搬送波を再生することからクロック信号ＦＣ
ＬＫはこれら周波数の２倍以上である必要がある。この
用途でのＤＤＳ回路５０のＤＡ変換器５３の出力信号に
現れるスプリアスのようすを図６に示す。

【０００７】いま、ＤＤＳ回路５０が色副搬送波ｆｎで
発振していたとすると、その出力には、クロック信号Ｆ
ＣＬＫと（ＦＣＬＫ±ｆｎ）の成分が現れる。実際には
２ＦＣＬＫ以上のスプリアスもあるが、ここではｆｓｎ
＝ＦＣＬＫ−ｆｎのみのスプリアスを記載している。ま
た、色副搬送波ｆｐで発振が行われている場合は、この
他にＦＣＬＫと（ＦＣＬＫ±ｆｐ）の成分が見える。同
様にｆｓｐ＝ＦＣＬＫ−ｆｐのスプリアスもある。ここ
でも２ＦＣＬＫ以上のスプリアスについては省略してあ
る。これら色副搬送波ｆｎ，ｆｐ以外の不要成分は、Ｌ
ＰＦ５４で除去する必要があり、その特性例を図６にＡ
として示した。所望信号に対する不要信号の減衰量を４
０ｄＢ以上とる場合、ｆｐとｆｓｐの差が２倍程度のた
め、ＬＰＦ５４も極めて急峻にせざるを得なくなり、６
次以上の次数が必要になる。また、ＬＰＦ５４をＩＣ内
蔵する場合には、ＩＣ内蔵の時定数ばらつきにより、Ｌ
ＰＦ５４の肩周波数ｆｏがばらつき、減衰量もばらつく
ので、別途補正が必要になる。

【０００８】このような要求に合うＬＰＦ５４のより具
体的な構成例を図７に示す。７１〜７３の２次ＬＰＦを
３段従属接続することによりＬＰＦを構成し、ＬＰＦ７
１〜７３の自動調整のためにｆｏ調整回路７４を設け
た。ｆｏ調整回路７４には種々の公知例があるが、ここ
では省略する。

【０００９】このようなＤＤＳ回路５０を用いたマルチ
カラーＴＶ受信機用の信号発生回路では、周波数特性が
内蔵時定数のばらつきに依存しないようにしたＬＰＦの
素子規模が大きく、コスト高になるという問題がある。
外部から周波数特性の制御が可能なフィルタ回路は２次
ＬＰＦ１段で１００素子程度となり、ｆｏ自動調整回路
も最もコンパクトにしたとしても１００素子は必要であ
る。従って、ＬＰＦ部分で４００素子以上となる。

【００１０】

【発明が解決しようとする課題】上記した従来のＤＤＳ
回路を用いたマルチカラーＴＶ受信機用の信号発生回路
では、周波数特性が内蔵時定数ばらつきに依存しないよ
うにしたＬＰＦの素子規模が大きく、コスト高になると
いう問題がある。

【００１１】この発明は、低コストによりマルチカラー
ＴＶ受信機に用いて好適なＤＤＳ回路による信号発生を
実現することにある。

【００１２】

【課題を解決するための手段】この発明は上記した課題
を解決するために、ＤＤＳ回路の出力を、サインＶＣＯ
を備えたＰＬＬ回路に入力し、サインＶＣＯの出力をＤ
ＤＳ回路の出力として、カラー方式の判別やｆｓｃ切換
信号により最適な制御を行うことにより前記目的を達成
した。

【００１３】

【作用】上記した手段により、ＰＬＬ回路はＤＤＳ回路
の出力信号にロックするので、基本的にｆｏ調整回路が
必要なく、サインＶＣＯ自体は２次のＬＰＦを１段分の
素子規模で実現できる。また、各制御信号により、ＰＬ
Ｌ回路の動作を受信状態に対し最適に制御できるので、
ＬＰＦと同等以上の除去能力を得ることができる。

【００１４】

【実施例】以下、この発明の実施例について図面を参照
しながら詳細に説明する。図１はこの発明の一実施例を
説明するための回路構成図である。図５と同部分には同
符号を付して説明する。ＤＤＳ回路５０の出力からサン
プリングされたサイン波信号を、位相比較器１１、ルー
プフィルタ１２、サインＶＣＯ１３より構成されるにＰ
ＬＬ回路１０の位相比較器１１に一方に入力する。位相
比較器１１の比較出力をループフィルタ１２にて平滑
し、サインＶＣＯ１３に入力する。サインＶＣＯ１３の
出力を位相比較器１１の他方の入力に入力し、外部への
サイン波出力とする。カラー／白黒を判別するＴＶ方式
判別回路２０は、判別結果をＰＬＬ回路１０の状態制御
信号として入力する。

【００１５】この位相比較器１１による制御方法につい
て図２を用いて説明する。位相比較器１１は電流源ＩＢ
とＩＣとによりバイアスする。電流源ＩＢはスイッチＳ
Ｗ１を介して位相比較器１１に接続する。ここで、位相
比較器１１は電流出力タイプであると仮定する。ＤＤＳ
回路５０の出力とサインＶＣＯ１３からのサイン波信号
との比較を行い、比較された結果は、ループフィルタ１
２であるコンデンサＣＣ，ＣＢと抵抗ＲＢおよびバイア
ス源ＶＢに流れる。コンデンサＣＣはスイッチＳＷ2 を
介して、バイアス源ＶＢはスイッチＳＷ3 と抵抗ＲＢを
介して位相比較器１１の出力に接続する。さらに、この
位相比較器１１の出力はサインＶＣＯ１３の周波数制御
信号入力端子に供給する。

【００１６】白黒時にはＤＤＳ回路５０に対しサインＶ
ＣＯ１３は早く応答する必要があるが、カラー時にはＬ
ＰＦで除去していたのと同様に、ＤＤＳ回路５０の位相
変化に対し追従しないようにする必要がある。これを実
現するための制御を以下に述べる。

【００１７】図２において、スイッチＳＷ1 〜ＳＷ3 の
状態は、いずれもカラー信号受信状態を示す。まず、白
黒受信の場合、電流源ＩＢとＩＣの両電流が位相比較器
１１に流れる。このとき、出力側ではスイッチＳＷ2 が
オープン、スイッチＳＷ3 がクローズであるから、抵抗
ＲＢとコンデンサＣＢが負荷回路となる。負荷回路は定
積分となり、バイアス源ＶＢをセンターとして上下に電
圧が振れる。サインＶＣＯ１３は、このときＤＤＳ回路
５０からのサイン波信号にロック（キャプチャ）する。
この状態からカラー信号を受信すると、方式判別回路２
０がカラーであると判別する。この判別信号により、ス
イッチＳＷ1 〜ＳＷ3 を図２に示す状態に切り換える。
すると、位相比較器１１のバイアス電流は、電流源ＩＣ
のみとなり感度が下がる。また、負荷回路はＣＢ＋ＣＣ
の容量だけになり、不定積分となる。

【００１８】電流源ＩＢ，ＩＣの電流値をＩＢ>>ＩＣの
関係に設定しておけば、位相比較器１１の感度を白黒時
には高く、カラー時には極めて小さくすることができ
る。また、負荷回路を不定（完全）積分にすることによ
り、負荷回路のカットオフ周波数を直流にでき、微小な
位相ノイズ等による比較回路出力信号を低減することが
できる。逆に白黒時にはＲＢでバイアスを与えることに
より応答時間を早め、ノイズには応答しやすくなるが、
ロックが確実にかかるようになる。

【００１９】カラー時の設定として、電流源ＩＣの電流
を小さく、ＣＣ＋ＣＢを大きくするとＰＬＬ回路系はＤ
ＤＳ回路５０に追随しにくくなり、最終のサインＶＣＯ
１３の出力信号の特性は、狭帯域バンドパスフィルタ
（ＢＰＦ）を通ったのと等価になる。この時定数は数１
０水平ライン期間まで内蔵することが可能であり、この
オーダーではＤＤＳ回路５０のスプリアスに応答しなく
なり、フィルタで除去するよりもむしろ優れた性能を示
す。

【００２０】ここで、サインＶＣＯ１３の周辺回路につ
いて図３を用い説明する。サインＶＣＯ１３は電流制御
タイプと仮定する。位相比較器１１の出力を電圧電流
（Ｖ−Ｉ）変換器３１により電流に変換する。ここでは
制御電流△ｉを供給する。一方、初期発振周波数を与え
る電流源ＩｎとＩｐを用意し、それぞれ色副搬送波ｆｎ
とｆｐの発振が得られるようにする。スイッチＳＷ4 を
介して制御電流△ｉとを加算器３２により加算し、サイ
ンＶＣＯ１３に供給する。ＤＤＳ回路５０で発振周波数
を切り換える制御信号は内部に存在するので、その信号
をスイッチＳＷ４の切換信号にも用いる。このようにし
て、サインＶＣＯ１３の初期発振信号が切り替わるの
で、位相比較器１１がキャプチャしやすくなり、ＰＬＬ
回路１０のロックはずれを避けることができる。

【００２１】図４にサインＶＣＯの具体的な回路構成図
を示し、素子数の規模について説明する。正負入力端子
を備えるアンプ４１の出力を、アンプ４１の正入力端子
と２次トラップフィルタ４２の入力端子に接続する。２
次トラップフィルタ４２の出力をアンプ４１の負入力端
子に接続し、周波数制御端子４３をサインＶＣＯ１３の
発振周波数制御端子とする。トラップ周波数でアンプ４
１の負入力端子の信号は、最大減衰するが、正入力端子
にはそのまま到来するため、信号レベル差が発生し、差
動入力としては利得が最大になる。これを利用し、アン
プ４１で安定な発振が持続するように利得を設定する。
差動入力を見るとトラップではなくバンドパスになって
おり、差動入力端子の信号を別途リニアなアンプで増幅
すれば、サイン波の発振信号を取り出すことができる。

【００２２】このように、サインＶＣＯ１３も１段の２
次トラップフィルタ４２と簡単なアンプ４１により構成
でき、素子規模は１２０素子程度である。また、位相比
較器１１についてもアナログかけ算回路１段なので、５
０素子程度で構成できる。従って全体でも２００素子程
度には収まり、従来に比べ規模を半減することが可能で
ある。

【００２３】

【発明の効果】以上説明したように、この発明の信号発
生回路を用いれば、低コストによりマルチカラーＴＶ受
信機に用いて好適なＤＤＳ回路による信号発生の実現が
可能となる。

【図面の簡単な説明】

【図１】この発明のＤＤＳ回路による信号発生回路の一
実施例を説明するためのシステム図。

【図２】図１の位相比較器をより具体的に説明するため
の回路図。

【図３】図１のＶＣＯ周辺回路を説明するための回路
図。

【図４】ＶＣＯの具体例を説明するための回路図。

【図５】従来のＤＤＳ回路による信号発生回路を示すシ
ステム図。

【図６】マルチカラーＴＶ用途のＤＤＳ回路のスプリア
スを示す周波数配置図。

【図７】図５のＬＰＦのより具体的な構成例を説明する
ためのブロック図。

【符号の説明】

５０…ＤＤＳ回路、１０…ＰＬＬ回路、１１…位相比較
器、１２…トラップフィルタ、１３…サインＶＣＯ、２
０…方式判別回路、ＩＢ，ＩＣ…電流源、ＣＣ，ＣＢ…
コンデンサ、ＶＢ…バイアス源、ＳＷ1 〜ＳＷ4 …スイ
ッチ、３１…Ｖ−Ｉ変換器、３２…加算器、４１…アン
プ、４２…２次トラップフィルタ、４３…周波数制御端
子。

Claims

【特許請求の範囲】

【請求項１】入力されたデータが鋸波状に変化するデ
ータ列を発生させ、この鋸波状データ列を三角波状ある
いは台形波状データ列に変換した後、アナログ信号に変
換して出力するデジタル・シンセサイザ回路と、少なくともＶＣＯと位相比較器およびループフィルタを
備えたＰＬＬ回路と、ＴＶ信号の方式を判別する判別回路とを備え、前記デジタル・シンセサイザ回路のアナログ出力を、前
記ＰＬＬ回路に供給し、前記ＴＶ方式信号判別回路の判
別結果に応じたＶＣＯ信号を出力を得る手段とからなる
ことを特徴とする信号発生回路。
【請求項２】デジタル・シンセサイザ回路の信号は、
異なるＴＶ方式に基づいた色副搬送波周波数を切り換え
て発生させてなることを特徴とする請求項１記載の信号
発生回路。
【請求項３】ＶＣＯは、正弦波の発振出力を備えたこ
とを特徴とする請求項１記載の信号発生回路。
【請求項４】位相比較器には比較感度の制御端子を備
え、判別回路の出力により感度を切り換えることを特徴
とする請求項１記載の信号発生回路。
【請求項５】ループフィルタには時定数の切換端子を
備え、判別回路の出力により時定数を切り換えることを
特徴とする請求項１記載の信号発生回路。
【請求項６】ＶＣＯは初期発振周波数の制御端子を備
え、デジタル・シンセサイザ回路の周波数切換信号によ
り、ＶＣＯを制御することを特徴とする請求項１記載の
信号発生回路。