JP3318632B2 - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JP3318632B2 JP3318632B2 JP24595493A JP24595493A JP3318632B2 JP 3318632 B2 JP3318632 B2 JP 3318632B2 JP 24595493 A JP24595493 A JP 24595493A JP 24595493 A JP24595493 A JP 24595493A JP 3318632 B2 JP3318632 B2 JP 3318632B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- filter
- phase
- color burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カラーテレビジョン受
像機における色同期回路に用いて好適な自動位相制御回
路に関する。
像機における色同期回路に用いて好適な自動位相制御回
路に関する。
【０００２】
【従来の技術】周知のように、カラーテレビジョン受像
機では、基準副搬送信号を発生する色同期回路を備え
る。図３は、色同期回路１の概略構成を示すブロック図
である。この図において、２はバースト増幅回路であ
り、入力端子Ｔ１に供給される第１帯域増幅信号からカ
ラーバースト信号を抽出し、これを増幅出力する。な
お、この第１帯域増幅信号には、搬送色信号とカラーバ
ースト信号とが含まれている。
機では、基準副搬送信号を発生する色同期回路を備え
る。図３は、色同期回路１の概略構成を示すブロック図
である。この図において、２はバースト増幅回路であ
り、入力端子Ｔ１に供給される第１帯域増幅信号からカ
ラーバースト信号を抽出し、これを増幅出力する。な
お、この第１帯域増幅信号には、搬送色信号とカラーバ
ースト信号とが含まれている。
【０００３】３はカラーバースト信号に同期した基準副
搬送信号（ＡＰＣ出力）を発生する自動位相制御（ＡＰ
Ｃ）回路であり、その構成については後述する。４はＡ
ＰＣ回路３から出力される基準副搬送信号に応じて色復
調用の移相信号を発生する移相回路である。移相回路４
では、例えば、後段の色復調回路が２軸復調（Ｒ−Ｙ，
Ｂ−Ｙ信号復調）を行う場合、基準副搬送信号を所要の
位相関係を持たせた２つの副搬送信号を出力する。こう
した構成による色同期回路１は、水平帰線期間に挿入さ
れるカラーバースト信号に基づいて基準副搬送波を生成
し、これを所要の位相関係を持たせた複数の副搬送信号
に移相して後段の色復調回路へ供給するようにしてい
る。
搬送信号（ＡＰＣ出力）を発生する自動位相制御（ＡＰ
Ｃ）回路であり、その構成については後述する。４はＡ
ＰＣ回路３から出力される基準副搬送信号に応じて色復
調用の移相信号を発生する移相回路である。移相回路４
では、例えば、後段の色復調回路が２軸復調（Ｒ−Ｙ，
Ｂ−Ｙ信号復調）を行う場合、基準副搬送信号を所要の
位相関係を持たせた２つの副搬送信号を出力する。こう
した構成による色同期回路１は、水平帰線期間に挿入さ
れるカラーバースト信号に基づいて基準副搬送波を生成
し、これを所要の位相関係を持たせた複数の副搬送信号
に移相して後段の色復調回路へ供給するようにしてい
る。
【０００４】次に、図４は上述したＡＰＣ回路３の構成
を示すブロック図である。図において、５は位相検波部
であり、前段から入力されるカラーバースト信号と、後
述する電圧制御発振器（以下、ＶＣＯと略す）７から供
給される周波数信号との位相を比較し、これら両者の位
相差を表わす位相検波信号を出力する。６は位相検波信
号を積分（平滑化）する低域フィルタであり、上記位相
差に応じた電圧信号を出力する。
を示すブロック図である。図において、５は位相検波部
であり、前段から入力されるカラーバースト信号と、後
述する電圧制御発振器（以下、ＶＣＯと略す）７から供
給される周波数信号との位相を比較し、これら両者の位
相差を表わす位相検波信号を出力する。６は位相検波信
号を積分（平滑化）する低域フィルタであり、上記位相
差に応じた電圧信号を出力する。
【０００５】ＶＣＯ７は、低域フィルタ６から供給され
る電圧信号に応じた周波数成分の周波数信号を発生する
と共に、この周波数信号を基準副搬送波（ＡＰＣ出力）
として次段へ出力する。このような構成によれば、所謂
フェーズロックドループ（ＰＬＬ）が形成されるから、
カラーバースト信号に同期した周波数信号がＶＣＯ７か
ら基準副搬送波（ＡＰＣ出力）として次段へ供給され
る。
る電圧信号に応じた周波数成分の周波数信号を発生する
と共に、この周波数信号を基準副搬送波（ＡＰＣ出力）
として次段へ出力する。このような構成によれば、所謂
フェーズロックドループ（ＰＬＬ）が形成されるから、
カラーバースト信号に同期した周波数信号がＶＣＯ７か
ら基準副搬送波（ＡＰＣ出力）として次段へ供給され
る。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来のＡＰＣ回路においては、低域フィルタ６（図４参
照）に不完全積分型のラグリードフィルタを用いる場合
が多い。不完全積分型のラグリードフィルタは、直流成
分に対する利得が有限なフィルタリング特性を備える。
従って、カラーバースト信号が入力されない期間では、
フィルタ出力が完全に「０」にならず、ＡＰＣ出力に多
少の誤差が生じる。このため、不完全積分型のラグリー
ドフィルタを用いるＡＰＣ回路では、こうした誤差をキ
ャンセルするＳＵＢ−Ｈｕｅ調整が必須となっている。
なお、このＳＵＢ−Ｈｕｅ調整とは、ＶＣＯの発振周波
数と基準副搬送周波数との間に存在する定常位相誤差に
起因するＨｕｅのずれを補正することを指す。
来のＡＰＣ回路においては、低域フィルタ６（図４参
照）に不完全積分型のラグリードフィルタを用いる場合
が多い。不完全積分型のラグリードフィルタは、直流成
分に対する利得が有限なフィルタリング特性を備える。
従って、カラーバースト信号が入力されない期間では、
フィルタ出力が完全に「０」にならず、ＡＰＣ出力に多
少の誤差が生じる。このため、不完全積分型のラグリー
ドフィルタを用いるＡＰＣ回路では、こうした誤差をキ
ャンセルするＳＵＢ−Ｈｕｅ調整が必須となっている。
なお、このＳＵＢ−Ｈｕｅ調整とは、ＶＣＯの発振周波
数と基準副搬送周波数との間に存在する定常位相誤差に
起因するＨｕｅのずれを補正することを指す。
【０００７】これに対し、直流成分に対する利得が無限
大となる完全積分型のラグリードフィルタをＡＰＣ回路
に適用すると、ＳＵＢ−Ｈｕｅ調整を無調整化できるも
のの次の問題が発生する。すなわち、完全積分型のラグ
リードフィルタでは、カラーバースト信号が存在しない
白黒信号時や無信号状態時に、誤差分を順次累積してし
まい、この結果、フィルタ出力が最大値あるいは最小値
にラッチアップして正常値に復帰できなくなるという問
題がある。そこで本発明は、ＳＵＢ−Ｈｕｅ調整を必要
とせず、しかもフィルタ出力がラッチアップすることが
ない自動位相制御回路を提供することを目的としている
大となる完全積分型のラグリードフィルタをＡＰＣ回路
に適用すると、ＳＵＢ−Ｈｕｅ調整を無調整化できるも
のの次の問題が発生する。すなわち、完全積分型のラグ
リードフィルタでは、カラーバースト信号が存在しない
白黒信号時や無信号状態時に、誤差分を順次累積してし
まい、この結果、フィルタ出力が最大値あるいは最小値
にラッチアップして正常値に復帰できなくなるという問
題がある。そこで本発明は、ＳＵＢ−Ｈｕｅ調整を必要
とせず、しかもフィルタ出力がラッチアップすることが
ない自動位相制御回路を提供することを目的としている
【０００８】
【課題を解決するための手段】上記目的達成のため、本
発明は、カラーバースト信号と周波数信号との位相を検
出して位相差信号を発生する位相検出手段と、前記位相
差信号を積分して制御信号を発生するフィルタ手段と、
この制御信号に対応する前記周波数信号を発生する発振
手段とを備える自動位相制御回路において、前記カラー
バースト信号の有無を検出し、当該カラーバースト信号
が検出されない場合に非検出信号を発生するバースト信
号検出手段と、前記フィルタ手段に設けられ、前記非検
出信号に応じて当該フィルタ手段の積分値をゼロリセッ
トするリセット手段と、前記フィルタ手段の出力経路に
設けられる手段であって、前記非検出信号が供給された
場合、前記制御信号に替えて予め設定される固定値信号
を出力する信号切替手段とを具備することを特徴として
いる。
発明は、カラーバースト信号と周波数信号との位相を検
出して位相差信号を発生する位相検出手段と、前記位相
差信号を積分して制御信号を発生するフィルタ手段と、
この制御信号に対応する前記周波数信号を発生する発振
手段とを備える自動位相制御回路において、前記カラー
バースト信号の有無を検出し、当該カラーバースト信号
が検出されない場合に非検出信号を発生するバースト信
号検出手段と、前記フィルタ手段に設けられ、前記非検
出信号に応じて当該フィルタ手段の積分値をゼロリセッ
トするリセット手段と、前記フィルタ手段の出力経路に
設けられる手段であって、前記非検出信号が供給された
場合、前記制御信号に替えて予め設定される固定値信号
を出力する信号切替手段とを具備することを特徴として
いる。
【０００９】
【作用】本発明では、バースト信号検出手段がカラーバ
ースト信号の有無を検出し、当該カラーバースト信号が
検出されない場合に非検出信号を発生し、リセット手段
が非検出信号に応じてフィルタ手段の積分値をゼロリセ
ットする一方、信号切替手段が制御信号に替えて固定値
信号を出力する。すなわち、カラーバースト信号が存在
しない白黒信号時や無信号状態時に完全積分型のラグリ
ードフィルタを初期化すると共に、一意的に固定値信号
を制御信号として出力する。したがって、フィルタ出力
が最大値あるいは最小値にラッチアップするという完全
積分型のラグリードフィルタの弊害が除去でき、しかも
完全積分型のラグリードフィルタを用いているから、Ｓ
ＵＢ−Ｈｕｅ調整を行わずとも誤差の無いＡＰＣ出力を
得ることが可能になる。
ースト信号の有無を検出し、当該カラーバースト信号が
検出されない場合に非検出信号を発生し、リセット手段
が非検出信号に応じてフィルタ手段の積分値をゼロリセ
ットする一方、信号切替手段が制御信号に替えて固定値
信号を出力する。すなわち、カラーバースト信号が存在
しない白黒信号時や無信号状態時に完全積分型のラグリ
ードフィルタを初期化すると共に、一意的に固定値信号
を制御信号として出力する。したがって、フィルタ出力
が最大値あるいは最小値にラッチアップするという完全
積分型のラグリードフィルタの弊害が除去でき、しかも
完全積分型のラグリードフィルタを用いているから、Ｓ
ＵＢ−Ｈｕｅ調整を行わずとも誤差の無いＡＰＣ出力を
得ることが可能になる。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。 Ａ．実施例の構成 図１は、同実施例による自動位相制御（ＡＰＣ）回路の
構成を示すブロック図である。図において、１０はＲ−
Ｙ位相検出回路であり、基準副搬送信号であるＡＰＣ出
力とカラーバースト信号とからＲ−Ｙ位相を検出し、位
相データを出力する。なお、この検出回路１０に供給さ
れるカラーバースト信号は、１０ビット長のディジタル
信号である。１１は当該位相データを積分して出力する
積分回路、１２はカラーバースト信号の有無を検出する
バースト検出回路であり、カラーバースト信号無しを検
出した時に「Ｈ」レベルの検出信号を発生する。
して説明する。 Ａ．実施例の構成 図１は、同実施例による自動位相制御（ＡＰＣ）回路の
構成を示すブロック図である。図において、１０はＲ−
Ｙ位相検出回路であり、基準副搬送信号であるＡＰＣ出
力とカラーバースト信号とからＲ−Ｙ位相を検出し、位
相データを出力する。なお、この検出回路１０に供給さ
れるカラーバースト信号は、１０ビット長のディジタル
信号である。１１は当該位相データを積分して出力する
積分回路、１２はカラーバースト信号の有無を検出する
バースト検出回路であり、カラーバースト信号無しを検
出した時に「Ｈ」レベルの検出信号を発生する。
【００１１】バースト検出回路１２では、振幅キラーが
オン状態となった場合にバースト信号無しを判定するよ
うにしており、バースト信号無しを検出した時に出力さ
れる検出信号は、積分要素１３ｃ（後述する）をリセッ
トすると共に、切換えスイッチＳＷ１（後述する）を
「センター値」側へ切替える。１３，１４はそれぞれ後
述する伝達関数を備える第１および第２遅延フィルタで
あり、これらによってラグリードフィルタが形成され
る。
オン状態となった場合にバースト信号無しを判定するよ
うにしており、バースト信号無しを検出した時に出力さ
れる検出信号は、積分要素１３ｃ（後述する）をリセッ
トすると共に、切換えスイッチＳＷ１（後述する）を
「センター値」側へ切替える。１３，１４はそれぞれ後
述する伝達関数を備える第１および第２遅延フィルタで
あり、これらによってラグリードフィルタが形成され
る。
【００１２】第１遅延フィルタ１３は、構成要素１３ａ
〜１３ｆからなる。１３ａは積分回路１１から出力され
る位相データに所定係数を乗算して乗算出力Ａ（ｎ）を
発生する乗算器である。１３ｂは加算器であり、後述す
る積分要素１３ｃの出力Ｂ（ｎ−１）と乗算出力Ａ
（ｎ）とを加算し、これをＢ（ｎ）として出力する。積
分要素１３ｃは、例えば、多段シフトレジスタ等からな
る遅延回路を備えており、加算器１３ｂの出力Ｂ（ｎ）
を積分して出力Ｂ（ｎ−１）を発生する。この積分要素
１３ｃでは、クリア入力端ＣＬＲに「Ｈ」レベルの検出
信号が入力されると、出力Ｂ（ｎ−１）がゼロリセット
される。
〜１３ｆからなる。１３ａは積分回路１１から出力され
る位相データに所定係数を乗算して乗算出力Ａ（ｎ）を
発生する乗算器である。１３ｂは加算器であり、後述す
る積分要素１３ｃの出力Ｂ（ｎ−１）と乗算出力Ａ
（ｎ）とを加算し、これをＢ（ｎ）として出力する。積
分要素１３ｃは、例えば、多段シフトレジスタ等からな
る遅延回路を備えており、加算器１３ｂの出力Ｂ（ｎ）
を積分して出力Ｂ（ｎ−１）を発生する。この積分要素
１３ｃでは、クリア入力端ＣＬＲに「Ｈ」レベルの検出
信号が入力されると、出力Ｂ（ｎ−１）がゼロリセット
される。
【００１３】１３ｄは積分出力Ｂ（ｎ−１）に２-7を乗
算して出力する乗算器、１３ｅはこの乗算器１３ｄの乗
算出力２-7・Ｂ（ｎ−１）から積分出力Ｂ（ｎ−１）を
減算する減算器である。１３ｆは加算器であり、加算器
１３ｂの出力Ｂ（ｎ）と減算器１３ｄの出力とを加算
し、出力Ｃ（ｎ）を次段の第２遅延フィルタ１４へ供給
する。
算して出力する乗算器、１３ｅはこの乗算器１３ｄの乗
算出力２-7・Ｂ（ｎ−１）から積分出力Ｂ（ｎ−１）を
減算する減算器である。１３ｆは加算器であり、加算器
１３ｂの出力Ｂ（ｎ）と減算器１３ｄの出力とを加算
し、出力Ｃ（ｎ）を次段の第２遅延フィルタ１４へ供給
する。
【００１４】ここで、上記構成による第１遅延フィルタ
の伝達関数について考察しておく。まず、上述した接続
構成から明らかなように、 Ｂ（ｎ）＝Ａ（ｎ）＋Ｂ（ｎ−１） …（１） Ｃ（ｎ）＝Ｂ（ｎ）＋２-7・Ｂ（ｎ−１）−Ｂ（ｎ−１） ＝Ｂ（ｎ）＋（２-7−１）・Ｂ（ｎ−１） ここで、上記（１）式から、 Ｃ（ｎ）＝Ａ（ｎ）＋Ｂ（ｎ−１）＋（２-7−１）・Ｂ（ｎ−１） ＝Ａ（ｎ）＋Ｂ（ｎ−１）−（１−２-7）・Ｂ（ｎ−１） …（２）
の伝達関数について考察しておく。まず、上述した接続
構成から明らかなように、 Ｂ（ｎ）＝Ａ（ｎ）＋Ｂ（ｎ−１） …（１） Ｃ（ｎ）＝Ｂ（ｎ）＋２-7・Ｂ（ｎ−１）−Ｂ（ｎ−１） ＝Ｂ（ｎ）＋（２-7−１）・Ｂ（ｎ−１） ここで、上記（１）式から、 Ｃ（ｎ）＝Ａ（ｎ）＋Ｂ（ｎ−１）＋（２-7−１）・Ｂ（ｎ−１） ＝Ａ（ｎ）＋Ｂ（ｎ−１）−（１−２-7）・Ｂ（ｎ−１） …（２）
【００１５】しかして、伝達関数は、 Ｂ（ｎ）＝Ａ（ｎ）＋Ｚ-H・Ｂ（ｎ） （１−Ｚ-H）・Ｂ（ｎ）＝Ａ（ｎ） Ｂ（ｎ）＝Ａ（ｎ）／（１−Ｚ-H） …（３） さらに、 Ｃ（ｎ）＝Ｂ（ｎ）＋２-7・Ｚ-H・Ｂ（ｎ）−Ｚ-H・Ｂ
（ｎ）＝（１＋２-7・Ｚ-H−Ｚ-H）・Ｂ（ｎ）となり、
上記（３）式を代入によって次式（４）で表わされる伝
達関数となる。 Ｃ（ｎ）＝（１＋２-7・Ｚ-H−Ｚ-H）・Ａ（ｎ）／１−Ｚ-H ＝｛１−（１−２-7）・Ｚ-H｝・Ａ（ｎ）／１−Ｚ-H …（４）
（ｎ）＝（１＋２-7・Ｚ-H−Ｚ-H）・Ｂ（ｎ）となり、
上記（３）式を代入によって次式（４）で表わされる伝
達関数となる。 Ｃ（ｎ）＝（１＋２-7・Ｚ-H−Ｚ-H）・Ａ（ｎ）／１−Ｚ-H ＝｛１−（１−２-7）・Ｚ-H｝・Ａ（ｎ）／１−Ｚ-H …（４）
【００１６】次に、第２遅延フィルタ１４について説明
する。このフィルタ１４は、要素１４ａ〜１４ｅから構
成される。１４ａは第１遅延フィルタ１３の出力Ｃ
（ｎ）に所定係数を乗算して出力Ａ2（ｎ）を発生する
乗算器、１４ｂはこの出力Ａ2（ｎ）と、後述する乗算
器１４ｄの出力とを加算して出力Ｂ2（ｎ）を発生する
加算器である。１４ｃは出力Ｂ2（ｎ）を遅延（積分）
して積分出力Ｂ2（ｎ−１）を発生する積分要素であ
る。乗算器１４ｄは、積分出力Ｂ2（ｎ−１）に２-1を
乗算して出力する。１４ｅは加算器であり、積分出力Ｂ
2（ｎ−１）と出力Ｂ2（ｎ）とを加算し、これを第２遅
延フィルタ出力Ｄ（ｎ）として次段へ供給する。
する。このフィルタ１４は、要素１４ａ〜１４ｅから構
成される。１４ａは第１遅延フィルタ１３の出力Ｃ
（ｎ）に所定係数を乗算して出力Ａ2（ｎ）を発生する
乗算器、１４ｂはこの出力Ａ2（ｎ）と、後述する乗算
器１４ｄの出力とを加算して出力Ｂ2（ｎ）を発生する
加算器である。１４ｃは出力Ｂ2（ｎ）を遅延（積分）
して積分出力Ｂ2（ｎ−１）を発生する積分要素であ
る。乗算器１４ｄは、積分出力Ｂ2（ｎ−１）に２-1を
乗算して出力する。１４ｅは加算器であり、積分出力Ｂ
2（ｎ−１）と出力Ｂ2（ｎ）とを加算し、これを第２遅
延フィルタ出力Ｄ（ｎ）として次段へ供給する。
【００１７】こうした構成による第２遅延フィルタ１３
では、次式（５）および（６）に示す関係になる。すな
わち、 Ｂ2（ｎ）＝Ａ2（ｎ）＋２-1・Ｂ2（ｎ−１） …（５） Ｄ（ｎ）＝Ｂ2（ｎ）＋Ｂ2（ｎ−１） ここで、（４）式の関係から、 Ｄ（ｎ）＝Ａ2（ｎ）＋２-1・Ｂ2（ｎ−１）＋Ｂ2（ｎ−１） …（６） となる。
では、次式（５）および（６）に示す関係になる。すな
わち、 Ｂ2（ｎ）＝Ａ2（ｎ）＋２-1・Ｂ2（ｎ−１） …（５） Ｄ（ｎ）＝Ｂ2（ｎ）＋Ｂ2（ｎ−１） ここで、（４）式の関係から、 Ｄ（ｎ）＝Ａ2（ｎ）＋２-1・Ｂ2（ｎ−１）＋Ｂ2（ｎ−１） …（６） となる。
【００１８】そして、伝達関数について見れば、 Ｂ2（ｎ）＝Ａ2（ｎ）＋２-1・Ｚ-H・Ｂ2（ｎ） （１−２-1・Ｚ-H）Ｂ2（ｎ）＝Ａ2（ｎ） Ｂ2（ｎ）＝Ａ2（ｎ）／（１−２-1・Ｚ-H） …（７） さらに、 Ｄ（ｎ）＝Ｂ2（ｎ）＋Ｚ-H・Ｂ2（ｎ） ＝（１＋Ｚ-H）・Ｂ2（ｎ） よって、（６）式を用いて、 Ｄ（ｎ）＝（１＋Ｚ-H）・Ａ2（ｎ）／（１−２-1・Ｚ-H） …（８） となる。
【００１９】こうしたフィルタリングがなされるラグリ
ードフィルタの出力は、切換えスイッチＳＷ１を介して
Ｄ／Ａ変換器１５に入力される。切換えスイッチＳＷ１
は、前述したように、バースト信号無しの場合に第２遅
延フィルタ１４の出力Ｄ（ｎ）に替えて「センター値」
側に切替え、当該「センター値」をＤ／Ａ変換器１５に
入力する。この「センター値」とは、ラグリードフィル
タの出力範囲の中央レベルを指すものである。Ｄ／Ａ変
換器１５は、入力されるディジタル信号をアナログ信号
に変換し、これをＡＰＣ制御信号としてＶＣＯ７（図４
参照）に供給する。したがって、カラーバースト信号が
存在しない期間、すなわち、白黒信号時や無信号状態の
場合には、「センター値」に対応するＡＰＣ制御信号が
Ｄ／Ａ変換器１５から出力されることになる。
ードフィルタの出力は、切換えスイッチＳＷ１を介して
Ｄ／Ａ変換器１５に入力される。切換えスイッチＳＷ１
は、前述したように、バースト信号無しの場合に第２遅
延フィルタ１４の出力Ｄ（ｎ）に替えて「センター値」
側に切替え、当該「センター値」をＤ／Ａ変換器１５に
入力する。この「センター値」とは、ラグリードフィル
タの出力範囲の中央レベルを指すものである。Ｄ／Ａ変
換器１５は、入力されるディジタル信号をアナログ信号
に変換し、これをＡＰＣ制御信号としてＶＣＯ７（図４
参照）に供給する。したがって、カラーバースト信号が
存在しない期間、すなわち、白黒信号時や無信号状態の
場合には、「センター値」に対応するＡＰＣ制御信号が
Ｄ／Ａ変換器１５から出力されることになる。
【００２０】Ｂ．実施例の動作 次に、図２を参照して実施例の動作について説明する。
なお、この動作説明においては、上述したＡＰＣ回路の
ハードウェア構成がマイクロプロセッサ上で機能モデル
としてプログラミングされているものとしている。ま
ず、カラーテレビジョン受像機に搭載されたマイクロプ
ロセッサが色同期処理を行う場合、図２に示す自動位相
制御ルーチンを起動する。当該ルーチンが起動される
と、マイクロプロセッサの処理は、ステップＳ１に進
む。
なお、この動作説明においては、上述したＡＰＣ回路の
ハードウェア構成がマイクロプロセッサ上で機能モデル
としてプログラミングされているものとしている。ま
ず、カラーテレビジョン受像機に搭載されたマイクロプ
ロセッサが色同期処理を行う場合、図２に示す自動位相
制御ルーチンを起動する。当該ルーチンが起動される
と、マイクロプロセッサの処理は、ステップＳ１に進
む。
【００２１】ステップＳ１では、基準副搬送信号となる
ＡＰＣ出力とカラーバースト信号とからＲ−Ｙ位相を検
出して位相データを生成する。次いで、ステップＳ２に
進むと、この位相データを積分し、次のステップＳ３に
処理を進める。ステップＳ３では、振幅キラーがオン状
態であるか否か、すなわち、バースト信号の有無を判断
する。ここで、例えば、白黒信号時や無信号状態である
場合、判断結果は「ＹＥＳ」となり、ステップＳ４に処
理を進める。
ＡＰＣ出力とカラーバースト信号とからＲ−Ｙ位相を検
出して位相データを生成する。次いで、ステップＳ２に
進むと、この位相データを積分し、次のステップＳ３に
処理を進める。ステップＳ３では、振幅キラーがオン状
態であるか否か、すなわち、バースト信号の有無を判断
する。ここで、例えば、白黒信号時や無信号状態である
場合、判断結果は「ＹＥＳ」となり、ステップＳ４に処
理を進める。
【００２２】ステップＳ４に進むと、前述した積分要素
１３ｃのクリア入力端に「Ｈ」レベルの検出信号が入力
され、積分出力Ｂ（ｎ−１）がゼロリセットされる。換
言すれば、第１および第２遅延フィルタ１３，１４から
形成されるラグリードフィルタが初期化される。ところ
で、こうして完全積分型のラグリードフィルタが初期化
される際には、切替えスイッチＳＷ１が「Ｈ」レベルの
検出信号に応じて切替え動作し、前述した「センター
値」をＤ／Ａ変換器１５に入力する。
１３ｃのクリア入力端に「Ｈ」レベルの検出信号が入力
され、積分出力Ｂ（ｎ−１）がゼロリセットされる。換
言すれば、第１および第２遅延フィルタ１３，１４から
形成されるラグリードフィルタが初期化される。ところ
で、こうして完全積分型のラグリードフィルタが初期化
される際には、切替えスイッチＳＷ１が「Ｈ」レベルの
検出信号に応じて切替え動作し、前述した「センター
値」をＤ／Ａ変換器１５に入力する。
【００２３】これにより、カラーバースト信号が存在し
ない白黒信号時や無信号状態時に誤差分を順次累積して
フィルタ出力が最大値あるいは最小値にラッチアップす
るという完全積分型のラグリードフィルタの欠点を補う
ことができる訳である。そして、ステップＳ５では、ラ
グリードフィルタの出力範囲の中央レベルに相当する
「センター値」がアナログ信号に変換され、ＶＣＯ７
（図４参照）へＡＰＣ制御信号として出力される。この
結果、ＡＰＣ回路は、白黒信号時や無信号状態時におい
て「センター値」にフェーズロックする。
ない白黒信号時や無信号状態時に誤差分を順次累積して
フィルタ出力が最大値あるいは最小値にラッチアップす
るという完全積分型のラグリードフィルタの欠点を補う
ことができる訳である。そして、ステップＳ５では、ラ
グリードフィルタの出力範囲の中央レベルに相当する
「センター値」がアナログ信号に変換され、ＶＣＯ７
（図４参照）へＡＰＣ制御信号として出力される。この
結果、ＡＰＣ回路は、白黒信号時や無信号状態時におい
て「センター値」にフェーズロックする。
【００２４】一方、上述したステップＳ３の判断結果が
「ＮＯ」、すなわち、カラーバースト信号検出状態で
は、ステップＳ６〜Ｓ９に進み、ラグリードフィルタ出
力Ｄ（ｎ）に応じたＡＰＣ制御信号が生成される。ステ
ップＳ６では、前述した第１遅延フィルタ１３の伝達関
数（（４）式参照）に応じたフィルタリングが施された
後、ステップＳ７で所定のゲイン調整が行われる。そし
て、ステップＳ８に進むと、第２遅延フィルタ１４の伝
達関数（（８）式参照）に応じたフィルタリングが施さ
れ、フィルタ出力Ｄ（ｎ）がＤ／Ａ変換器１５に供給さ
れることになる。
「ＮＯ」、すなわち、カラーバースト信号検出状態で
は、ステップＳ６〜Ｓ９に進み、ラグリードフィルタ出
力Ｄ（ｎ）に応じたＡＰＣ制御信号が生成される。ステ
ップＳ６では、前述した第１遅延フィルタ１３の伝達関
数（（４）式参照）に応じたフィルタリングが施された
後、ステップＳ７で所定のゲイン調整が行われる。そし
て、ステップＳ８に進むと、第２遅延フィルタ１４の伝
達関数（（８）式参照）に応じたフィルタリングが施さ
れ、フィルタ出力Ｄ（ｎ）がＤ／Ａ変換器１５に供給さ
れることになる。
【００２５】したがって、カラーバースト信号が検出さ
れた状態においては、ラグリードフィルタの出力Ｄ
（ｎ）がアナログ信号に変換され、ＶＣＯ７（図４参
照）へＡＰＣ制御信号として出力される（ステップＳ
９）。この場合、ラグリードフィルタは完全積分型で構
成されているため、ＡＰＣ回路は誤差の無いＡＰＣ出
力、つまり、完全にカラーバースト信号の位相に同期し
た基準副搬送信号を発生することになる。
れた状態においては、ラグリードフィルタの出力Ｄ
（ｎ）がアナログ信号に変換され、ＶＣＯ７（図４参
照）へＡＰＣ制御信号として出力される（ステップＳ
９）。この場合、ラグリードフィルタは完全積分型で構
成されているため、ＡＰＣ回路は誤差の無いＡＰＣ出
力、つまり、完全にカラーバースト信号の位相に同期し
た基準副搬送信号を発生することになる。
【００２６】このように、上述した実施例によれば、カ
ラーバースト信号が存在しない白黒信号時や無信号状態
時に完全積分型のラグリードフィルタを初期化すると共
に、一意的にセンター値をＡＰＣ制御信号として出力す
るようにしたので、従来のように、フィルタ出力が最大
値あるいは最小値にラッチアップするという完全積分型
のラグリードフィルタの弊害を除去し得る。しかも、カ
ラーバースト信号を検出した場合には、完全積分型のラ
グリードフィルタを用いているから、ＳＵＢ−Ｈｕｅ調
整を行わずとも、常に誤差の無いＡＰＣ出力を得ること
が可能になる訳である。
ラーバースト信号が存在しない白黒信号時や無信号状態
時に完全積分型のラグリードフィルタを初期化すると共
に、一意的にセンター値をＡＰＣ制御信号として出力す
るようにしたので、従来のように、フィルタ出力が最大
値あるいは最小値にラッチアップするという完全積分型
のラグリードフィルタの弊害を除去し得る。しかも、カ
ラーバースト信号を検出した場合には、完全積分型のラ
グリードフィルタを用いているから、ＳＵＢ−Ｈｕｅ調
整を行わずとも、常に誤差の無いＡＰＣ出力を得ること
が可能になる訳である。
【００２７】
【発明の効果】本発明によれば、バースト信号検出手段
がカラーバースト信号の有無を検出し、当該カラーバー
スト信号が検出されない場合に非検出信号を発生し、リ
セット手段が非検出信号に応じてフィルタ手段の積分値
をゼロリセットする一方、信号切替手段が制御信号に替
えて固定値信号を出力するので、ＳＵＢ−Ｈｕｅ調整を
必要とせず、しかもフィルタ出力がラッチアップするこ
とがない自動位相制御回路となる。
がカラーバースト信号の有無を検出し、当該カラーバー
スト信号が検出されない場合に非検出信号を発生し、リ
セット手段が非検出信号に応じてフィルタ手段の積分値
をゼロリセットする一方、信号切替手段が制御信号に替
えて固定値信号を出力するので、ＳＵＢ−Ｈｕｅ調整を
必要とせず、しかもフィルタ出力がラッチアップするこ
とがない自動位相制御回路となる。
【図１】本発明による自動位相制御回路の一実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】同実施例の動作を説明するためのフローチャー
トである。
トである。
【図３】従来の色同期回路の概略構成を示すブロック図
である。
である。
【図４】従来の自動位相制御回路の構成を示すブロック
図である。
図である。
【符号の説明】 ５ 位相検波部（位相検出手段） ６ 低域フィルタ（フィルタ手段） ７ 電圧制御発振器（発振手段） １２ バースト検出回路（バースト信号検出手段） １３ 第１遅延フィルタ（フィルタ手段） １３ｃ 積分要素（リセット手段） １４ 第２遅延フィルタ（フィルタ手段） ＳＷ１ 切替えスイッチ（信号切替手段）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 9/44 - 9/78 H04N 11/00 - 11/22
Claims (3)
- 【請求項１】 カラーバースト信号と周波数信号との位
相を検出して位相差信号を発生する位相検出手段と、前
記位相差信号を積分して制御信号を発生するフィルタ手
段と、この制御信号に対応する前記周波数信号を発生す
る発振手段とを備える自動位相制御回路において、 前記カラーバースト信号の有無を検出し、当該カラーバ
ースト信号が検出されない場合に非検出信号を発生する
バースト信号検出手段と、 前記フィルタ手段に設けられ、前記非検出信号に応じて
当該フィルタ手段の積分値をゼロリセットするリセット
手段と、 前記フィルタ手段の出力経路に設けられる手段であっ
て、前記非検出信号が供給された場合、前記制御信号に
替えて予め設定される固定値信号を出力する信号切替手
段とを具備することを特徴とする自動位相制御回路。 - 【請求項２】 前記信号切替手段は、前記制御信号の出
力範囲の中央値に相当する固定値信号を次段へ出力する
ことを特徴とする請求項１記載の自動位相制御回路。 - 【請求項３】 前記フィルタ手段は、直流成分に対する
利得が無限大のフィルタリング特性を有することを特徴
とする請求項１記載の自動位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24595493A JP3318632B2 (ja) | 1993-09-06 | 1993-09-06 | 自動位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24595493A JP3318632B2 (ja) | 1993-09-06 | 1993-09-06 | 自動位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0779442A JPH0779442A (ja) | 1995-03-20 |
| JP3318632B2 true JP3318632B2 (ja) | 2002-08-26 |
Family
ID=17141326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24595493A Expired - Fee Related JP3318632B2 (ja) | 1993-09-06 | 1993-09-06 | 自動位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318632B2 (ja) |
-
1993
- 1993-09-06 JP JP24595493A patent/JP3318632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0779442A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694326A (en) | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency | |
| JP4313852B2 (ja) | ビデオ表示装置 | |
| JP2547563B2 (ja) | 安定化装置 | |
| US4745463A (en) | Generalized chrominance signal demodulator for a sampled data television signal processing system | |
| JP2587633B2 (ja) | 信号処理装置 | |
| US6034735A (en) | Clock generator for digital video signal processing apparatus | |
| EP0259701B1 (en) | Demodulator for a color composite video signal | |
| JP3318632B2 (ja) | 自動位相制御回路 | |
| AU745656B2 (en) | Dual-loop PLL circuit and chrominance demodulation circuit using the same | |
| EP0616474B1 (en) | Television circuit utilizing color burst signal | |
| US5119037A (en) | High speed phase-lock loop device | |
| KR100320881B1 (ko) | 크로미넌스신호처리장치및그방법 | |
| EP0906701B1 (en) | Color demodulation using digital and analog circuits | |
| McGinn | An advanced IF amplifier and AFT system suitable for HDTV | |
| JPS62230286A (ja) | デイジタルテレビジヨン受像機 | |
| US5631708A (en) | Automatic phase control apparatus | |
| JP2968619B2 (ja) | サンプリングクロック発生回路 | |
| JPH08149495A (ja) | ビデオ信号処理装置 | |
| JP3152929B2 (ja) | Ｆｍ信号の復調方法およびｆｍ検波器 | |
| JP3186547B2 (ja) | サンプリング装置 | |
| JP2589126B2 (ja) | デジタルテレビジョン受像機の色信号処理回路 | |
| US7103186B1 (en) | Stereo/two-tone demodulator | |
| JPH10285612A (ja) | 映像信号処理装置 | |
| JPH08130751A (ja) | 信号発生回路 | |
| JPH08205184A (ja) | Ｙｃ分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |