JPH01282908A - 周波数又は位相の変調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、周波数又は位相の変調に係り、より詳細には
、直流結合された周波数変調に係るが、これに限定され
るものではない。本発明は、周波数又は位相の変調によ
り帯域巾が広げられた信号を合成するのに特に有用であ
る。

従来の技術 周波数が直流から１００ｋＨｚ以上にわたって延びる信
号で合成された周波数ソースを周波数変調することがし
ばしば所望される。このような変調され合成された信号
を発生する機構は多数あるが、それらは全て非常に複雑
でコストが高く或いは性能が比較的悪いという欠点を有
している。

発明の構成 本発明は、以下に述べるように、デジタル制御式の入力
を有していて２つ以上の周波数の間で切り換えできるよ
うな合成装置に適用することができる。デジタル制御入
力の切り換え速度が所要の変調帯域中を与えるに必要な
ものよりも低い場合には、２点変調を用いて追加帯域中
を与えるようなアナログ入力が必要とされる。

本発明の第１の特徴によれば、周波数又は位相の変調装
置は、位相固定ループ内の分割器と直列にされた電圧制
御発振器と、入力アナログ変調信号に基づいて分割器を
制御するように接続されたアナログ／デジタルコンバー
タとを具備し、このアナログ／デジタルコンバータは、
ノイズ整形された周波数応答を有していて、ループの帯
域巾より低い周波数のノイズを、ノイズ整形なしに得ら
れるホワイトノイズレベルより実質的に低いレベルに減
少させることを特徴とする。

ノイズ整形のアナログ／デジタルコンバータを使用する
ことにより、入力アナログ変調信号に対する変調装置の
感度が実質的に改善される。

変調装置は、入力変調信号を電圧制御発振器へ供給する
手段を備えているのが好ましい。これは、電圧制御発振
器（ＶＣＯ）を制御するための第２の直接変調経路を与
え、これは、ループの帯域巾よりも上において、即ち、
アナログ／デジタルコンバータを通る第１の変調経路が
無効となるような周波数において周波数又は位相変調を
与える。

変調装置の部品は、位相固定ループの帯域巾においてア
ナログ／デジタルコンバータを通る変調経路の利得が電
圧制御発振器に与えられる変調の利得に実質的に等しく
なるように選択された特性を有している。

アナログ／デジタルコンバータが１ビツトコンバータで
あるときに最良の性能が得られる。このような１ビツト
のアナログ／デジタルコンバータ（ＡＤＣ）は、電荷バ
ランスされたＡＤＣの負のフィードバックループにリー
ド回路網を有する少なくとも１つの更に別の積分器を含
むことによってノイズ整形される。この構成体は、「高
級なＡ／Ｄ変換技術にライての談話（ＩＥＥＥ　Ｃｏｌ
ｌｏｇｕＣｏｌｌｏ　Ａｄｖａｎｃｅｄ　Ａ／Ｄ　Ｃｏ
ｎｖｅｒｓｉｏｎ　Ｔｅｃｈｎｉｑｕｅｓ（Ｄｉｇｅｓ
ｔＮｏ、　４８）　Ｊロンドン、イングランド（１９８
７年４月１５日）に掲載されたＥ、Ｃ，ディジマン及び
Ｐ。

Ｊ、Ａ、ナース著の［デジタル音声に利用するための実
験的な１６ビツトＡ／Ｄコンバータ（ＡｎＥｘｐｅｒｉ
ｍｅｎｔａｌ　１６−Ｂｉｔ　Ａ／Ｄ　Ｃｏｎｖｅｒｔ
ｅｒ　ｆｏｒ　Ｄｉｇｉｔ−ａｌ　Ａｕｄｉｏ　Ａｐｐ
ｌｉｃａｔｉｏｎｓ）、１という論文に開示されている
。ノイズ整形に関連したエラースペクトルの公式な導出
方法は、１９６２年１２月のＩＲＥＴｒａｎｓ、　Ｃｏ
ｍｍｕｎ、　Ｓｙｓ、の第３７３頁ないし３８０頁に掲
載されたＨ、Ａ、スバング及びＰｏＭ、シュルシス著の
「フィードバックの使用による量子ノイズの減少（Ｒｅ
ｄｕｃｔｉｏｎ　ｏｆ　Ｑｕａｎｔｉｚｉｎｇ　Ｎｏ１
ｓｅｂｙ　ｕｓｅ　ｏｆ　Ｆｅｅｄｂａｃｋ）Ｊから見
ることができる。

実施例 本発明を良く理解するために、添付図面を参照して２つ
の実施例を一例として以下に詳細に説明する。

添付図面においては、対応する素子が同じ参照番号で示
されている。

第１図を参照すれば、従来の直流結合された周波数変調
合成装置は、電圧制御発振器（ＶＣＯ）■を備えており
、この発振器１は、その周波数を制御可能な係数Ｎで分
割してそれにより得られた周波数を位相検出器３の基準
周波数と比較することにより、基準周波数に対して位相
固定される。

位相検出器からの出力はループフィルタ４に通され、そ
れにより得られた信号は、ｖＣＯの周波数のエラーを修
正するのに用いられる。周波数変調は、ループ内の２つ
の点に変調信号を与えることによって得られる。先ず第
１に、ＶＣＯは、ラインＡからの変調入力信号を加算器
５によってループフィルタの出力電圧に加算することに
より直接変調される。これは、主としてＶＣＯの入力帯
域中を高くとることができるので、非常に高い周波数ま
での変調を与える。

位相固定ループの帯域中白の周波数においては、ループ
はこの直接与えられた周波数変調信号を除去しようと試
みる。というのは、これが周波数又は位相のエラーとし
て見られるからである。

低い周波数においては、実質上全ての周波数変調信号が
除去される。直流結合された周波数変調が得られるよう
にするために、更に別の変調経路６．７．８が可変比分
詞器２において分割比Ｎを操作する。周波数変調信号は
、欠陥防止フィルタ８においてフィルタされた後に、多
ビットのアナガル／デジタルコンバータ６によってデジ
タルワードに変換される。それにより得られるデジタル
ワードは、デジタル加算器７により周波数制御データに
加えられ、それにより得られたデジタル信号を用いて分
割器２の分割比Ｎが制御される。

周波数制御データは、基準周波数の適当な倍数として表
わされたそのとき必要とされる中心周波数を表わしてい
る入力から導出される。

システムは、２つの変調経路が利得及び位相の点で合致
するように構成される。その結果、数値Ｎは変調と一致
して変えられるので、ループにはエラーが見られず、変
調特性が直流まで保持される。

分割比Ｎは整数である必要はない。周波数を合成する技
術、即ち、数値Ｎを選択された分数値にセットすること
のできる「分数Ｎ」と通常称されている技術が知られて
いる。この仕様で述べられている全ての技術は、この分
数Ｎ合成を使用することかできる。

この既知のシステムは、第１図を参照して述べるが、幾
つかの著しい欠点がある。先ず第１に、アナログ／デジ
タルコンバータ（ＡＤＣ）６は、一般に、分解能に限度
がある。その結果、変調信号が変化するときには、コン
バータ６からのデジタルワードを段階的に変化させ、ひ
いては、ｖＣｏｌの出力周波数をそれとは別に段階的に
変化させねばならない。更に、コンバータ６は、３つの
時間又は位相エラー源を有している。コンバータ６の変
換時間に限度があるために第１の時間エラーが介入され
る。その結果、コンバータ６からの出力は変調信号の遅
延されたものとなる。第２の位相／時間エラーは、欠陥
防止フィルタ８によって介入する。このフィルタは、周
波数の高い入力信号から生じる欠陥信号を除去するため
に設けられている。このような欠陥信号は、不所望なス
プリアス信号を招く。第３の遅延源は、実際上分割器の
分割比が制御命令の変化に直ちに対応しないために生じ
るが、このエラーは通常は比較的小さなものである。

この位相／時間エラーは、２つの変調経路が厳密に合致
しないというように影響する。それ故、位相固定ループ
にはエラー信号が存在する。これは、ループの帯域巾に
はダ等しい周波数において特に顕著である。変調のずれ
は、著しい大きさと位相エラーを呈することがあり、位
相固定ループは位相エラーに応答してそれを最小にしよ
うと試みる。ループの帯域巾を狭くすると、時間エラー
がほとんど位相を表わさないことになるので、このエラ
ー源を減少するのに役立つが、合成装置の速度とノイズ
性能が低下するという結果をもたらす。デジタル予想技
術を用いると、その影響を成る程度減少することができ
るが、この場合には、相当に複雑さが増すと共に、あら
ゆる刺激状態のもとて全く正確さが失われる。変調信号
が方形波である場合には、エラーが特に著しいものとな
る。

以下に述べる本発明の２つの実施例は、比較的僅かな複
雑さとコストでこれらの問題を克服する。これらは、上
記した形式の改良された電荷バランスコンバータの使用
に基づくものである。

第２図は、本発明の第１の実施例を示している。変調は
、主として、前記したように、ＶＣＯｌを直接変調しそ
して変調信号に従って分割器２の分割比Ｎを操作するこ
とによって得られる。然し乍ら、分割器の分割比Ｎは２
つの考えられる値のみを有するように構成され、即ち、
分割比は１ビツトのアナログ／デジタルコンバータ１７
によって制御される。２つの値は、二重レジスタ９に記
憶され、周波数制御データを構成する。このデータは、
典型的に、中心周波数と分析しようとする帯域巾とによ
って変化する。

この場合、コンバータ１７は、第２次の電荷バランスコ
ンバータであるが、多くの場合には、より高次のコンバ
ータを使用するのが便利である。

コンバータ１７は、一連の論理ｌ及びＯをその出力に発
生するように働き、これらはスイッチ式の電流源１７　
ｅを制御するようにフィードバックされ、積分器１７ａ
の入力の平均電流がバランスされる。積分器１７ａの出
力は、更に別の積分器／リード回路網１７ｂによって積
分され、その出力は、比較器１７ｃによって、例えばア
ースのような直流基準レベルと比較される。ラッチ１７
ｄは、比較器１７ｃの出力に対応する２つの状態を有し
ており、アナログ入力信号のレベルを表わす出力信号を
発生する。電荷バランスしたコンバータ１７は、低周波
数のノイズ含有信号をラッチ１７ｄの出力に供給する。

位相固定ループは、多くの仕方でローパスフィルタとし
て働き、ラッチ出力に現われる高周波数を含む信号を平
均化する。

これは、やき特殊な形式のデジタル／アナログフィルタ
として分類される（その出力は、アナログ信号であるか
ら、デジタルフィルタとは分類できない）。従って、そ
の周波数応答はノイズ整形され、ノイズはスレッシュホ
ールド周波数より下では実質的に減少されるが、その周
波数より上では増加する。ＶＣＯｌ、位相検出器３及び
ループフィルタ４の伝達関数は、半帯域巾がループフィ
ルタ４の帯域巾に等しくなるようにしてＶＣｏの周波数
に中心定めされたフィルタの伝達関数である。

０及び１のデータ流のノイズ含有量は無視できるもので
あり、即ち、ノイズ整形のない状態で存在するスレッシ
ュホールドより低いホワイトノイズレベルよりも相当に
小さなものである。この場合、スレッシュホールドは、
位相固定ループの帯域巾の上限近くにある。変調率が多
きい場合にホワイトノイズレベルよりも大きくなるノイ
ズは、何の影響も及ぼさない。というのは、位相固定ル
ープの伝達関数によってフィルタ除去されるからである
。

この場合には、分割器２を制御するのにデジタル加算器
を使用する必要がないが、このような加算器を用いて実
施することもできる。というのは、レジスタ９には２つ
の分割比を記憶することができそしてラッチ１７ｄの出
力を使用するだけで２つのレジスタ間で切り換えを行な
うことができるからである。

従来の技術で得られるものとは対照的に、周波数レジス
タ及び分割器の実際の分解能によって分解能が制限され
ることはない。更に、２つの周波数の間でコヒレントな
周波数選択を与える手段を有している合成装置にこの機
構を適用することもできる。

第２図を参照して述べたシステムは、従来のシステムに
勝る他の利点も有している。コンバータ１７は、その分
解能に実際上制限がなく、その性能は、位相固定ループ
に注入するノイズの量によって制限されるだけである。

ラッチのクロック周波数と位相固定ループの帯域ｌ」と
の間の比が高いレベル（典型的に約１０００：１）に維
持されるならば、性能が十二分に発揮されることが分か
った。

コンバータ１７それ自体は、実際上非常に高速なもので
ある。理論的には、変換時間は、ラッチ１７ｄに対する
クロック周波数の周期の実際上約半分であることが示さ
れる。この周波数は非常に高いので、実際上の遅延は非
常に小さなものであり、これは、２つの変調経路の信号
の不一致によって生じる設計上の問題を軽減する。

又、コンバータ１７は、多ビット高速コンパ−夕を用い
た通常の解決策に比して非常に簡単に実施することがで
きる。

又、設計上の解決策は、デジタル予想回路の追加に適し
ている。２つの変調経路間の他の時間／位相不整合は、
過去の情報に基づいて将来の事象を予想するデジタル回
路を用いることによって補償することができる。このよ
うなアルゴリズムは公知であり、この形式の帯域中が制
限されたシステムにおいて特に良好に機能する。この場
合、これらは特に容易に実施できる。というのは、デジ
タルデータ流が１ビツト巾しかないからである。

予想回路を用いるときには、そのデジタル出力が常に入
力データよりも巾の広いものとなる。第１次の予想回路
は、２ビツトのデータ巾を生じさせる。この増加したデ
ータ巾は、２つではなく４つの入力レジスタを使用しそ
して２ビツトのデータによりどのレジスタを選択するか
を制御できるようにするだけで受は入れることができる
。これは、本発明の第２の実施例を示した第３図に示さ
れている。

更に高い性能が要求される場合には、クロッグレートを
位相検出器３よりも高い周波数に増加すれば成る程度の
効果が得られる。コンバータの出力は、分割器に設定値
を制御するのに用いる前にデジタルでフィルタされる。

この場合にも、データの巾が増加される。これによって
得られる主たる効果は、欠陥防止フィルタ８の設計が容
易になることである。というのは、欠陥作用が生じるの
は、変調周波数が高い場合だけだからである。

又、上記の技術は、成る程度の変更により、位相変調シ
ステムを実施するように用いることができる。位相変調
は、数学的には周波数変調の積分として表わすことがで
きるので、■及びＯのデータ流が微分される場合には、
入力変調が周波数ではなくて位相を表わす。直接変調経
路Ａも変更しなければならない。

又、交流結合された周波数変調入力をｖＣＯｌに与える
ことが所望されることもある。これは、バイパス回路網
を形成するようにＡＤＣ１７の出力をデジタルでフィル
タすることによって実施される。典型的な使用目的にお
いては、バイパス回路網の遮断周波数がＩＨｚである。

フィルタをデジタルで実施する場合には、この遮断周波
数をソフトウェアで詞書できるようになる。

所要の変調帯域中が比較的低くそして位相固定ループの
帯域中が充分に高い場合には、直接的な変調経路Ａをも
つことなく、即ち、ｖｃｏｔを直接変調することなく、
上記のシステムを用いることができる。

１ビツトの電荷バランスＡＤＣを用いるものとして本発
明を説明したが、位相固定ループの帯域中白のノイズを
実質的に減少するような適当なノイズ整形作用を有する
ものであれば、いかなるＡＤＣであってもよい。

【図面の簡単な説明】 第１図は、直流結合の周波数変調を用いた公知の合成装
置のブロック回路図、 第２図は、第１図と同様であるが、本発明の第１の実施
例により、第１図のＡＤＣに代わって第２次の電荷バラ
ンスコンバータを含むように変更された合成装置のブロ
ック回路図、そして第３図は、第２図と同様であるが、
本発明の第２の実施例による合成装置のブロック回路図
である。 １・・・電圧制御発振器（ＶＣＯ） ２・・・可変比の分割器 ３・・・位相検出器　　４・・・ループフィルタ５．７
・・・加算器 ６．１７・・・アナログ／デジタルコンバータ８・・・
欠陥フィルタ ９・・・二重レジスタ １７ａ・・・積分器 １７ｂ・・・積分器／リード回路網 １７ｃ・・・比較器　　１７ｄ・・・ラッチ１７ｅ・・
・スイッチ式電流源 １、事件の表示　　昭和６３年特許願第３２５７２８号
２９発明の名称　　　　周波数又は位相の変調装置３、
？ｉ［ｉ正をする者 事件との関係　　出願人 ４、代理人 （１へ谷）こ反史７番しノ

Claims (7)

【特許請求の範囲】
1. （１）位相固定ループ内の分割器と直列にされた電圧制
   御発振器と、アナログ変調信号に基づいて分割器を制御
   するように接続されたアナログ／デジタルコンバータと
   を具備し、このアナログ／デジタルコンバータは、ノイ
   ズ整形された周波数応答を有していて、ループの帯域巾
   より低い周波数のノイズを、ノイズ整形なしに得られる
   ホワイトノイズレベルより実質的に低いレベルに減少さ
   せることを特徴とする周波数又は位相の変調装置。
2. （２）上記電圧制御発振器に入力変調信号を供給する手
   段を備えた請求項１に記載の変調装置。
3. （３）上記変調装置の部品は、位相固定ループの帯域巾
   において上記アナログ／デジタルコンバータを通る変調
   経路の利得が上記電圧制御発振器に加えられる変調の利
   得に実質的に等しくなるように選択された特性を有して
   いる請求項２に記載の変調装置。
4. （４）上記アナログ／デジタルコンバータは、ワンショ
   ットコンバータである請求項のいずれかに記載の変調装
   置。
5. （５）上記アナログ／デジタルコンバータの出力は、デ
   ジタル制御手段によって上記分割器の制御入力に接続さ
   れる請求項のいずれかに記載の変調装置。
6. （６）上記分割器の制御手段は、少なくとも２つのレジ
   スタと、上記アナログ／デジタルコンバータからの信号
   に応答して、その信号に基づいて一方のレジスタの内容
   を選択すると共に、その内容に基づいて分割器を制御す
   るための手段とを備えている請求項５に記載の変調装置
   。
7. （７）上記分割器は、分数Ｎ分割器である請求項５又は
   ６に記載の変調装置。