JP3249362B2 - クロック再生回路 - Google Patents
クロック再生回路Info
- Publication number
- JP3249362B2 JP3249362B2 JP31210595A JP31210595A JP3249362B2 JP 3249362 B2 JP3249362 B2 JP 3249362B2 JP 31210595 A JP31210595 A JP 31210595A JP 31210595 A JP31210595 A JP 31210595A JP 3249362 B2 JP3249362 B2 JP 3249362B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- converter
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】
【産業上の利用分野】この発明はクロック再生回路に関
し、特にたとえば、VTRやTV受像機等においてカラ
ービデオ信号をA/D変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
し、特にたとえば、VTRやTV受像機等においてカラ
ービデオ信号をA/D変換するためのサンプリングクロ
ックを発生するサンプリングクロック発生回路等に適用
可能なクロック再生回路に関する。
【0002】
【従来の技術】複合カラ−ビデオ信号をそのカラ−バー
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストPLL(位相同期ル−プ)を構成し、
そのPLLの出力からサンプリングクロックを得るよう
にしていた。すなわち、図3を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ1およびペデスタルクランプ回路2を通
してA/D変換器3に与えられ、PLL4で作られた4
Fsc(副搬送波の4倍の周波数)のサンプリングクロ
ックに基づいて、A/D変換される。
スト信号に同期させてサンプリングするために、従来、
いわゆるバーストPLL(位相同期ル−プ)を構成し、
そのPLLの出力からサンプリングクロックを得るよう
にしていた。すなわち、図3を参照して、入力された複
合カラービデオ信号は、折り返しノイズ除去のためのロ
ーパスフィルタ1およびペデスタルクランプ回路2を通
してA/D変換器3に与えられ、PLL4で作られた4
Fsc(副搬送波の4倍の周波数)のサンプリングクロ
ックに基づいて、A/D変換される。
【0003】PLL4において、複合カラービデオ信号
はバンドパスフィルタ4aに与えられ、Y/C分離され
る。バンドパスフィルタ4aからの色信号成分(バース
ト信号)は、位相比較器4bに与えられる。複合カラー
ビデオ信号は、また、同期分離回路4cに与えられる。
同期分離回路4cから出力される水平同期信号に基づい
てバーストゲートパルス発生回路4dがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器4bが能動化される。したがって、位相比較器
4bは、バーストゲートパルス期間中、4Fscの発振
周波数の電圧制御発振器(VCO)4eの発振信号を1
/N(たとえば1/4)分周する分周回路4fの出力と
上述のバースト信号との位相を比較する。位相比較器4
bの出力がロ−パスフィルタ4gを介して、電圧制御発
振器4fに与えられる。このようにして、バーストPL
L4が構成される。
はバンドパスフィルタ4aに与えられ、Y/C分離され
る。バンドパスフィルタ4aからの色信号成分(バース
ト信号)は、位相比較器4bに与えられる。複合カラー
ビデオ信号は、また、同期分離回路4cに与えられる。
同期分離回路4cから出力される水平同期信号に基づい
てバーストゲートパルス発生回路4dがバーストゲート
パルスを作成し、このバーストゲートパルスによって位
相比較器4bが能動化される。したがって、位相比較器
4bは、バーストゲートパルス期間中、4Fscの発振
周波数の電圧制御発振器(VCO)4eの発振信号を1
/N(たとえば1/4)分周する分周回路4fの出力と
上述のバースト信号との位相を比較する。位相比較器4
bの出力がロ−パスフィルタ4gを介して、電圧制御発
振器4fに与えられる。このようにして、バーストPL
L4が構成される。
【0004】そして、A/D変換器3の出力はディジタ
ル信号プロセサ(DSP)5において、3次元Y/C分
離回路5a等によって処理された後、D/A変換器6a
および6bに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。D/A変換器6aおよび6
bの出力がさらに復調回路(図示せず)に与えられ、ア
ナログ信号処理によって復調される。
ル信号プロセサ(DSP)5において、3次元Y/C分
離回路5a等によって処理された後、D/A変換器6a
および6bに与えられ、再びアナログ輝度信号およびア
ナログ色信号に変換される。D/A変換器6aおよび6
bの出力がさらに復調回路(図示せず)に与えられ、ア
ナログ信号処理によって復調される。
【0005】図3に示す従来技術では、バンドパスフィ
ルタ4aやペデスタルクランプ回路2等の温度ドリフト
等の影響によりA/D変換器3に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図3に示すように、D/A
変換器6bでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
ルタ4aやペデスタルクランプ回路2等の温度ドリフト
等の影響によりA/D変換器3に与えられるサンプリン
グクロックとバースト信号との間に不確定な位相誤差を
生じることがあった。そのため、ディジタル信号処理に
よる色復調がうまく行えず、図3に示すように、D/A
変換器6bでアナログ色信号に変換した後に色復調を行
っていたため、回路構成が複雑となるとともに、信号処
理効率が悪いといった欠点があった。
【0006】サンプリングクロックとバースト信号との
間に不確定な位相誤差を生じるという図3従来技術の欠
点は図4の従来技術によって解消することができる。図
4の従来技術では、DSP5に位相比較器7および移相
器8を設け、A/D変換器3によってディジタル信号に
変換されたバースト信号(バーストデータ)と電圧制御
発振器4eからのサンプリングクロックとの位相誤差を
位相比較器7で検出し、その位相誤差に従って電圧制御
発振器4eからのサンプリングクロックの位相を移相器
8によって変化させて3次元Y/C分離回路5aに与え
るようにしている。
間に不確定な位相誤差を生じるという図3従来技術の欠
点は図4の従来技術によって解消することができる。図
4の従来技術では、DSP5に位相比較器7および移相
器8を設け、A/D変換器3によってディジタル信号に
変換されたバースト信号(バーストデータ)と電圧制御
発振器4eからのサンプリングクロックとの位相誤差を
位相比較器7で検出し、その位相誤差に従って電圧制御
発振器4eからのサンプリングクロックの位相を移相器
8によって変化させて3次元Y/C分離回路5aに与え
るようにしている。
【0007】
【発明が解決しようとする課題】図4の従来技術におい
ては、ノイズの影響を除去するために、たとえば1フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
ては、ノイズの影響を除去するために、たとえば1フィ
ールド中のバーストデータを平均化する必要があり、そ
のために、多くのバーストデータを蓄積する大容量のメ
モリが必要となるといった欠点があった。それゆえに、
この発明の主たる目的は、簡単な回路構成でディジタル
化バースト信号に同期したクロック信号を得ることがで
きる、クロック再生回路を提供することである。
【0008】
【課題を解決するための手段】この発明は、制御信号に
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をA/D変
換するA/D変換器、A/D変換器からの出力を基準周
波数でサンプリングしてサンプルデータを出力するサン
プリング手段、少なくとも比較期間において一定レベル
あるいはほぼ一定レベルである比較信号デ−タを発生す
る比較信号デ−タ発生手段、サンプルデータと比較信号
デ−タとを比較する比較手段、および比較手段の出力に
基づいて制御信号を基準周波数信号期間中に可変周波数
発振器に与える制御信号発生手段を備え、制御信号発生
手段は、比較手段の出力を積分するアナログローパスフ
ィルタと、比較手段の出力とアナログローパスフィルタ
との間に介挿される3状態スイッチと、基準周波数信号
の期間中比較手段の出力に応じて3状態スイッチを制御
するスイッチ制御手段とを含む、クロック再生回路であ
る。
よってその発振周波数が変化される可変周波数発振器、
可変周波数発振器からの発振信号に基づいてテレビジョ
ン信号の少なくとも間欠的な基準周波数信号をA/D変
換するA/D変換器、A/D変換器からの出力を基準周
波数でサンプリングしてサンプルデータを出力するサン
プリング手段、少なくとも比較期間において一定レベル
あるいはほぼ一定レベルである比較信号デ−タを発生す
る比較信号デ−タ発生手段、サンプルデータと比較信号
デ−タとを比較する比較手段、および比較手段の出力に
基づいて制御信号を基準周波数信号期間中に可変周波数
発振器に与える制御信号発生手段を備え、制御信号発生
手段は、比較手段の出力を積分するアナログローパスフ
ィルタと、比較手段の出力とアナログローパスフィルタ
との間に介挿される3状態スイッチと、基準周波数信号
の期間中比較手段の出力に応じて3状態スイッチを制御
するスイッチ制御手段とを含む、クロック再生回路であ
る。
【0009】
【作用】A/D変換器は、可変周波数発振器の発振信号
でテレビジョン信号の間欠的な基準周波数信号(バ−ス
ト信号)をA/D変換し、バ−ストデ−タを出力する。
比較手段において、バ−ストデ−タを基準周波数すなわ
ち副搬送波周波数(FSC)でサンプリングしたデータ
(SI)と、バ−ストデ−タから帯域消去フィルタ(B
EF)またはロ−パスフィルタによって色信号成分を除
去した比較信号デ−タ(RS)が比較される。
でテレビジョン信号の間欠的な基準周波数信号(バ−ス
ト信号)をA/D変換し、バ−ストデ−タを出力する。
比較手段において、バ−ストデ−タを基準周波数すなわ
ち副搬送波周波数(FSC)でサンプリングしたデータ
(SI)と、バ−ストデ−タから帯域消去フィルタ(B
EF)またはロ−パスフィルタによって色信号成分を除
去した比較信号デ−タ(RS)が比較される。
【0010】比較手段は比較信号デ−タ(RS)がデー
タ(SI)に比べて大きい(進相している)場合には、
たとえばハイレベル信号(H)を出力し、このハイレベ
ル信号(H)はたとえば、アナログロ−パスフィルタを
含む制御電圧発生手段によって、制御信号として、可変
周波数発振器に与えられる。具体的には、ハイレベル信
号(H)によってロ−パスフィルタのコンデンサが充電
され、可変周波数発振器の発振周波数を小さくする制御
信号が出力される。
タ(SI)に比べて大きい(進相している)場合には、
たとえばハイレベル信号(H)を出力し、このハイレベ
ル信号(H)はたとえば、アナログロ−パスフィルタを
含む制御電圧発生手段によって、制御信号として、可変
周波数発振器に与えられる。具体的には、ハイレベル信
号(H)によってロ−パスフィルタのコンデンサが充電
され、可変周波数発振器の発振周波数を小さくする制御
信号が出力される。
【0011】一方、比較信号デ−タ(RS)がデ−タ
(SI)に対して小さい(遅相している)場合には、比
較手段からは、たとえばローレベル信号(L)が出力さ
れ、上述のロ−パスフィルタのコンデンサが放電され
る。これにより、ロ−パスフィルタからは可変周波数発
振器の発振周波数を大きくする制御信号が出力される。
(SI)に対して小さい(遅相している)場合には、比
較手段からは、たとえばローレベル信号(L)が出力さ
れ、上述のロ−パスフィルタのコンデンサが放電され
る。これにより、ロ−パスフィルタからは可変周波数発
振器の発振周波数を大きくする制御信号が出力される。
【0012】
【発明の効果】この発明によれば、簡単な回路構成でデ
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的,その他の目的,特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
ィジタル化された基準周波数信号に対して固定された位
相関係にあるクロック信号を発生することができる。こ
の発明の上述の目的,その他の目的,特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
【0013】
【実施例】図1を参照して、この実施例のクロック再生
回路10はPLL12およびDSP14を含む。入力端
子16から入力された複合カラービデオ信号はロ−パス
フィルタ18に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分(ナイキスト周波
数)よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ18はY/C分離回路に相当し、
ロ−パスフィルタ18からは入力映像信号の輝度信号成
分が出力され、クランプ回路20に与えられる。
回路10はPLL12およびDSP14を含む。入力端
子16から入力された複合カラービデオ信号はロ−パス
フィルタ18に与えられ、そこにおいてアナログ信号を
ディジタル変換する際に生じる折り返し歪みを防止する
ために、サンプリング周波数の半分(ナイキスト周波
数)よりも高い周波数のビデオ信号が除去される。つま
り、ロ−パスフィルタ18はY/C分離回路に相当し、
ロ−パスフィルタ18からは入力映像信号の輝度信号成
分が出力され、クランプ回路20に与えられる。
【0014】クランプ回路20は、ペデスタルレベルで
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。このペデスタル
レベルが一定に整えられたビデオ信号(輝度信号)は、
A/D変換器22に与えられ、そこにおいてPLL12
に含まれる電圧制御発振器24からの4FSCの周波数を
もつサンプリングクロックに従ってディジタル変換され
る。
クランプするいわゆるペデスタルクランプであって、入
力ビデオ信号の黒レベルが調整される。このペデスタル
レベルが一定に整えられたビデオ信号(輝度信号)は、
A/D変換器22に与えられ、そこにおいてPLL12
に含まれる電圧制御発振器24からの4FSCの周波数を
もつサンプリングクロックに従ってディジタル変換され
る。
【0015】ディジタル変換されたビデオ信号(ビデオ
デ−タ)は、DSP14に含まれる3次元Y/C分離回
路26に与えられるとともに、同じDSP14内のサン
プル回路28および帯域消去フィルタ(BEF)30に
与えられる。3次元Y/C分離回路26において、ビデ
オデ−タは電圧制御発振器24からのクロック信号(4
FSC=14.3MHz)に従ってY/C分離される。Y
/C分離回路26からの輝度信号(Y)および色信号
(C)は、D/A変換器31aおよび31bに与えら
れ、アナログ変換される。
デ−タ)は、DSP14に含まれる3次元Y/C分離回
路26に与えられるとともに、同じDSP14内のサン
プル回路28および帯域消去フィルタ(BEF)30に
与えられる。3次元Y/C分離回路26において、ビデ
オデ−タは電圧制御発振器24からのクロック信号(4
FSC=14.3MHz)に従ってY/C分離される。Y
/C分離回路26からの輝度信号(Y)および色信号
(C)は、D/A変換器31aおよび31bに与えら
れ、アナログ変換される。
【0016】サンプル回路28に入力されたディジタル
ビデオ信号は、副搬送波周期(FSC)でサンプリングさ
れ、サンプル回路28からは、比較器32に対して、サ
ンプルデータ(SI)が出力される。比較器32におい
て、このサンプルデータ(SI)と、帯域消去フィルタ
30によって副搬送波周波数成分が十分に除去された輝
度信号デ−タ(RS)とが比較される。
ビデオ信号は、副搬送波周期(FSC)でサンプリングさ
れ、サンプル回路28からは、比較器32に対して、サ
ンプルデータ(SI)が出力される。比較器32におい
て、このサンプルデータ(SI)と、帯域消去フィルタ
30によって副搬送波周波数成分が十分に除去された輝
度信号デ−タ(RS)とが比較される。
【0017】また、帯域消去フィルタ30で処理された
輝度信号デ−タは、同期分離回路34に与えられる。同
期分離回路34からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路36がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路36
は、水平同期信号からの時間をカウントするカウンタ
(図示せず)と、このカウンタからの出力をデコ−ドす
るデコ−ダ(図示せず)とを含む。
輝度信号デ−タは、同期分離回路34に与えられる。同
期分離回路34からの水平同期信号に基づいて、バ−ス
トゲ−トパルス発生回路36がバ−ストゲ−トパルスを
生成する。つまり、バーストゲートパルス発生回路36
は、水平同期信号からの時間をカウントするカウンタ
(図示せず)と、このカウンタからの出力をデコ−ドす
るデコ−ダ(図示せず)とを含む。
【0018】バーストゲートパルス発生回路36から出
力されるバーストゲートパルス(BGP)は、制御信号
発生回路38に与えられ、これにより比較器32からの
出力がバースト期間にのみPLL12に与えられる。つ
まり、制御信号発生回路38は、比較器32からの出力
信号の反転とバーストゲートパルス発生回路36からの
バーストゲートパルスとを入力とするANDゲート40
と、ANDゲート40の出力で3状態が切り換えられる
3状態スイッチ42とを含み、サンプルデータ(SI)
と帯域消去フィルタ30からの輝度信号デ−タ(RS)
との間に差(位相差)があるときのバースト期間中に限
り、3状態スイッチ42が導通状態となる。そのとき、
比較器32からの出力信号が、3状態スイッチ42を介
して、ローパスフィルタ44に与えられる。
力されるバーストゲートパルス(BGP)は、制御信号
発生回路38に与えられ、これにより比較器32からの
出力がバースト期間にのみPLL12に与えられる。つ
まり、制御信号発生回路38は、比較器32からの出力
信号の反転とバーストゲートパルス発生回路36からの
バーストゲートパルスとを入力とするANDゲート40
と、ANDゲート40の出力で3状態が切り換えられる
3状態スイッチ42とを含み、サンプルデータ(SI)
と帯域消去フィルタ30からの輝度信号デ−タ(RS)
との間に差(位相差)があるときのバースト期間中に限
り、3状態スイッチ42が導通状態となる。そのとき、
比較器32からの出力信号が、3状態スイッチ42を介
して、ローパスフィルタ44に与えられる。
【0019】ローパスフィルタ44は、コンデンサ(図
示せず)を含み、比較器32からの両信号デ−タ(S
I,RS)間の位相誤差に応じた電圧を出力し、電圧制
御発振器24に与える。より詳しく説明すると、図2
(A)は入力バ−スト信号を示す。そして、比較器32
において、図2(D)に示す帯域消去フィルタ30から
の出力信号デ−タ(RS)と、サンプル回路28からの
サンプルデ−タ(SI)とが比較される。そして、デ−
タ(RS)が、図2(B)に示すように、サンプルデ−
タ(SI)よりも大きいとき(SI−RS=−ΔE)、
つまりサンプルデ−タ(SI)に対してデ−タ(RS)
が進相している場合には、比較器32からは、たとえば
ハイレベル(H)の信号が3状態スイッチ42に対して
出力される。
示せず)を含み、比較器32からの両信号デ−タ(S
I,RS)間の位相誤差に応じた電圧を出力し、電圧制
御発振器24に与える。より詳しく説明すると、図2
(A)は入力バ−スト信号を示す。そして、比較器32
において、図2(D)に示す帯域消去フィルタ30から
の出力信号デ−タ(RS)と、サンプル回路28からの
サンプルデ−タ(SI)とが比較される。そして、デ−
タ(RS)が、図2(B)に示すように、サンプルデ−
タ(SI)よりも大きいとき(SI−RS=−ΔE)、
つまりサンプルデ−タ(SI)に対してデ−タ(RS)
が進相している場合には、比較器32からは、たとえば
ハイレベル(H)の信号が3状態スイッチ42に対して
出力される。
【0020】このとき、比較器32からは、また、AN
Dゲ−ト40に対して、たとえばロ−レベルの切換信号
(L′)が出力される。この切換信号(L′)は、比較
器32に入力された両信号(SIおよびRS)に位相誤
差がある場合(SI≠RS)に出力される。この切換信
号(L′)とバ−ストゲ−トパルス発生回路36からの
バ−ストゲ−トパルス(BGP)とによって、3状態ス
イッチ42は導通状態となり、比較器32からのハイレ
ベルの信号(H)がロ−パスフィルタ44に与えられ
る。この信号によって、ローパスフィルタ44のコンデ
ンサ(図示せず)は充電される。したがって、ローパス
フィルタ44からは、電圧制御発振器24の発振周波数
を小さくする制御信号が出力される。
Dゲ−ト40に対して、たとえばロ−レベルの切換信号
(L′)が出力される。この切換信号(L′)は、比較
器32に入力された両信号(SIおよびRS)に位相誤
差がある場合(SI≠RS)に出力される。この切換信
号(L′)とバ−ストゲ−トパルス発生回路36からの
バ−ストゲ−トパルス(BGP)とによって、3状態ス
イッチ42は導通状態となり、比較器32からのハイレ
ベルの信号(H)がロ−パスフィルタ44に与えられ
る。この信号によって、ローパスフィルタ44のコンデ
ンサ(図示せず)は充電される。したがって、ローパス
フィルタ44からは、電圧制御発振器24の発振周波数
を小さくする制御信号が出力される。
【0021】一方、図2(C)に示すように、帯域消去
フィルタ30からのデータ(RS)がサンプルデータ
(SI)より小さい(遅相している)場合(SI−RS
=ΔE)には、比較器32からはロ−レベルの信号
(L)が出力される。先に述べたように、制御信号発生
回路38は、比較器32に入力される両信号(SIおよ
びRS)に位相差がある場合のバースト期間中に導通状
態となり、比較器32からのロ−レベルの信号(L)が
ロ−パスフィルタ44に与えられ、ローパスフィルタ4
4のコンデンサが放電される。したがって、ロ−パスフ
ィルタ44からは、電圧制御発振器24の発振周波数を
大きくする制御信号が出力される。
フィルタ30からのデータ(RS)がサンプルデータ
(SI)より小さい(遅相している)場合(SI−RS
=ΔE)には、比較器32からはロ−レベルの信号
(L)が出力される。先に述べたように、制御信号発生
回路38は、比較器32に入力される両信号(SIおよ
びRS)に位相差がある場合のバースト期間中に導通状
態となり、比較器32からのロ−レベルの信号(L)が
ロ−パスフィルタ44に与えられ、ローパスフィルタ4
4のコンデンサが放電される。したがって、ロ−パスフ
ィルタ44からは、電圧制御発振器24の発振周波数を
大きくする制御信号が出力される。
【0022】ロ−パスフィルタ44から出力される制御
信号によって、電圧制御発振器24からは、位相誤差デ
−タ(ΔE,−ΔE)に応じて発振周波数が変化したク
ロック信号が出力される。つまり、ロ−パスフィルタ4
4によって、両信号(SIおよびRS)間に生じた位相
誤差デ−タが平均化される。したがって、電圧制御発振
器24からは、基準周波数信号(入力バ−スト信号)に
対して常に固定された位相関係にあるクロック信号が、
A/D変換器22に対して出力される。
信号によって、電圧制御発振器24からは、位相誤差デ
−タ(ΔE,−ΔE)に応じて発振周波数が変化したク
ロック信号が出力される。つまり、ロ−パスフィルタ4
4によって、両信号(SIおよびRS)間に生じた位相
誤差デ−タが平均化される。したがって、電圧制御発振
器24からは、基準周波数信号(入力バ−スト信号)に
対して常に固定された位相関係にあるクロック信号が、
A/D変換器22に対して出力される。
【0023】上述の実施例によれば、クロック再生回路
を構成するコンポーネントの大部分をディジタル信号処
理回路で実現できるので、これらのディジタル信号処理
回路を1つのDSP14内に組み込んで1チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ(BEF)
30に限らずローパスフィルタ(LPF)を用いてもよ
い。
を構成するコンポーネントの大部分をディジタル信号処
理回路で実現できるので、これらのディジタル信号処理
回路を1つのDSP14内に組み込んで1チップ化する
ことができる。なお、ビデオデータから色信号成分を除
去する手段として、上述の帯域消去フィルタ(BEF)
30に限らずローパスフィルタ(LPF)を用いてもよ
い。
【図1】この発明の一実施例を示すブロック図である。
【図2】図1実施例の比較器における位相比較を示す波
形図である。
形図である。
【図3】従来技術を示すブロック図である。
【図4】従来技術を示すブロック図である。
10 …クロック再生回路 12 …PLL 14 …DSP 22 …A/D変換器 24 …電圧制御発振器 28 …サンプル回路 30 …帯域消去フィルタ(BEF) 32 …比較器 38 …制御信号発生回路 44 …ローパスフィルタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 9/44 - 9/78 H04N 11/00 - 11/22
Claims (3)
- 【請求項1】制御信号によってその発振周波数が変化さ
れる可変周波数発振器、 前記可変周波数発振器からの発振信号に基づいてテレビ
ジョン信号の少なくとも間欠的な基準周波数信号をA/
D変換するA/D変換器、 前記A/D変換器からの出力を基準周波数でサンプリン
グしてサンプルデータを出力するサンプリング手段、 少なくとも比較期間において一定レベルである比較信号
デ−タを発生する比較信号デ−タ発生手段、 前記サンプルデータと前記比較信号デ−タとを比較する
比較手段、および前記比較手段の出力に基づいて前記制
御信号を前記基準周波数信号期間中に前記可変周波数発
振器に与える制御信号発生手段を備え、 前記制御信号発生手段は、前記比較手段の出力を積分す
るアナログローパスフィルタと、前記比較手段の出力と
前記アナログローパスフィルタとの間に介挿される3状
態スイッチと、前記基準周波数信号の期間中前記比較手
段の出力に応じて前記3状態スイッチを制御するスイッ
チ制御手段とを含む 、クロック再生回路。 - 【請求項2】前記比較信号デ−タ発生手段は前記A/D
変換器の出力から色信号成分を除去するフィルタを含
む、請求項1記載のクロック再生回路。 - 【請求項3】前記基準周波数は前記テレビジョン信号の
副搬送波周波数である、請求項1または2記載のクロッ
ク再生回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31210595A JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
EP96119124A EP0777391B1 (en) | 1995-11-30 | 1996-11-28 | Apparatus with A/D converter for processing television signal |
DE69621313T DE69621313T2 (de) | 1995-11-30 | 1996-11-28 | Fernsehsignalverarbeitungsvorrichtung mit A/D-Wandler |
KR1019960059394A KR100430742B1 (ko) | 1995-11-30 | 1996-11-29 | 텔레비전신호를처리하는a/d변환기를갖는장치 |
US08/757,598 US6201578B1 (en) | 1995-11-30 | 1996-11-29 | Apparatus with A/D converter for processing television signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31210595A JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09154148A JPH09154148A (ja) | 1997-06-10 |
JP3249362B2 true JP3249362B2 (ja) | 2002-01-21 |
Family
ID=18025305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31210595A Expired - Fee Related JP3249362B2 (ja) | 1995-11-30 | 1995-11-30 | クロック再生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3249362B2 (ja) |
-
1995
- 1995-11-30 JP JP31210595A patent/JP3249362B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09154148A (ja) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0129532B1 (ko) | 클럭 신호 발생 시스템 | |
JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
US5303061A (en) | Apparatus for rejecting time base error of video signal | |
JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
US20020047924A1 (en) | Method and apparatus for recovering video color subcarrier signal | |
KR0170630B1 (ko) | 휘도/색신호 전처리장치 | |
JP2001095005A (ja) | クロック発生回路 | |
JP3249362B2 (ja) | クロック再生回路 | |
EP0777391B1 (en) | Apparatus with A/D converter for processing television signal | |
JPH10126803A (ja) | ベースバンド遅延回路 | |
JP3249363B2 (ja) | クロック再生回路 | |
JP3249364B2 (ja) | クロック再生回路 | |
EP0906701B1 (en) | Color demodulation using digital and analog circuits | |
JP3249365B2 (ja) | サンプリングクロック再生回路 | |
US6421496B1 (en) | Camcorder signal processor having superimposition capability and dual PLL | |
JP4461521B2 (ja) | サンプリングクロック生成回路 | |
US6064446A (en) | Color decoding | |
JP3022729B2 (ja) | バーストロックpll回路 | |
JPH09154041A (ja) | 直流再生回路 | |
JPH09154040A (ja) | 直流再生回路 | |
JP3186547B2 (ja) | サンプリング装置 | |
JP3026695B2 (ja) | クロックパルス発生装置 | |
JP3524817B2 (ja) | バーストゲートパルスタイミング補正回路 | |
JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
JP3253482B2 (ja) | 色信号復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011016 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |