JPH0774087A - Ｍｌｒパターン形成方法 - Google Patents

Ｍｌｒパターン形成方法

Info

Publication number
JPH0774087A
JPH0774087A JP5306131A JP30613193A JPH0774087A JP H0774087 A JPH0774087 A JP H0774087A JP 5306131 A JP5306131 A JP 5306131A JP 30613193 A JP30613193 A JP 30613193A JP H0774087 A JPH0774087 A JP H0774087A
Authority
JP
Japan
Prior art keywords
resist film
inorganic
mlr
pattern
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5306131A
Other languages
English (en)
Inventor
Jun Seok Lee
ズン・ソク・リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019920021233A external-priority patent/KR950011988B1/ko
Priority claimed from KR1019920021764A external-priority patent/KR950011171B1/ko
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH0774087A publication Critical patent/JPH0774087A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 正確なパターンが得られる無機質レジストを
用いたＭＬＲパターン形成方法を提供することにある。 【構成】 段差を有する半導体素子の形成された半導体
基板上に下層レジスト膜を蒸着するステップと、下層レ
ジスト膜上に中間層を形成するステップと、中間層上に
第１無機質レジスト膜と第２無機質レジスト膜とからな
る上層レジスト膜を蒸着するステップと、パターンマス
クを用いて上層レジスト膜を露光するステップと、上層
レジスト膜中、第２無機質レジスト膜の露光部分をエッ
チングするステップと、残っている第２無機質レジスト
膜の露光部分をマスクとして第１無機質レジスト膜をエ
ッチングして上層レジスト膜のパターンを形成するステ
ップと、上層レジスト膜のパターンをマスクとして中間
層と下層レジスト膜とを順次エッチングして、ＭＬＲパ
ターンを形成するステップと、残っている上層レジスト
膜のパターンを除去するステップと、を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の製造工程
中の多重レベルレジスト工程（ＭＬＲ）に関し、特に無
機質を用いたＭＬＲ工程のパターン形成方法に関する。
【０００２】
【従来の技術】図１〜図４は従来の段差のない場合の有
機質レジストを用いたＭＬＲパターンの形成工程図であ
る。図１に示すように、半導体基板１１上に順次下層レ
ジスト膜１３、中間層１５及びポジティブ上層レジスト
膜１７を塗布する。下層レジスト膜１３および上層レジ
スト膜１７は有機質レジスト膜であり、中間層１５は絶
縁膜としてＳＯＧ膜（Spin On Glass ）またはＰＥ酸化
膜のいずれかを用いる。
【０００３】図２に示すように、パターンマスク１９を
用いて上層レジスト膜１７を光源２１に露光させる。ポ
ジティブ上層レジスト膜１７は露光された部分が現像時
に除去されるので、図３に示すように、上層レジスト膜
１７のパターンを形成する。図４に示すように、上層レ
ジスト膜１７のパターンをマスクとして、中間層１５お
よび下層レジスト膜１９をエッチングして、ＭＬＲパタ
ーン２３を形成する。後工程でＭＬＲパターン２３は、
下部層として用いられるポリシリコン膜、金属膜、また
は酸化膜等をエッチング時のマスクとして作用する。従
来の有機質レジストを用いたＭＬＲパターンを形成する
方法は、有機質の上層レジスト膜１７のエッチング時、
Cl- 基の反応によりＭＬＲパターン２３の側壁にポリマ
ー２５が形成される。したがってパターンの密集度によ
ってＭＬＲパターン２３が不規則な線幅バイアスを有す
ることとなり、ミクロローディング効果（micro-loadin
g effect）が生じ臨界面積（critical dimension）を調
節し難い問題点があった。
【０００４】図５〜図９は従来の段差のある場合の有機
質レジストを用いたＭＬＲパターンの形成工程図であ
る。図５を参照すれば、シリコン基板３１上に３次元の
キャパシタセル等のような表面の平坦な部分（Ｐ）およ
び溝部分（Ｒ）を有する半導体素子３３を通常の半導体
製造工程により、形成すると段差が発生することとな
る。この段差を除去するためにＭＬＲ平坦化工程を施
す。すなわち、基板全面に有機質の下層レジスト膜３５
を肉厚に蒸着し、下層レジスト膜３５上にＳＯＧ膜やＰ
Ｅ酸化膜のような絶縁膜を中間層３７として形成し、そ
の上に有機質の上層レジスト膜３９を蒸着する。この
時、上層レジスト膜３９はポジティブである。ＭＬＲ平
坦化工程を行ったにしても半導体素子の段差によって全
ての表面が平坦化されない。
【０００５】図６を参照すれば、ＭＬＲ平坦化工程を行
った後、パターンマスク４１を用いてコンタクトホール
を定める。コンタクトホールを定めるために光源４３に
露光させる際、表面の段差によって半導体素子３３の平
面部分（Ｐ）と溝部分（Ｒ）とで光源４３に露光される
上層レジスト膜３９の表面積が違うこととなる。図７を
参照すれば、図１〜図４と同様に、ＭＬＲパターン形成
工程を行ってＭＬＲパターン４５を形成する。
【０００６】
【発明が解決しようとする課題】しかしながら、段差の
ある場合、図６に示すように、平面部分（Ｐ）と溝部分
（Ｒ）とで露光される上層レジスト膜３９の表面積が違
うこととなるので、所望する幅を有するＭＬＲパターン
４５を得ることができない。したがって、図９に示すよ
うに、このＭＬＲパターン４５を用いてＭＬＲパターン
４５の下部層である半導体素子３３をエッチングしてコ
ンタクトホール４７を形成したとしても所望する大きさ
のコンタクトホール４７を得ることができないようにな
る。すなわち、図８はコンタクトホール４７の平面図
で、図に示すように平面部分（Ｐ）と溝部分（Ｒ）のコ
ンタクトホール４７の大きさが違う。したがって、有機
質レジストを用いた従来のＭＬＲパターン形成方法は半
導体素子の段差が約１．５μｍ以上である場合には、平
坦化工程の後においても、その程度によって表面が平坦
とならず、図６に示すように、下部層である半導体素子
の段差が上部層のＭＬＲ膜まで保持されるので所望する
ＭＬＲパターンを正確に形成することができない。
【０００７】また、コンタクトホールマスク４１を用い
てコンタクトホール４９を形成したとしてもコンタクト
ホールの大きさが所望のようには形成されない。また、
段差のある場合にも、同様に有機質レジストを用いるの
で、図１〜図４の説明のように、ＭＬＲパターンの側面
にポリマーが形成されてコンタクトホールの形状の自体
も変形されることとなる。本発明の目的は、正確なパタ
ーンが得られる無機質レジストを用いたＭＬＲパターン
形成方法を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、段差を有する半導体素子の形成
された半導体基板上に下層レジスト膜を蒸着するステッ
プと、下層レジスト膜上に中間層を形成するステップ
と、中間層上に第１無機質レジスト膜と第２無機質レジ
スト膜とからなる上層レジスト膜を蒸着するステップ
と、パターンマスクを用いて上層レジスト膜を露光する
ステップと、上層レジスト膜中、第２無機質レジスト膜
の露光部分をエッチングするステップと、残っている第
２無機質レジスト膜の露光部分をマスクとして第１無機
質レジスト膜をエッチングして上層レジスト膜のパター
ンを形成するステップと、上層レジスト膜のパターンを
マスクとして中間層と下層レジスト膜とを順次エッチン
グして、ＭＬＲパターンを形成するステップと、残って
いる上層レジスト膜のパターンを除去するステップと、
を含むＭＬＲパターン形成方法を提供する。
【０００９】
【実施例】図１０〜図１６は、本発明の実施例による無
機質レジストを用いたＭＬＲパターンの形成工程図であ
る。図１０を参照すれば、半導体基板６１上に３次元の
キャパシタセルのような段差を有する半導体素子６３が
形成されている。半導体素子６３はその表面が溝部分
（Ｒ）と平坦部分（Ｐ）とからなっている。図１１を参
照すれば、半導体素子６３が形成された半導体基板６１
上に、下層レジスト膜６５を半導体素子６３の段差の１
３０％以上の厚さに蒸着して１次平坦化させる。下層レ
ジスト膜６５は、GexSe1-x膜のような無機質レジスト膜
または有機質レジスト膜を用いることができる。
【００１０】下層レジスト膜６５上にＰＥ酸化膜または
ＳＯＧ膜のような絶縁膜を中間層６７として形成し、そ
の上にポジティブ上層レジスト膜６９を形成して２次平
坦化させる。したがって、その表面は完全に平坦化され
た状態となる。
【００１１】上層レジスト膜６９は、GexSe1-x膜のよう
な第１無機質の上層レジスト膜７０と、Ag2Se のような
第２無機質の上層レジスト膜７１との２層構造を有し、
上層レジスト膜６９としてAg2Se／GexSe1-x の無機質レ
ジスト膜の以外にも、Ag2S／As2S3 や As2Se3 または A
g2Te／As-Te 等を用いることができる。第１無機質の上
層レジスト膜７０は高周波スパッタ（RF Sputter）で２
０００〜３０００Å厚さで蒸着し、第２無機質の上層レ
ジスト膜７１は高周波スパッタで５００Å以下の厚さで
蒸着形成する。
【００１２】平坦化工程を行った後、図１２のようにパ
ターンマスク７３を用いて光源７５に露光すれば、上層
レジスト膜６９の光源に露出された部分７６はフォトド
ーピング（photo doping）が起こる。第２無機質の上層
レジスト膜７１の露光された部分７６をアルカリ溶液で
図１３のようにエッチングし、非露光部分の第２無機質
の上層レジスト膜７１をマスクとして第１無機質の上層
レジスト膜７０の露光された部分をエッチングして図１
４のような上層レジスト膜６９のパターンを得る。図１
２において、図番（符号）７６′は平面図で示した上層
レジスト膜６９の露光された部分を示す。上層レジスト
膜６９は、その表面が完全に平坦化されているのでパタ
ーンマスク７３を用いて光源７５への露出の時、露出さ
れた部分７６が同じ面積を有することとなる。
【００１３】図１５のように、上層レジスト膜６９のパ
ターンのマスクとして中間層６７と下層レジスト膜６５
をエッチングしてＭＬＲパターン７７を得る。非露光部
分の上層レジスト膜６９を全て除去する。上層レジスト
膜６９中、第２無機質の上層レジスト膜７１の非露光部
分は、HNO3-HCl-H2O化合物溶液で除去し、第１無機質の
上層レジスト膜７０の非露光部分は、CF4 、CHF3、SF6
のようなガスまたはアルカリ溶液で除去する。
【００１４】一方、ネガティブ上層レジスト膜を用いて
ＭＬＲパターンを形成する場合、第２無機質の上層レジ
スト膜７１の非露光部分をHNO3-HCl-H2O化合物溶液でエ
ッチングし、露光部分の第２無機質の上層レジスト膜７
１をマスクとして第１無機質の上層レジスト膜７０の非
露光部分をエッチングして上層レジスト膜６９のパター
ンを形成する。この上層レジスト膜６９のパターンをマ
スクとして中間層６７と下層レジスト膜６５をエッチン
グしてＭＬＲパターン７７を形成する。ＭＬＲパターン
７７の形成の後、残っている上層レジスト膜６９、すな
わち第２無機質の上層レジスト膜７１と第１無機質の上
層レジスト膜７０の露光部分７６をアルカリ溶液または
CF4 、CHF3、SF6 のようなガスを用いて除去する。
【００１５】図１７は前記から得られたＭＬＲマスク７
７を用いてコンタクトホール７９を形成する工程図であ
る。ＭＬＲマスク７７を用いて下部層である半導体素子
６３をエッチングすれば、コンタクトホール７９が形成
される。図１６はコンタクトホール７９を平面的に示し
たもので、本発明では所望するＭＬＲマスク７７を得る
ことができるので半導体素子６３の溝部分（Ｒ）または
平面部分（Ｐ）において全て所望の大きさのコンタクト
ホール７９を得ることができることが分かる。
【００１６】図１８，１９は露光の際、上層レジスト膜
６９から発生するフォトドーピング現象を説明するため
の図面である。図１８のように、パターンマスク７３を
用いて上層レジスト膜６９を光源７５に露光させると、
上層レジスト膜７６の光源７５に露光された部分７６は
フォトドーピングが起こる。したがって、上層レジスト
膜７６の中、第２無機質の上層レジスト膜７１であるAg
2Se の Ag が第１無機質の上層レジスト膜７０であるGe
xSe1-xへ移動して、Ag+ イオンがGexSe1-xの電子中にト
ラップされる。すなわち、光源７５から光が走査された
上層レジスト膜６９においては、 hv → e+ + h+ 2hv + Ag2Se → 2Ag+ + Se が生じる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。従来の有機質レジスト膜を
用いる方法は、段差が１．５μｍ以上発生する場合、表
面を完全に平坦化することができないので正確なＭＬＲ
パターンを得ることができない。本発明では、無機質レ
ジスト膜を用いるので、表面を完全に平坦化して正確な
ＭＬＲパターンを得ることができる。したがって、後続
のＭＬＲパターンを利用したコンタクトホールの形成時
にも、所望する大きさのコンタクトホールを得ることが
できる。また、有機質のＭＬＲエッチング時、ポリマが
形成される問題も解決することができるので、臨界面積
のバイアスが安定したこととなり、ミクロロディング効
果を減少させ、これにより解像力を向上することができ
る。
【図面の簡単な説明】
【図１】従来の段差のない場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図２】従来の段差のない場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図３】従来の段差のない場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図４】従来の段差のない場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図５】従来の段差のある場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図６】従来の段差のある場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図７】従来の段差のある場合の有機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図８】図７のＭＬＲパターンを用いたコンタクトホー
ルの形成工程図である。
【図９】図７のＭＬＲパターンを用いたコンタクトホー
ルの形成工程図である。
【図１０】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１１】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１２】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１３】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１４】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１５】本発明の実施例による無機質レジストを用い
たＭＬＲパターンの形成工程図である。
【図１６】図１５のＭＬＲパターンを用いたコンタクト
ホールの形成工程図である。
【図１７】図１５のＭＬＲパターンを用いたコンタクト
ホールの形成工程図である。
【図１８】図１０〜図１７のＭＬＲパターン形成の時、
露光原理を説明するための図である。
【図１９】図１０〜図１７のＭＬＲパターン形成の時、
露光原理を説明するための図である。
【符号の説明】
６１ 半導体基板 ６３ 半導体素子 ６５ 下層レジスト膜 ６７ 中間層 ６９ 上層レジスト膜 ７０ 第１無機質上層レジスト膜 ７１ 第２無機質上層レジスト膜 ７３，７７ パターンマスク ７５ 光源

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 段差を有する半導体素子の形成された半
    導体基板上に下層レジスト膜を蒸着するステップと、 下層レジスト膜上に中間層を形成するステップと、 中間層上に第１無機質レジスト膜と第２無機質レジスト
    膜とからなる上層レジスト膜を蒸着するステップと、 パターンマスクを用いて上層レジスト膜を露光するステ
    ップと、 上層レジスト膜中、第２無機質レジスト膜の露光部分を
    エッチングするステップと、 残っている第２無機質レジスト膜の非露光部分をマスク
    として第１無機質レジスト膜をエッチングして上層レジ
    スト膜のパターンを形成するステップと、 上層レジスト膜のパターンをマスクとして中間層と下層
    レジスト膜とを順次エッチングして、ＭＬＲパターンを
    形成するステップと、 残っている上層レジスト膜のパターンを除去するステッ
    プと、 を含むことを特徴とするＭＬＲパターン形成方法。
  2. 【請求項２】 下層レジスト膜を半導体素子の段差の１
    ３０％以上の厚さで形成することを特徴とする請求項１
    記載のＭＬＲパターン形成方法。
  3. 【請求項３】 下層レジスト膜として、有機質レジスト
    膜を用いることを特徴とする請求項１記載のＭＬＲパタ
    ーン形成方法。
  4. 【請求項４】 下層レジスト膜として、無機質レジスト
    膜を用いることを特徴とする請求項２記載のＭＬＲパタ
    ーン形成方法。
  5. 【請求項５】 下層レジスト膜として、GexSe1-xを用い
    ることを特徴とする請求項４記載のＭＬＲパターン形成
    方法。
  6. 【請求項６】 上層レジスト膜として、Ag2Se／GexSe
    1-x を用いることを特徴とする請求項１記載のＭＬＲパ
    ターン形成方法。
  7. 【請求項７】 上層レジスト膜として、Ag2Se／As2S3
    や Ag2Se3 Ag2Te ／As-Te のいずれかを用いることを
    特徴とする請求項１記載のＭＬＲパターン形成方法。
  8. 【請求項８】 第１無機質の上層レジスト膜は、高周波
    スパッタ（RF Sputter）で２０００〜３０００Å厚さで
    形成することを特徴とする請求項１記載のＭＬＲパター
    ン形成方法。
  9. 【請求項９】 第２無機質の上層レジスト膜は、高周波
    スパッタで５００Å以下の厚さで形成することを特徴と
    する請求項１記載のＭＬＲパターン形成方法。
  10. 【請求項１０】 上層レジスト膜が、ポジティブである
    ことを特徴とする請求項１記載のＭＬＲパターン形成方
    法。
  11. 【請求項１１】 第２無機質の上層レジスト膜の露光部
    分を、アルカリ溶液でエッチングすることを特徴とする
    請求項１０記載のＭＬＲパターン形成方法。
  12. 【請求項１２】 上層レジスト膜のパターンの中、第２
    無機質の上層レジスト膜は、HNO3-HCl-H2O化合物溶液で
    除去することを特徴とする請求項１記載のＭＬＲパター
    ン形成方法。
  13. 【請求項１３】 上層レジスト膜のパターンの中、第１
    無機質の上層レジスト膜を、アルカリ溶液で除去するこ
    とを特徴とする請求項１記載のＭＬＲパターン形成方
    法。
  14. 【請求項１４】 上層レジスト膜のパターンの中、第１
    無機質の上層レジスト膜を、CF4 、CHF3、SF6 のような
    ガスのいずれかを用いて除去することを特徴とする請求
    項１記載のＭＬＲパターン形成方法。
  15. 【請求項１５】 段差を有する半導体素子の形成された
    半導体基板上に下層レジスト膜を蒸着するステップと、 下層レジスト膜上に中間層を形成するステップと、 中間層上に第１無機質レジスト膜と第２無機質レジスト
    膜とからなる上層レジスト膜を蒸着するステップと、 パターンマスクを用いて上層レジスト膜を露光するステ
    ップと、 上層レジスト膜中、第２無機質レジスト膜の非露光部分
    をエッチングするステップと、 残っている第２無機質レジスト膜の露光部分をマスクと
    して第１無機質レジスト膜をエッチングして上層レジス
    ト膜のパターンを形成するステップと、 上層レジスト膜のパターンをマスクとして中間層と下層
    レジスト膜とを順次エッチングして、ＭＬＲパターンを
    形成するステップと、 残っている上層レジスト膜のパターンを除去するステッ
    プと、 を含むことを特徴とするＭＬＲパターン形成方法。
  16. 【請求項１６】 上層フォトレジスト膜が、ネガティブ
    であることを特徴とする請求項１５記載のＭＬＲパター
    ン形成方法。
  17. 【請求項１７】 第２無機質レジスト膜の非露光部分
    を、HNO3-HCl-H2O化合物溶液でエッチングすることを特
    徴とする請求項１５記載のＭＬＲパターン形成方法。
  18. 【請求項１８】 残っている上層レジスト膜のパターン
    をアルカリ溶液で除去することを特徴とする請求項１５
    記載のＭＬＲパターン形成方法。
JP5306131A 1992-11-12 1993-11-12 Ｍｌｒパターン形成方法 Pending JPH0774087A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019920021233A KR950011988B1 (ko) 1992-11-12 1992-11-12 다중레벨 레지스트(mlr) 평탄화 방법
KR21764/1992 1992-11-19
KR21233/1992 1992-11-19
KR1019920021764A KR950011171B1 (ko) 1992-11-19 1992-11-19 다층레벨 레지스트의 에칭방법

Publications (1)

Publication Number Publication Date
JPH0774087A true JPH0774087A (ja) 1995-03-17

Family

ID=26629354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5306131A Pending JPH0774087A (ja) 1992-11-12 1993-11-12 Ｍｌｒパターン形成方法

Country Status (3)

Country Link
US (1) US5376227A (ja)
JP (1) JPH0774087A (ja)
DE (1) DE4338778C2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
US5950106A (en) * 1996-05-14 1999-09-07 Advanced Micro Devices, Inc. Method of patterning a metal substrate using spin-on glass as a hard mask
US6069077A (en) * 1997-07-07 2000-05-30 Vanguard International Semiconductor Corporation UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process
KR100314127B1 (ko) * 1999-04-22 2001-11-17 윤종용 반도체소자의 부유게이트 형성방법
US6410453B1 (en) * 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate
AU2002222484A1 (en) * 2000-12-12 2002-06-24 Consellation Trid Inc Photolithographic method including measurement of the latent image
US7399709B1 (en) 2002-09-27 2008-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary replacement of material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3817798A (en) * 1971-11-19 1974-06-18 Ibm Method of forming integrated semiconductor devices with iii-v compounds
US4362597A (en) * 1981-01-19 1982-12-07 Bell Telephone Laboratories, Incorporated Method of fabricating high-conductivity silicide-on-polysilicon structures for MOS devices
US4454221A (en) * 1982-04-08 1984-06-12 At&T Bell Laboratories Anisotropic wet etching of chalcogenide glass resists
JP2551632B2 (ja) * 1988-07-11 1996-11-06 株式会社日立製作所 パターン形成方法および半導体装置製造方法

Also Published As

Publication number Publication date
DE4338778A1 (de) 1994-05-26
US5376227A (en) 1994-12-27
DE4338778C2 (de) 2000-06-15

Similar Documents

Publication Publication Date Title
US6514672B2 (en) Dry development process for a bi-layer resist system
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JP2004134574A (ja) 半導体装置の製造方法
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
KR930001956B1 (ko) 미세패턴의 형성방법
JPH0774087A (ja) Ｍｌｒパターン形成方法
JP2741175B2 (ja) 半導体素子の微細パターン形成方法
JPH0466345B2 (ja)
JP3585039B2 (ja) ホール形成方法
JPH04348030A (ja) 傾斜エッチング法
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
JPH05121371A (ja) 半導体装置の製造方法
US7226866B2 (en) Etching method for making a reticle
CN111834201A (zh) 半导体工艺方法
JPS5840338B2 (ja) 半導体装置の製造法
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
JP2932462B1 (ja) 半導体製造の表面パターニング方法
JPH0434815B2 (ja)
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100349697B1 (ko) 실릴레이션에 의한 패턴묘사를 이용한 반도체소자의 커패시터형성방법
KR100524618B1 (ko) 포토레지스트 두께 증가 방법
KR950011171B1 (ko) 다층레벨 레지스트의 에칭방법