JP2932462B1 - 半導体製造の表面パターニング方法 - Google Patents

Abstract

【要約】 【課題】 サブミクロン半導体製造の表面パターニング
方法の提供。 【解決手段】 フォトレジスト層２００を基板１００の
上に塗布し、該フォトレジスト層２００を露光させ、シ
リコンを含有するフォトレジスト層２４０を、該フォト
レジスト層２００の露光領域の上に形成し、該シリコン
を含有するフォトレジスト層２４０をエッチングして該
フォトレジスト層２００の上に、絶対寸法が該フォトレ
ジスト層２００の露光領域の該シリコンを含有するフォ
トレジスト層２４０の絶対寸法より小さいパターンを形
成し、該シリコンを含有するフォトレジスト層２４０の
下に位置しない該フォトレジスト層２００を除去し、以
上を包括してなる、半導体製造の表面パターニング方法
としている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一種のサブミクロン
半導体製造の表面パターニング方法に関する。

【０００２】

【従来の技術】超ＬＳＩの製造過程では、半導体薄膜の
線幅は１ミクロンより小さく、且つますます微細化が進
んでおり、半導体素子の高集積化が進んでいる。集積回
路の高集積化のために表面パターニング技術は役立って
おり、サブミクロン半導体素子の製造に運用されて、サ
ブミクロンパターンを容易にウエハー上に転写すること
ができる。表面パターニング技術は一種の、比較的進歩
したリソグラフィー行程とされ、この方法は、線幅０．
１３〜０．１８ミクロンの半導体素子の製造に運用され
て、フォトマスクのパターンをフォトレジスト層上に転
写するのに用いられる。そのパターン転写は以下の行程
で行われる。まず、フォトレジストをウエハーの表面に
塗布し、その後、フォトレジストの上面部分を露光さ
せ、露光の後、シリル化反応（Ｓｉｌｙｌａｔｉｏｎ
ｒｅａｃｔｉｏｎ）技術により、露光したフォトレジス
トをシリコンを含む領域となし、一部のシリコンを含む
フォトレジスト層を除去し、パターンをフォトレジスト
上に形成する。これにより集積回路のパターンが画定さ
れ、且つパターンの寸法も同時に決定される。この方法
ではフォトレジスト層の表面に一つのパターンを画定す
るため、表面パターニング技術と称される。

【０００３】表面パターニング技術を利用して集積回路
のフォトレジストを露光させると、露光したフォトレジ
ストのパターンは集積回路の地形の影響を受けない。こ
のようなパターン不変の原因は、パターンがフォトレジ
スト層の表面部分に形成され、このため、パターンの線
幅が有効に制御されるためである。また、この表面パタ
ーニングのもう一つの優れた点として、リソグラフィー
工程の焦点深さ（ｄｅｐｔｈ ｏｆ ｆｏｃｕｓ）を増
加できることが挙げられる。

【０００４】シリル化反応を利用してフォトレジスト層
上にシリコンを含有するフォトレジスト層を形成するス
テップにおいて、このシリコンを含有するフォトレジス
ト層が集積回路のプラズママスクとされる。伝統的なフ
ォトレジスト現像方式では、溶剤でフォトレジストの未
露光部分（或いは露光部分）が剥離されていた。これに
対して、表面パターニング技術で使用される露光方法
は、酸素プラズマで未露光のフォトレジストを灰化し
て、プラズママスクを形成し、即ちシリコンを含有する
フォトレジスト層をフォトレジスト層の表面に形成して
いる。

【０００５】表面パターニング技術は近年来広く研究さ
れているが、ただし、この技術には応用上の困難さもあ
った。例えば、シリル化技術では新たなフォトレジスト
材料が重要であり、このフォトレジスト材料はシリル化
工程においてシリル化されて二酸化シリコンを形成する
材料とされる。また、リソグラフィー機械は極めて良好
な解析能力を有するものでなければならない。ただし、
フォトレジストのシリル化反応は、シリル化不純物の拡
散反応であり、もし新たなフォトレジスト材料がなかっ
たり、リソグラフィー機械の解析能力が低いと、フォト
レジストのシリル化反応の制御が難しく、フォトレジス
ト上のパターンの線幅も制御しにくくなった。このため
一般のフォトレジスト材料とリソグラフィー機械（一般
のリソグラフィー機械の解析能力は約０．２ミクロン）
を使用した場合、表面パターニング技術を絶対寸法が
０．１８ミクロンの素子の製造に運用するのは非常に難
しい。このため新たなフォトレジスト表面パターニング
技術が必要とされていた。

【０００６】伝統的なフォトレジストシリル化方法につ
いて以下に説明する。図１のＡに示されるように、基板
１０が提供され、該基板１０は集積回路、半導体素子、
薄膜或いは半導体基板とされる。フォトレジスト２０が
該基板１０の上を被覆し、該フォトレジスト２０の厚さ
は１．８から２．０ミクロンの間とされ、シリル化反応
の後、パターンがフォトレジスト２０の表面に形成され
る。フォトレジスト２０の厚さは一般の工程で使用され
るものに比べて比較的厚いため、フォトレジスト２０の
パターンは基板１０の地形に影響されない。且つフォト
マスク３０がフォトレジスト２０の上を被覆し、フォト
レジスト２０はフォトマスク３０を介して露光され、露
光フォトレジスト２４がフォトレジスト２０上に形成さ
れる。

【０００７】図１のＢに示されるように、シリル化反応
を使用して、露光フォトレジスト２４の表面の上に、シ
リコンを含有するフォトレジスト層２８が形成され、こ
のシリコンを含有するフォトレジスト層２８がフォトレ
ジスト２０のプラズママスクとされ、フォトマスク３０
の図案がフォトレジスト２４の上に転写される。

【０００８】図１のＣに示されるように、フォトレジス
ト２０の未露光領域が蝕刻され、この蝕刻には酸素プラ
ズマが使用され、シリコンを含有するフォトレジスト層
２８の下の非露光領域が保留され、基板１０に必要なパ
ターンが形成され、こうして表面パターニング工程が完
成する。

【０００９】図１のＡからＣに示される表面パターニン
グ技術は、一般的な方法であり、このような周知の方法
はフォトレジスト材料をシリル化することでフォトマス
クパターンをフォトレジスト表面に転写するものであ
る。

【００１０】次に、一種のフォトレジスト材料の上にパ
ターンを形成する表面パターニング技術について説明す
る。図２のＡを参照されたい。Ａ中には基板１００、フ
ォトレジスト層２００及びシリコンを含有するフォトレ
ジスト層２４０が表示されている。フォトレジスト層２
００は基板の表面に位置し、シリコンを含有するフォト
レジスト層２４０はフォトレジスト層２００の表面に位
置し、シリコンを含有するフォトレジスト層２４０の形
成にはシリル化工程が利用される。図２のＢに示される
ように、二酸化シリコンのエッチング条件を利用し、シ
リコンを含有するフォトレジスト層２４０に対してエッ
チングを進行し、一部のフォトレジスト層２００の表面
をシリコンを含有するフォトレジスト層２４０により被
覆させる。フォトレジスト層２００のその他の表面はそ
の他の材料により被覆せず、これにより、パターンがフ
ォトレジスト層２００の表面に形成される。このステッ
プはブレークスルーエッチング（Ｂｒｅａｋｔｈｒｏｕ
ｇｈ ｅｔｃｈｉｎｇ）と称され、シリコンを含有する
フォトレジスト層２４０はプラズママスクとされ酸素ガ
スにより蝕刻されない。

【００１１】図２のＡ、Ｂに続くステップとして、図３
のＡを参照されたい。フォトレジスト層２００の未被覆
部分は上述のエッチング方法により除去される。このよ
うなエッチング方法は一種のドライエッチング方法とさ
れ、エッチングには酸素プラズマが使用され、このステ
ップがフォトレジスト層２００のメインエッチング工程
とされ、大量の未被覆のフォトレジスト層２００が除去
されるが、少量の未被覆のフォトレジスト層２００が基
板１００の表面に残留するため、別の蝕刻ステップによ
り基板１００表面に残留する未被覆のフォトレジスト層
２００を除去する必要がある。図３のＢに示されるよう
に未被覆のフォトレジスト層２００の残留部分は、蝕刻
工程により完全に除去され、この蝕刻工程はフォトレジ
スト層２００のオーバーエッチング工程（ｏｖｅｒ ｅ
ｔｃｈｉｎｇ）とされ、エッチングング方法はドライエ
ッチングとされ、酸素プラズマを使用して行われる。オ
ーバーエッチング工程の後、プラズママスクのパターン
が決定され、パターンの絶対寸法はパターン転写工程と
同時に確定される。

【００１２】

【発明が解決しようとする課題】一般のリソグラフィー
機械を使用すると、パターンの絶対寸法は０．２ミクロ
ンより小さくすることはできず、ゆえに絶対寸法はこの
寸法に制限され、このような制限は機械の解析能力に制
限される。一般のリソグラフィー機械の解析能力はほぼ
０．２ミクロンであり、機械の光源波長は約２４８ｎｍ
である。このため、一般のリソグラフィー機械でサブミ
クロン素子の製造を進行するのは不可能であり、ゆえ
に、一般のリソグラフィー機械でサブミクロン素子を製
造できる方法が求められていた。本考案はこの要求に応
えるべくなされたものである。

【００１３】

【課題を解決するための手段】請求項１の発明は、フォ
トレジスト層(200) を基板(100) の上に塗布し、該フォ
トレジスト層(200) を露光させることでシリコンを含有
するフォトレジスト層(240) を、該フォトレジスト層(2
00) の露光領域上に形成し、該シリコンを含有するフォ
トレジスト層(240) をエッチングして該シリコンを含有
するフォトレジスト層(240) の絶対寸法を小さくし、該
シリコンを含有するフォトレジスト層(240) の下に位置
しない該フォトレジスト層(200) を除去し、以上を包括
してなる、半導体製造の表面パターニング方法としてい
る。

【００１４】請求項２の発明は、前記基板(100) を半導
体素子とする、請求項１に記載の半導体製造の表面パタ
ーニング方法としている。

【００１５】 請求項３の発明は、前記基板(100) を薄膜
とする、請求項１に記載の半導体製造の表面パターニン
グ方法としている。

【００１６】請求項４の発明は、前記基板(100) を半導
体基板とする、請求項１に記載の半導体製造の表面パタ
ーニング方法としている。

【００１７】請求項５の発明は、前記フォトレジスト層
(200) の材料を感光性ポリマーとする、請求項１に記載
の半導体製造の表面パターニング方法としている。

【００１８】請求項６の発明は、前記シリコンを含有す
るフォトレジスト層(240) の形成は露光フォトレジスト
層に対してシリル化反応を進行することとする、請求項
１に記載の半導体製造の表面パターニング方法としてい
る。

【００１９】請求項７の発明は、前記シリコンを含有す
るフォトレジスト層(240) をエッチングする方法及び条
件は二酸化シリコンのエッチング方法と条件となす、請
求項１に記載の半導体製造の表面パターニング方法とし
ている。

【００２０】請求項８の発明は、前記フォトレジスト層
(200) のエッチングには酸素プラズマを使用する、請求
項１に記載の半導体製造の表面パターニング方法として
いる。

【００２１】請求項９の発明は、フォトレジスト層(20
0) を基板(100) の上に塗布し、該フォトレジスト層(20
0) を露光させることで、フォトレジスト層(200) の上
にシリコンを含有するフォトレジスト層(240) を形成
し、該シリコンを含有するフォトレジスト層(240) をエ
ッチングし、該シリコンを含有するフォトレジスト層24
0 のエッチング終点を制御し、エッチング工程の後のシ
リコンを含有するフォトレジスト層の絶対寸法を小さく
する、以上を包括してなる基板のパターンの絶対寸法を
制御する方法としている。

【００２２】 請求項１０の発明は、前記基板(100) を半
導体素子とする、請求項９に記載の基板のパターンの絶
対寸法を制御する方法としている。

【００２３】請求項１１の発明は、前記基板(100) を薄
膜とする、請求項９に記載の基板のパターンの絶対寸法
を制御する方法としている。

【００２４】請求項１２の発明は、前記基板(100) を半
導体基板とする、請求項９に記載の基板のパターンの絶
対寸法を制御する方法としている。

【００２５】請求項１３の発明は、前記フォトレジスト
層(200) の材料を感光性ポリマーとする、請求項９に記
載の基板のパターンの絶対寸法を制御する方法としてい
る。

【００２６】請求項１４の発明は、前記シリコンを含有
するフォトレジスト層(240) の形成は露光したフォトレ
ジスト層に対してシリル化反応を進行することとする、
請求項９に記載の基板のパターンの絶対寸法を制御する
方法としている。

【００２７】請求項１５の発明は、前記シリコンを含有
するフォトレジスト層(240) をエッチングする方法及び
条件は二酸化シリコンのエッチング方法と条件となす、
請求項９に記載の基板のパターンの絶対寸法を制御する
方法としている。

【００２８】請求項１６の発明は、前記フォトレジスト
層(200) のエッチングには酸素プラズマを使用する、請
求項９に記載の基板のパターンの絶対寸法を制御する方
法としている。

【００２９】

【発明の実施の形態】本発明のサブミクロン半導体製造
の表面パターニング方法は以下を包括し、即ち、基板を
提供し、該基板の表面にフォトレジストを塗布し、その
後、フォトマスクを用いてフォトレジスト層に対して、
一般の、機械の光源波長が２４８ｎｍより大きくないリ
ソグラフィー機械を使用して露光を進行し、フォトレジ
ストを 露光させることでシリル化反応を進行させ、シリ
コンを含有するフォトレジスト層をフォトレジスト層の
表面に形成し、その後、シリコンを含有するフォトレジ
スト層をエッチングしてプラズママスクを形成し、該プ
ラズママスクをシリコンを含有するフォトレジスト層で
組成してフォトレジスト層の未露光部分を被覆しないも
のとし、次に、エッチング工程を二つのステップ、即
ち、ブレークスルーエッチングとオーバーブレークスル
ーエッチングを以て進行し、ブレークスルーエッチング
工程の後、オーバーブレークスルーエッチングを同じ機
械中で継続して進行し、オーバーブレークスルーエッチ
ングで、シリコンを含有するフォトレジスト層の絶対寸
法を約０．１８ミクロンの寸法まで短縮し、この二つの
エッチングステップを二酸化シリコンのエッチング条件
で進行し、最後に、基板に残った未露光のフォトレジス
ト材料を、酸素プラズマドライエッチングにより除去
し、基板上にサブミクロンのフォトレジストパターンを
形成し、以上を包括する方法としている。

【００３０】

【実施例】以下に本発明の望ましい実施例について説明
するが、該実施例は本発明の請求範囲を限定するもので
はない。本発明の技術は表面パターニング技術に属し、
フォトマスクのパターンをフォトレジスト層に転写する
のに応用され、該パターンは金属線のパターン、接触孔
のパターン或いはトランジスタのアクティブ領域パター
ンとされ、本発明はそれらのパターン形成のためのリソ
グラフィー工程に応用されうる。

【００３１】図４のＡに示されるように、本発明ではま
ず基板１００を提供する。該基板１００は集積回路、半
導体素子、薄膜或いは半導体基板とされる。さらにフォ
トレジスト層２００で基板１００上を被覆する。該フォ
トレジスト層２００の厚さは２０００から１００００オ
ングストロームの間とされ、フォトレジスト層２００の
厚さは一般のリソグラフィー工程で使用されるフォトレ
ジストの厚さより厚く、フォトレジスト層２００の組成
材料は感光性ポリマーとされる。本実施例では、使用す
るフォトレジスト材料はネガ型とされる。フォトレジス
ト層２００はフ ォトマスクを介して露光させ、露光機械
の光源波長は約２４８ｎｍ以下とする。上述の光源を使
用したリソグラフィー機械の解析能力は約０．２ミクロ
ンであり、これによりフォトレジスト層２００の露光領
域の絶対寸法は約０．２ミクロンとなる。

【００３２】フォトレジスト層２００を露光させること
でその露光部分をシリル化反応によりシリコンを含有す
るフォトレジスト層に変換する。即ち、フォトレジスト
層２００の上面にシリコンを含有するフォトレジスト層
を形成する。

【００３３】シリコンを含有するフォトレジスト層２４
０の地形は平坦ではなく、シリコンを含有するフォトレ
ジスト層２４０が山谷形を呈し、フォトレジスト層２０
０の未露光領域はこの山谷形の部分の底部である。

【００３４】次に、図４のＢに示されるように、ドライ
エッチング方法を用いて、シリコンを含有するフォトレ
ジスト層２４０に対するエッチングを進行して未露光の
フォトレジスト表面のシリコンを含有するフォトレジス
ト層２４０を除去し、一つのパターンをフォトレジスト
層２００の上に形成する。該パターンの絶対寸法は約
０．２ミクロンであり、パターン形成のためのエッチン
グ方法はプラズマエッチングとする。例えば、ＲＩＥは
実行可能な方法であり、このエッチングの条件は二酸化
シリコンのエッチング条件となす。このエッチングステ
ップはブレークスルーエッチングと称される。

【００３５】図４のＣに示されるように、シリコンを含
有するフォトレジスト層２４０を連続してエッチングす
る。このエッチングステップはオーバーブレークスルー
エッチングと称される。上述のブレークスルーエッチン
グとこのオーバーブレークスルーエッチングの二つのエ
ッチングは同一のエッチング反応室で進行し、第２のエ
ッチング工程は第１のエッチング工程の反応時間より長
くし、エッチング工程の条件な改変せず、一部のシリコ
ンを含有するフォトレジスト層２４０を第２のエッチン
グ工程で除去して、シリコンを含有するフォトレジスト
層のパターンの 絶対寸法を縮小する。このパターンの絶
対寸法は第２のエッチング工程の後に約０．１８ミクロ
ンとなる。こうしてパターンの絶対寸法を一般のリソグ
ラフィー機械の中で短縮し、且つリソグラフィー機械の
光源を改変せず、エッチング工程条件も改変せず、本発
明によりエッチング工程の時間を長くするだけで、パタ
ーンの絶対寸法を適当に縮小可能である。

【００３６】図５のＡは図４のＣに続く本発明の工程表
示図である。フォトレジスト層２００に対してエッチン
グ反応を進行し、シリコンを含有するフォトレジスト層
２４０により被覆されていないフォトレジスト層２００
を除去する。このエッチングステップは異方性エッチン
グ工程とし、酸素プラズマを用いて、フォトレジスト材
料を有効に蝕刻する。

【００３７】図５のＢは図５のＡに続く本発明の工程表
示図である。ドライエッチング、例えば酸素プラズマエ
ッチングにより完全に基板１００表面にあるフォトレジ
スト層３００を除去する。このステップをフォトレジス
ト層３００のオーバーエッチング工程と称し、基板１０
０表面に残留するフォトレジスト材料を除去し、シリコ
ンを含有するフォトレジスト層２４０とシリコンを含有
するフォトレジスト層２４０の下のフォトレジスト層２
００を基板１００のプラズママスクとなす。こうして一
つのパターンを基板１００の表面に形成する。基板１０
０のパターンはプラズママスクにより確定され、パター
ンの絶対寸法は約０．１８ミクロンとなる。

【００３８】一つのフォトレジスト層２００曲線の断面
を図６中に示す。曲線Ａ１はシリル化反応の後に形成さ
れるもの、曲線Ａ２は第１のエッチング工程（ブレーク
スルーエッチング工程）の後に形成されるもの、曲線Ａ
３は第２のエッチング工程（オーバーブレークスルーエ
ッチング工程）の後に形成されるもの、曲線Ｂはフォト
レジスト層２００の未露光領域の曲線を示す。図６に
は、パターンの絶対寸法が表示され、第１のエッチング
工程の後、パターンの絶対寸法はＤ１、第２のエッチン
グ工程の後、パターンの絶対寸法はＤ２で表示される。
明らかに、Ｄ１は Ｄ２より大きく、なぜなら一部のシリ
コンを含有するフォトレジスト層がオーバーブレークス
ルーエッチングで除去されるために、ブレークスルーエ
ッチング時間を増加することで確実にパターンの絶対寸
法を縮小できるためである。

【００３９】

【発明の効果】本発明により一般のリソグラフィー機械
を使用したサブミクロン半導体製造の表面パターニング
方法が提供された。

【図面の簡単な説明】

【図１】従来の表面パターニング方法表示図であり、そ
の中、Ａは基板の上に露光フォトレジストが形成された
状態を、Ｂは基板の上にシリコンを含有するフォトレジ
スト層が形成された状態を、Ｃは基板の上に未露光フォ
トレジストがエッチングされた状態をそれぞれ示してい
る。

【図２】フォトレジスト材料の上にパターンを形成する
従来の表面パターニング技術説明断面図であり、その
中、Ａは基板上にフォトレジストが形成されフォトレジ
スト上にシリコンを含有するフォトレジスト層が形成さ
れた状態を示し、Ｂはシリコンを含有するフォトレジス
ト層に対するブレークスルーエッチングを示している。

【図３】フォトレジスト材料の上にパターンを形成する
従来の表面パターニング技術説明断面であり、図２の後
の工程を示し、その中、Ａは基板の上のフォトレジスト
層に対するメインエッチング工程を示し、Ｂは基板の上
のフォトレジスト層に対するオーバーエッチング工程を
示す。

【図４】本発明の方法説明断面図であり、その中、Ａは
基板上にフォトレジスト層が形成されフォトレジスト層
上にシリコンを含有するフォトレジスト層が形成された
状態を示し、Ｂはシリコンを含有するフォトレジスト層
に対するブレークスルーエッチング工程を示し、Ｃはシ
リコンを含有するフォトレジスト層に対するオーバーブ
レークスルーエッチング工程を示す。

【図５】本発明の図４に続く方法説明断面図であり、そ
の中、Ａは基板上のフォトレジスト層に対するメインエ
ッチング工程を示し、Ｂは基板上のフォトレジスト層に
対するオーバーエッチング工程を示している。

【図６】本発明によるフォトレジスト層のエッチング曲
線表示図であり、このエッチング曲線はフォトレジスト
の曲線と、フォトレジストのメインエッチングの後の曲
線、及びフォトレジストのオーバーエッチング後の曲線
を包括している。

【符号の説明】

１００ 基板 ２００ フォトレジスト層 ２４０ シリコンを含有するフォトレジスト層 １０ 基板 ２０ フォトレジスト ３０ フォトマスク ２４ 露光フォトレジスト ２８ シリコンを含有するフォトレジスト層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/027 H01L 21/3065 G03F 7/075 521 G03F 7/26 511

Claims (16)

(57)【特許請求の範囲】
1. 【請求項１】 フォトレジスト層(200) を基板(100) の
   上に塗布し、 該フォトレジスト層(200) を露光させ、シリコンを含有
   するフォトレジスト層(240) を、該フォトレジスト層(2
   00) の露光領域上に形成し、 該シリコンを含有するフォトレジスト層(240) をエッチ
   ングして該シリコンを含有するフォトレジスト層(240)
   の絶対寸法を小さくし、該シリコンを含有するフォトレ
   ジスト層(240) の下に位置しない該フォトレジスト層(2
   00) を除去し、以上を包括してなる、半導体製造の表面
   パターニング方法。
2. 【請求項２】 前記基板(100) を半導体素子とする、請
   求項１に記載の半導体製造の表面パターニング方法。
3. 【請求項３】 前記基板(100) を薄膜とする、請求項１
   に記載の半導体製造の表面パターニング方法。
4. 【請求項４】 前記基板(100) を半導体基板とする、請
   求項１に記載の半導体製造の表面パターニング方法。
5. 【請求項５】 前記フォトレジスト層(200) の材料を感
   光性ポリマーとする、請求項１に記載の半導体製造の表
   面パターニング方法。
6. 【請求項６】 前記シリコンを含有するフォトレジスト
   層(240) の形成は露光フォトレジスト層に対してシリル
   化反応を進行することとする、請求項１に記載の半導体
   製造の表面パターニング方法。
7. 【請求項７】 前記シリコンを含有するフォトレジスト
   層(240) をエッチングする方法及び条件は二酸化シリコ
   ンのエッチング方法と条件となす、請求項１に記載の半
   導体製造の表面パターニング方法。
8. 【請求項８】 前記フォトレジスト層(200) のエッチン
   グには酸素プラズマを使用する、請求項１に記載の半導
   体製造の表面パターニング方法。
9. 【請求項９】 フォトレジスト層(200) を基板(100) の
   上に塗布し、 該フォトレジスト層(200) を露光させ、フォトレジスト
   層(200) の上にシリコンを含有するフォトレジスト層(2
   40) を形成し、 該シリコンを含有するフォトレジスト層(240) をエッチ
   ングし、該シリコンを含有するフォトレジスト層240 の
   エッチング終点を制御し、エッチング工程の後のシリコ
   ンを含有するフォトレジスト層の絶対寸法を小さくす
   る、 以上を包括してなる基板のパターンの絶対寸法を制御す
   る方法。
10. 【請求項１０】 前記基板(100) を半導体素子とする、
    請求項９に記載の基板のパターンの絶対寸法を制御する
    方法。
11. 【請求項１１】 前記基板(100) を薄膜とする、請求項
    ９に記載の基板のパターンの絶対寸法を制御する方法。
12. 【請求項１２】 前記基板(100) を半導体基板とする、
    請求項９に記載の基板のパターンの絶対寸法を制御する
    方法。
13. 【請求項１３】 前記フォトレジスト層(200) の材料を
    感光性ポリマーとする、請求項９に記載の基板のパター
    ンの絶対寸法を制御する方法。
14. 【請求項１４】 前記シリコンを含有するフォトレジス
    ト層(240) の形成は露光フォトレジスト層に対してシリ
    ル化反応を進行することとする、請求項９に記載の基板
    のパターンの絶対寸法を制御する方法。
15. 【請求項１５】 前記シリコンを含有するフォトレジス
    ト層(240) をエッチングする方法及び条件は二酸化シリ
    コンのエッチング方法と条件となす、請求項９に記載の
    基板のパターンの絶対寸法を制御する方法。
16. 【請求項１６】 前記フォトレジスト層(200) のエッチ
    ングには酸素プラズマを使用する、請求項９に記載の基
    板のパターンの絶対寸法を制御する方法。