JPS588579B2 - ハンドウタイソウチノセイゾウホウホウ - Google Patents

ハンドウタイソウチノセイゾウホウホウ

Info

Publication number
JPS588579B2
JPS588579B2 JP50101336A JP10133675A JPS588579B2 JP S588579 B2 JPS588579 B2 JP S588579B2 JP 50101336 A JP50101336 A JP 50101336A JP 10133675 A JP10133675 A JP 10133675A JP S588579 B2 JPS588579 B2 JP S588579B2
Authority
JP
Japan
Prior art keywords
film
photoresist
pattern
photosensitive resin
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50101336A
Other languages
English (en)
Other versions
JPS5224478A (en
Inventor
黒田啓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP50101336A priority Critical patent/JPS588579B2/ja
Priority to US05/715,643 priority patent/US4076860A/en
Publication of JPS5224478A publication Critical patent/JPS5224478A/ja
Publication of JPS588579B2 publication Critical patent/JPS588579B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、集積回路が高集
積度化し、微細パターン形成が必要になった場合の製造
歩留りの向上を目的とするものである。
集積回路製作の電極配線の方法としては、従来（Ａ）ネ
ガタイプ感光性樹脂（例、商品名ＫＴＦＲ：以降ネガレ
ジストという）を用いたケミカルエッチング法。
（Ｂ）ポジタイプ感光性樹脂（例、商品名ＡＺ１３５０
Ｊ：以降ポジレジストという）を用いたケミカルエッチ
ング法。
（Ｃ）感光性樹脂（以降ホトレジストという）を用いた
リフトオフ法の３方法が多く用いられており、それぞれ
について説明してゆく。
第一の方法であるネガレジスト法を第１図に示し説明し
てゆくと、シリコン半導体基板１（以降Ｓｉ基板という
）上にたとえば傾斜２を有するシリコン酸化膜３（以降
ＳｉＯ２膜という）があり、上記ＳｉＯ２膜３上にＡ６
膜４を蒸着し、上記Ａｌ膜４上にネガレジスト５を塗布
して、ホトマスク６を密着させ紫外光線７により、上記
ネガレジスト５の一部を露光させる（ａ）。
ところが上記ホトマスク６を上記傾斜２に沿って密着露
光させる場合は、斜めに入射した紫外光線８は上記Ａ６
膜４の傾斜部９において、斜めに反射され露光されては
ならない上記ネガレジスト５の一部を露光してしまい、
ネガレジストパターン１０，１１が薄いネガレジスト１
２により短縮される（ｂ）。
この状態で上記ネガレジストパターン１０，１１をエッ
チングマスクとして、露出されたＡｌ膜４を例えばリン
酸系エッチング液でエッチングオフすると、Ａｌ膜パタ
ーン１３が短絡されたままで形成される（Ｃ）。
高集積度化になり微細パターーン化してくると表面段差
に沿ってＡ６電極がしばしば配線されることがある。
このような際第１図の方法では歩留りの向上はほとんど
のぞめない状態である。
次に第２の方法であるポジレジスト法について第２図を
みながら説明する。
第２図ａにおいて第１図と同一のものには同一番号を付
している。
１４はポジレジスト、１５はホトマスク、１６は紫外光
線であるが、ポジレジスト１４の特長として、紫外光線
に露光されると分解し、溶剤に溶けると、いう性質があ
るため、表面段差に沿って電極が配線されても、（ｂ）
ポジレジストパターン２０，２１の短絡は生じない、し
かしポジレジストは耐酸性が低いため、上記ポジレジス
トパターン２０，２１をエッチングマスクとして、上記
Ａｇ膜３をエッチングオフすると、（Ｃ）に示すごとく
Ａｌ膜パターン２２，２３の巾２４は非常に狭くなり微
細パターン形成においては完全にエッチングオフされて
しまう可能性が大である。
つまり例えば電極線巾を４ミクロン設計した場合、ポジ
レジストパターン２０，２１の巾は２〜２．５ミクロン
となり、次にＡｌ膜３（膜厚１．０ミクロン）をエッチ
ングオフすると、サイドエッチング量が大きいため１ミ
クロン以下かあるいは完全になくなってしまって巾２４
がきわめて狭くなる。
次に次３の方法であるホトレジストを用いたリフトオフ
法について第３図をみながら説明する。
Ｓｉ基体１上にＳｉＯ２膜２があり、その上にホトレジ
スト３０（ネガ、ポジタイプどちらでもよい））を塗布
し、ホトマスク３１を密着させ紫外光線１６によって上
記ホトレジスト３０の一部を露光する（ａ）。
次に溶剤にて上記ホトレジスト３０の一部を除去してホ
トレジストパターン３０ａを形成し、このホトレジスト
パターン３０ａと一部露出された上記ＳｉＯ２膜２上に
、ホトレジストパターン３０ａの膜厚３２より十分に薄
いＡｄ膜３３を蒸着する（ｃ）（例えば、ホトレジスト
膜厚２．０ミクロンに対して、Ａｌ膜厚０．５ミクロン
）。
ついで、ホトレジストはくり液（例えば商品名：Ｊ１０
０）でホトレジストパターン３０ａを除去してＡｌ膜パ
ターン３３ａを形成する（ｄ）。
この場合ホトレジスト膜３０と上記Ａｌ膜３３の膜厚が
同等になるか、あるいは反対に上記Ａｌ膜３３が厚くな
るとリフトオフ法は非常に困難となる。
つまりリフトオフ法というのは、段差部分のＡｌ膜厚が
非常に薄いことを利用した方法であるからである。
このようにいずれの方法も集積回路が高集積度化して微
細パターン形成が必要となると、設計の余裕度がなくな
り、表面段差に沿ってかつ段差に交叉して電極配線がな
されると電極間短絡、段差での電極断線等を引きおこし
て歩留りの向上はのぞめない。
本発明は、高密度、高集積度化した集積回路を表面段差
を有する基体上に歩留りよく製造するための方法を提供
するものである。
まず本発明の基本となる微細配線の作成の方法を第４図
とともに説明する。
第４図に従って順を追って説明すると、Ｓｉ基体５１上
にＳｉＯ２膜５２があり、ＳｉＯ２膜５２上に第１のホ
トレジスト５３（例えばポジレジストＡＺ１３５０Ｊ膜
厚２ミクロン）を塗布し、ホトマスク５４を密着させ紫
外光線５５にてホトレジスト５３の一部を露光、分解さ
せて（ａ）、溶剤にて除去し、第１のホトレジストパタ
ーン５６を得る（ｂ）。
ちなみにポジレジストの特性として、数ミクロン巾のホ
トレジストパターンを形成することは極めて簡単であっ
て第１図のような配線間短絡は起らない。
次に第１のホトレジストパターン５６と露出されたＳｉ
Ｏ２膜５２上にＡｌ膜５７（膜厚１〜２ミクロン）を蒸
着し、Ａｌ膜５７上に第２のホトレジスト５８（例えば
ポジレジストＡＺ１３５０Ｊ）を塗布する（ｄ）。
この時第２のホトレジスト５８は表面段差に関係なくホ
トレジスト塗布表面が平滑であるポジレジストを用いる
方が次工程のガスプラズマエッチングにおいて有利であ
る。
ただしネガルジストにおいても有効であることに変わり
ない）。
また、この時上記第１のホトレジストパターン５６の段
部に付着する上記Ａ６膜５７の膜厚ａはそれ以外に付着
する膜厚枦に比べて数〜士数分の１と非常に薄くなる。
ついで上記第２のホトレジスト５８表面を酸素プラズマ
（例えば５０Ｗ，０．１μ−ｍ／分）で第１のホトレジ
スト５６上の士記Ａｌ膜５７表面が露出するまでエッチ
ングして第２のホトレジストパターン５９を得る（ｌ）
。
つまり表面段差の上部のホトレジスト膜厚が下部のホト
レジスト膜厚に比べて非常に薄いことを利用している。
次に第２のホトレジストパターン５９をエッチングマス
クとして、上記Ａｌ膜５７の一部を例えばリン酸系のエ
ッチング液で、第１のホトレジストパターン５６の表面
が露出するまでエッチングし、Ａｌ膜パターン６０，６
１を得る（ｆ）。
このとき、前にも述べたように第１のホトレジストパタ
ーン５６の段部に付着しているＡｌ膜厚ａは非常に薄い
ため、オーバーエッチングを非常に長くしてもエッチン
グ液が浸透しにくく第２のホトレジストパターン５９の
下のＡｌ膜は大きくサイドエッチングされることがない
。
ついで上記第１のホトレジストパターン５６と上記第２
のホトレジストパターン５９を、ホトレジストはくり液
（例えば商品名：Ｊ１００）にて溶解、除去し配線用の
Ａｌ膜パターン６０，６１をＳｉＯ２膜５２上に形成し
て完成となる。
次に第４図の方法を用いた本発明の一実施例として表面
段差の大なる（約１ミクロン）設計寸法が３ミクロンの
シリコンゲートＭＯＳ−ＩＣの製作例を第５図に示す。
まずＳｉ基板５１上にＳｉＯ２膜７２があり、上記Ｓｉ
Ｏ２膜７２の一部が除去されて金属電極引出し用のコン
タクト開孔が形成され、さらにソースあるいはドレイン
不純物層７３が形成されている。
又上記ＳｉＯ２膜７２内に多結晶シリコン膜の第１の配
線パターン７４があり、上記ＳｉＯ２膜７２の段差７５
及び上記第１の配線パターン７４の段差７６は０．５〜
１．０ミクロンある状態においてコンタクト開孔からＳ
ｉＯ２膜７２上にわたる開孔部を有する第１のホトレジ
ストパターン７７（例えば商品名：ポジレジストＡＺ１
３５０Ｊ、膜厚２．０ミクロン）を形成する（ａ）。
ついでＳｉＯ２膜７２、第１の配線パターン７４の上記
段差７５，７６より大なる膜厚のＡｌ膜７８を蒸着し、
ホトレジスト７９を塗布したあと（ｂ）、その表面を酸
素プラズマエッチング法にてＡｌ膜７８が露出するまで
エッチングし、第２のホトレジストパターンの７９ａ（
例えば商品名：ポジレジストＡＺ１３５０Ｊ、膜厚２．
０ミクロン）を得る。
次に第２のホトレジストパターン７９ａをエッチングマ
スクとして第１のホトレジストパターン７７上の上記Ａ
ｌ膜７８を例えばリン酸系のエッチング液にてエッチン
グオフして（ｃ）、最後に第１、第２のホトレジストパ
ターン７７，７９をホトレジストはくり液（例えば商品
名：Ｊ１００）を用いて除去し、第２の配線８０，８１
，８２のパターンを形成して完成となる（ｄ）。
なお、配線８０は所定部（図示せず）によりたとえばゲ
ート配線パターン７４とコンタクトされていて、ゲート
配線を構成し、８１はソース配線８２は他の配線を示す
ものである。
以上の方法によれば、まず第１のポジレジストにより配
線の逆パターンを確実に形成し、Ａｌ膜の蒸着後さらに
第２のレジストをエッチングしてマスクを使用すること
なく自己整合的に第２のレジストパターンを形成し、さ
らにこのレジストパターンによってＡ６膜をエッチング
し、最後に第１、第２のレジストを除去するため、比較
的厚いＡｌ膜の配線パターンを歩留りよく確実に形成す
ることができる。
すなわち、本発明によれば、 （１）微細パターン設計の集積回路設計において、容易
に微細パターンが形成でき、歩留りを向上させ得る。
（２）表面段差を有する集積回路の製作において、電極
が段差に沿って配線されても電極間短絡を起さないので
、設計に余格度を持たせることができる。
（３）表面段差に交叉して電極が配線される場合、電極
配線膜厚を表面段差より十分大きくしても、配線パター
ンを断線することなく、高歩留りで形成することができ
る。
以上のように、本発明は表面段差を有する微細パターン
設計の集積回路製作において、高歩留りを実現すること
が可能となるすぐれた工業的価値を有するものである。
【図面の簡単な説明】
第１図ａ〜ｃは従来のネガレジストを用いた電極形成法
の工程図。 第２図ａ〜ｃは従来のポジレジストを用いた電極形成法
の構成図。 第３図ａ〜ｄは従来のホトレジストを用いたリフトオフ
電極形成法の工程図。 第４図ａ〜ｇは本発明の実施例にかかる集積回路におけ
る配線パターンの形成工程図。 第５図ａ〜ｄは本発明の他の実施例にかかるＳｉゲート
ＭＯＳ−ＩＣを製作した工程図である。 ５１・・・・・・Ｓｉ基体、５２，７２・・・・・・Ｓ
ｉＯ２膜、５６，７７・・・・・・第１のホトレジスト
パターン、５７， ５８・・・・・・Ａｌ膜、５９，７
９ａ・・・・・・第２のフォトレジストパターン、６０
，６１，８０，８１，８２・・・・・・Ａｌ配線パター
ン。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基体上の絶縁膜に金属電極引用し用のコンタ
    クト開孔を形成後、上記絶縁膜上に前記コンタクト開孔
    から上記絶縁膜上にわたって開孔部を有する第１の感光
    性樹脂を形成する工程と、上記半導体基体上、絶縁膜及
    び上記第１の感光性樹脂上に、金属を形成する工程と、
    上記金属上に第２の感光性樹脂を塗布し、上記第１の感
    光性樹脂上の上記第２の感光性樹脂の表面をガスプラズ
    マエッチング法により、上記第１の感光性樹脂上の上記
    金属表面が露出するまでエッチングする工程と、前記工
    程で露出された上記金属を、上記第２の感光性樹脂をエ
    ッチングマスクとして除去し、上記第１の感光性樹脂の
    表面を露出させる工程と、上記第１、第２の感光性樹脂
    を除去して金属配線を形成する工程とよりなることを特
    徴とする半導体装置の製造方法。
JP50101336A 1975-08-20 1975-08-20 ハンドウタイソウチノセイゾウホウホウ Expired JPS588579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50101336A JPS588579B2 (ja) 1975-08-20 1975-08-20 ハンドウタイソウチノセイゾウホウホウ
US05/715,643 US4076860A (en) 1975-08-20 1976-08-18 Method of forming electrode wirings in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50101336A JPS588579B2 (ja) 1975-08-20 1975-08-20 ハンドウタイソウチノセイゾウホウホウ

Publications (2)

Publication Number Publication Date
JPS5224478A JPS5224478A (en) 1977-02-23
JPS588579B2 true JPS588579B2 (ja) 1983-02-16

Family

ID=14297982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50101336A Expired JPS588579B2 (ja) 1975-08-20 1975-08-20 ハンドウタイソウチノセイゾウホウホウ

Country Status (2)

Country Link
US (1) US4076860A (ja)
JP (1) JPS588579B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480677A (en) * 1976-11-01 1984-11-06 Henson H Keith Method for processing and fabricating metals in space
JPS545659A (en) * 1977-06-15 1979-01-17 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS54146967A (en) * 1978-05-10 1979-11-16 Nec Corp Pattern forming method of thin film
US4213807A (en) * 1979-04-20 1980-07-22 Rca Corporation Method of fabricating semiconductor devices
US4277884A (en) * 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
US4391849A (en) * 1982-04-12 1983-07-05 Memorex Corporation Metal oxide patterns with planar surface
US4517616A (en) * 1982-04-12 1985-05-14 Memorex Corporation Thin film magnetic recording transducer having embedded pole piece design
FR2542920B1 (fr) * 1983-03-18 1986-06-06 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
EP0139549B1 (fr) * 1983-08-12 1988-12-28 Commissariat A L'energie Atomique Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JPS6260662A (ja) * 1985-09-11 1987-03-17 Alps Electric Co Ltd サ−マルヘツドの製造方法
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring
US4696098A (en) * 1986-06-24 1987-09-29 Advanced Micro Devices, Inc. Metallization technique for integrated circuit structures
US4956313A (en) * 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4973544A (en) * 1989-03-07 1990-11-27 Hughes Aircraft Company Method for reversing tone or polarity of pattern on integrated circuit substrate utilizing reverse casting by planarization
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
US6146986A (en) * 1999-01-08 2000-11-14 Lam Research Corporation Lithographic method for creating damascene metallization layers
EP1100120B1 (en) * 1999-11-10 2009-01-07 The Boeing Company Method for fabricating thin film devices
US20060019181A1 (en) * 2004-07-23 2006-01-26 Chia-Te Lin [method of manufacturing color filter array and thin film]

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3115423A (en) * 1955-06-13 1963-12-24 Ass Elect Ind Manchester Ltd Manufacture of printed electrical circuits
US2989385A (en) * 1957-05-14 1961-06-20 Bell Telephone Labor Inc Process for ion bombarding and etching metal
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
US3794536A (en) * 1972-01-31 1974-02-26 Bell Telephone Labor Inc Dielectric circuit forming process
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step

Also Published As

Publication number Publication date
JPS5224478A (en) 1977-02-23
US4076860A (en) 1978-02-28

Similar Documents

Publication Publication Date Title
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US4184909A (en) Method of forming thin film interconnection systems
KR100388591B1 (ko) 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법
JPS633453B2 (ja)
JPH0774087A (ja) Ｍｌｒパターン形成方法
US6833232B2 (en) Micro-pattern forming method for semiconductor device
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
JPS5852341B2 (ja) 半導体装置の製造方法
JPS5840338B2 (ja) 半導体装置の製造法
JPH06224161A (ja) 半導体装置の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
JPH0327521A (ja) Ｍｏｓ型トランジスタの製造方法
JPH0670954B2 (ja) 半導体装置の製造方法
KR100202657B1 (ko) 트랜지스터의 제조방법
JPS5984444A (ja) パタ−ン形成方法
JP2570709B2 (ja) エツチング方法
JPH0837233A (ja) 半導体装置の製造方法
JPS594857B2 (ja) 半導体装置の電極、配線層形成方法
KR0172553B1 (ko) 반도체 소자 제조방법
JPH03239331A (ja) 半導体装置の製造方法
JPS6194326A (ja) 半導体素子の製造方法
JPH06291116A (ja) 半導体装置の製造方法
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
JPH0684847A (ja) 半導体装置の製造方法