JPH04348030A - 傾斜エッチング法 - Google Patents

傾斜エッチング法

Info

Publication number
JPH04348030A
JPH04348030A JP3213170A JP21317091A JPH04348030A JP H04348030 A JPH04348030 A JP H04348030A JP 3213170 A JP3213170 A JP 3213170A JP 21317091 A JP21317091 A JP 21317091A JP H04348030 A JPH04348030 A JP H04348030A
Authority
JP
Japan
Prior art keywords
film
pattern
etching
photoresist
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3213170A
Other languages
English (en)
Inventor
Jeong J Kim
ジェオン、ジャエ、キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900011649A external-priority patent/KR930008128B1/ko
Priority claimed from KR1019900011650A external-priority patent/KR950003230B1/ko
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of JPH04348030A publication Critical patent/JPH04348030A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、傾斜エッチング(Sl
ope  etching)法に関し、特に、半導体素
子の製造工程中パターン形成時、パターン端縁の傾斜角
度を緩慢に作って工程有効範囲(step  cove
rage)が向上できるようにしたものである。
【0002】
【従来の技術と発明が解決しようとする課題】通常、半
導体素子の製造工程中、所望のパターンを形成するため
には、フォト工程及びエッチング工程を実施しなければ
ならない。前記エッチング工程は大別して乾式エッチン
グ法と湿式エッチング法の2種類に区分され、場合によ
り適切に選択使用される。一般的に乾式エッチング(D
ry  Etching)法の一種であるRIE(Re
activeIon  Etching)方法は、化学
溶液を使用する湿式エッチングに比べて工程上の便利性
のため、その応用分野が拡大している。しかし、パター
ン形成時従来のRIE法を使用すれば、垂直エッチング
のみ可能であり、エッチングされた蒸着膜のパターンは
その端縁の角度が約90度の形態になる。
【0003】前記通常のRIE方法を利用した従来のパ
ターン形成工程を図1乃至図4を参照して説明する。図
1のように、基板(1)上にパターンを形成するため、
エッチングしようとする所定のパターン形成用膜(2)
を蒸着し、その上にフォトレジスト(3)を塗布したの
ち、所定のパターンが印刷されたフォトマスクを密着整
列(Contact  Align)した状態で紫外線
を照射して図2のようなフォトレジストパターン膜(3
a)を形成する。その後、図3のように、非等方性乾式
エッチング法であるRIE法を使用してエッチングしよ
うとするパターン形成用膜(2)をエッチングしたのち
、フォトレジストパターン膜(3a)を除去すると、図
4のように、角の角度が90度であるパターン膜(2a
)が形成される。
【0004】しかしながら、以上のような従来のRIE
法を利用したパターン形成は、図5の説明図のように、
プロセスインテグレーション(Process  In
tegtation)において、RIE法でエッチング
されたパターン膜(2a)の上方に形成される1次上方
蒸着膜(5)の約90度の角部分で、工程有効範囲(図
5の“K”部分)が薄くなる。これによって、RIE法
で形成したパターン膜(2a)と1次上方蒸着膜(5)
の上に形成する2次上方蒸着膜(6)とがショート欠陥
(Short  failure)を起すので、素子の
生産率を減少させる問題点があった。
【0005】また、従来の湿式エッチング法を利用した
パターン形成工程を図6乃至図9を参照して説明する。 図6のように、基板(7)上にエッチングしようとする
パターン形成用膜(8)を蒸着し、その上にフォトレジ
スト(9)を塗布したのち、所定のパターンが印刷され
たフォトマスク(10)を利用して紫外線で露光して前
記フォトレジスト(9)を現像する。これによって図7
のようなフォトレジストパターン膜(9a)が形成され
る。その後、図8のように湿式エッチング工程を実施す
る。この時、パターン形成用膜(8)は等方性エッチン
グになる。なぜならば、湿式エッチング法によれば、V
S [フォトレジスト(10)とパターン形成用膜(8
)の界面から表面に平行な方向への蝕刻速度]とVD 
[材料の表面の垂直方向への蝕刻速度]がほとんど同じ
ためである(VS =VD )。したがって、パターン
膜(8a)の側面(端縁側面)が約45度の角度で形成
される。ついでフォトレジストパターン膜(9a)を除
去すると、図9のように、基板(1)上に所望のパター
ン膜(8a)が形成される。
【0006】しかし、このような従来の湿式蝕刻法を利
用したパターン膜形成は、図10の説明図のように、湿
式エッチング法でエッチング形成されるパターン膜(8
a)の約45度の側面部分で、この上に形成する1次上
方蒸着膜(11)の工程有効範囲が不良になる。これは
前記パターン膜(8a)と1次上方蒸着膜(11)の上
に形成する2次上方蒸着膜(12)がショート欠陥(図
10の“L”部分)を起こす。特にパターン膜(8a)
と2次上方蒸着膜(12)とが金属であり、かつ1次上
方蒸着膜(11)が絶縁膜である場合、前記“L”部分
で2次上方蒸着膜(12)との絶縁破壊現象(brea
kdown)が発生するので、素子製造時収率を減少す
る原因になる。
【0007】従って、本発明の目的は上述の欠点を解消
し、等方性エッチングのみが可能な従来の湿式エッチン
グ工程に所定の溶液のディッピング(dipping)
工程を付加して、フォト及びエッチング工程を通じたパ
ターン膜の側面(端縁側面)が緩慢な傾斜側面になるよ
うにパターン形成用膜をエッチングすることができる傾
斜エッチング法を提供することにある。また本発明の他
の目的は乾式エッチング法である従来のRIE工程時に
使用されるエッチングガスに所定のガスを追加して、フ
ォト及びエッチング工程を通じたパターン膜の側面(端
縁側面)が緩慢な傾斜側面になるようにパターン形成用
膜をエッチングすることができる傾斜エッチング法を提
供することにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、所定のパターン膜を形成するた
めにパターン形成用膜を湿式エッチングする工程におい
て、基板上にパターン形成用膜を形成する工程;前記パ
ターン形成用膜エッチング溶液と蒸溜水とを所定の比率
で混合して作ったディッピング溶液にディッピングさせ
て表面を多孔性(porous)とした状態で作るため
の工程;前記ディッピング処理されたパターン形成用膜
上にフォトレジスト及び所定のパターンが印刷されたフ
ォトマスクを塗布したのち、前記フォトマスクを紫外線
で露光現像してフォトレジストパターン膜を形成する工
程;及び前記エッチング溶液を利用して前記パターン形
成用膜を湿式エッチングして所望のパターン膜を形成す
る工程;を順次含む傾斜エッチング法が提供される。
【0009】また本発明によれば、所定のパターン膜を
形成するためにパターン形成用膜をRIE法で乾式エッ
チングする工程において、基板上にパターン形成用膜を
形成する工程;前記パターン形成用膜上にフォトレジス
トを塗布し、所定のパターンが印刷されたフォトマスク
を、前記フォトレジスト表面上方に所定の間隔離間させ
た部位に位置させたのち、前記フォトマスクを紫外線で
露光し、フォトレジストを現像してフォトレジストパタ
ーン膜を形成する工程;及びエッチングガスとO2 ガ
スを所定の比率で混合して作ったガスを利用して前記パ
ターン形成用膜をRIE法でエッチングするための工程
を順次含む傾斜エッチング法が提供される。
【0010】
【実  施  例】本発明の第1実施例を図11乃至図
17を参照して説明する。図11のように、基板(13
)上にパターン形成用膜(14)を蒸着(deposi
tion)したのち、前記パターン形成用膜(14)を
エッチングするためのエッチング溶液(etchant
)と蒸溜水を所定の比率で混合して(1:10〜1:1
00)作ったディッピング溶液に前記パターン形成用膜
(14)を浸漬して、前記パターン形成用膜(14)の
表面を図12のような多孔性状態とする。ついで、図1
3のようにフォトレジスト(15)を所定の厚さで塗布
したのち、その上面に、図14のように所定の所望のパ
ターンが印刷されたフォトマスク(16)を塗布し、該
フォトマスク(16)と該フォトレジスト(15)とを
紫外線で露光し、前記フォトレジスト(15)を現像し
て図15のようなフォトレジストパターン膜(15a)
を形成する。
【0011】ついで、図16のようにエッチング溶液を
利用して前記パターン形成用膜(14)を湿式エッチン
グすると、パターン形成用膜(14)の表面がディッピ
ング処理によって多孔性状態であるので、VS [フォ
トレジスト(15)とパターン形成用膜(14)の表面
に垂直な方向へのエッチング速度]はより速くなる。パ
ターン膜(14a)の側面角度としては約15〜25度
が適合し、正確な値はディッピング溶液の濃度とディッ
ピング時間、パターン形成用膜の種類、エッチング溶液
の種類、エッチング温度等によって決められる。ついで
、フォトレジストパターン膜(15a)を除去すれば、
基板(13)上に図17のように所定のパターン膜(1
4a)が生成される。
【0012】このように、上記の工程によれば、約15
〜25度の側面角を有するパターン膜を作ることができ
るので、従来の湿式エッチング法により作られた約45
度の側面角を有するパターン膜を使用する場合に発生す
る工程有効範囲の不良及び絶縁破壊現象(break 
 down)によるショート欠陥を防止できる。したが
って、半導体素子製造の収率を向上でき、それと共に信
頼性を向上できる。
【0013】ついで、本発明による第2実施例を図18
乃至図21を参照して説明する。まず、図18のように
、基板(17)上にパターン形成用膜(18)を蒸着し
、その上面にフォトレジスト(19)を塗布したのち、
前記フォトレジスト(19)の上方に1μm乃至50μ
m程度離れた部位に、所定のパターンが印刷されたフォ
トマスク(20)を近接配列(proximity  
alignment)する。該状態で前記フォトマスク
(20)とフォトレジスト(19)とを紫外線で現象さ
せてフォトマスク(20)上に印刷された角部分で紫外
線が散乱されるようにする。これによって図19のよう
に緩慢な傾斜(slope)側面のフォトレジストパタ
ーン膜(9a)が形成される。ついで図20のようにR
IE工程を実施する。この時エッチングしようとするパ
ターン形成用膜(18)の種類に応じて使用するエッチ
ングガスに、O2 ガスを約2〜50SCCMほど混合
してエッチングすれば、O2 ガスはフォトレジストパ
ターン膜(19a)をエッチングする役割をし、それに
よりエッチングしようとするパターン形成用膜(18)
がエッチングされると共にフォトレジストパターン膜(
19a)がエッチングされる。
【0014】この時、O2 ガスの流量(flow  
rate)は、フォトレジストパターン膜(18a)の
エッチング速度に大きい影響を及ぼすから結局パターン
膜(18a)の側面角度を決める。即ち、O2 ガスの
流量はエッチングしようとするパターン形成用膜(18
)の種類とフォトレジスト(19)の種類及び厚さによ
って変わる。これによって図20のように、フォトレジ
ストパターン膜(19a)とパターン形成用膜(18)
とが共にエッチングされるから、図21のように面傾斜
角が約15〜25度である形態のパターン膜(17a)
を作ることができる。即ち本実施例では、フォトマスク
(20)をフォトレジスト(19)が塗布されたサンプ
ル表面から1〜50μmほど離れた上方部位に配置し、
紫外線をフォトマスク(20)全体に照射し、傾斜側面
を有するフォトレジストパターン膜(19a)を形成す
る。 次いで、前記サンプルRIE法でエッチングして緩慢な
側面角度のパターン膜(18a)を形成する。
【0015】
【発明の作用及び効果】以上のように、上記の工程によ
れば、RIE法でパターン形成用膜を傾斜エッチングす
ることができるので、プロセスインテグレーション後、
パターン膜の角で発生し易い工程有効範囲の不良及びシ
ョート欠陥が防止できる。したがって素子の収率を高め
ることができる。また、従来垂直エッチング(anis
tropy  etching)工程のみに使用されて
いたRIE法で傾斜エッチングが可能になり、それによ
り化学溶液を利用して湿式エッチング工程をRIE法を
利用した乾式エッチング工程と代替することが可能にな
る。したがって、製造工程上の繁雑性が解消でき、時間
とコスト及び生産性を高めることができる。
【図面の簡単な説明】
【図1】図2乃至図4と共に従来の湿式エッチング法を
利用したパターン形成工程を説明するための断面図であ
る。
【図2】フォトレジストパターン膜を形状した状態の断
面図である。
【図3】パターン形成用膜をエッチングした後の状態の
断面図である。
【図4】フォトレジストパターン膜を除去した後の状態
の断面図である。
【図5】従来の湿式エッチング法で形成したパターン膜
の角に発生するショート欠陥の状態を示した説明図であ
る。
【図6】図7乃至図9と共に従来のRIE法を利用した
パターン膜形成工程を説明するための断面図である。
【図7】フォトレジストパターン膜を形成した状態の断
面図である。
【図8】パターン形成用膜をエッチングした後の状態の
断面図である。
【図9】フォトレジストパターン膜を除去した後の状態
の断面図である。
【図10】従来のRIE法によって形成したパターン膜
の角部分で発生する工程有効範囲の不良及びショート欠
陥の状態を示した説明図である。
【図11】図12乃至図17と共に本発明による湿式エ
ッチング法を利用したパターン形成工程を説明するため
の断面図である。
【図12】ディッピング工程で多孔性状態となったパタ
ーン形成用膜を示した断面図である。
【図13】フォトレジスト塗布後の状態を示す断面図で
ある。
【図14】紫外線露光時の状態を示す断面図である。
【図15】フォトレジストパターン膜を形成した状態の
断面図である。
【図16】パターン形成用膜をエッチングした後の状態
の断面図である。
【図17】フォトレジストパターン膜を除去した後の状
態の断面図である。
【図18】図19乃至図21と共に本発明によるRIE
法を利用したパターン膜形成工程を説明するための断面
図である。
【図19】フォトレジストパターン膜を形成した状態の
断面図である。
【図20】RIE工程実施後の状態の断面図である。
【図21】フォトレジストパターン膜を除去した後の状
態の断面図である。
【符号の説明】
13,17  基板、14,18  パターン形成用膜
、14a,18a  パターン膜、15,19  フォ
トレジスト、15a,19a  フォトレジストパター
ン膜、16,20  フォトマスク。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  基板上にパターン形成用膜を蒸着する
    工程;前記パターン形成用膜の種類に相応する湿式エッ
    チング用エッチング溶液を蒸溜水と所定の比率で混合し
    てディッピング溶液を作り、前記パターン形成用膜を該
    ディッピング溶液に所定の時間ディッピングさせる工程
    ;前記ディッピング処理されたパターン形成用膜上にフ
    ォトレジスト及び所定のパターンが印刷されたフォトマ
    スクを塗布したのち、これらを現像してフォトレジスト
    パターン膜を形成する工程;及び前記エッチング溶液を
    利用して前記パターン形成用膜を湿式エッチングして所
    望の側面傾斜角を有するパターン膜を形成したのち、前
    記フォトレジストパターン膜を除去する工程;を順次含
    むことを特徴とする傾斜エッチング法。
  2. 【請求項2】  前記ディッピング溶液は、前記エッチ
    ング溶液を蒸溜水と1:10〜1:100の比率で混合
    して作ることを特徴とする請求項1記載の傾斜エッチン
    グ法。
  3. 【請求項3】  基板上にパターン形成用膜を蒸着する
    工程;前記パターン形成用膜上フォトレジストを塗布す
    る工程;前記フォトレジスト表面から上方に所定の距離
    ほど離れた部位に所定のパターンが印刷されたフォトマ
    スクを配置したのち、前記フォトレジスト及びフォトマ
    スクを現像してフォトレジストパターン膜を形成する工
    程;及び前記パターン形成用膜の種類に相応する乾式エ
    ッチング用エッチングガスにO2 ガスを所定の量混合
    して他のガスを作り、これを利用して前記パターン形成
    用膜を前記フォトレジストパターン膜と共にRIE法で
    エッチングして所望の側面傾斜角を有するパターン膜を
    形成したのち、残余のフォトレジストパターン膜を除去
    する工程;を順次含むことを特徴とする傾斜エッチング
    法。
  4. 【請求項4】  前記フォトマスクをフォトレジスト表
    面より上方に1μm〜50μmほど離れた部位に配置し
    たのち、現像工程を実施することを特徴とする請求項3
    記載の傾斜エッチング法。
  5. 【請求項5】  前記エッチングガスに混合するO2 
    ガス量は、2〜50SCCMであることを特徴とする請
    求項3記載の傾斜エッチング法。
JP3213170A 1990-07-31 1991-07-31 傾斜エッチング法 Pending JPH04348030A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1990P11650 1990-07-31
KR1990P11649 1990-07-31
KR1019900011649A KR930008128B1 (ko) 1990-07-31 1990-07-31 습식 식각법을 이용한 경사식각방법
KR1019900011650A KR950003230B1 (ko) 1990-07-31 1990-07-31 Rie법을 이용한 경사식각 방법

Publications (1)

Publication Number Publication Date
JPH04348030A true JPH04348030A (ja) 1992-12-03

Family

ID=26628311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3213170A Pending JPH04348030A (ja) 1990-07-31 1991-07-31 傾斜エッチング法

Country Status (3)

Country Link
US (1) US5409566A (ja)
EP (1) EP0469370A3 (ja)
JP (1) JPH04348030A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449398A (zh) * 2016-10-27 2017-02-22 安徽富芯微电子有限公司 减少光刻湿法腐蚀钻蚀的工艺方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305415B2 (ja) * 1992-06-18 2002-07-22 キヤノン株式会社 半導体装置、インクジェットヘッド、および画像形成装置
US6086777A (en) * 1998-07-02 2000-07-11 Advanced Micro Devices, Inc. Tantalum barrier metal removal by using CF4 /o2 plasma dry etch
JP2002062665A (ja) * 2000-08-16 2002-02-28 Koninkl Philips Electronics Nv 金属膜の製造方法、該金属膜を有する薄膜デバイス、及び該薄膜デバイスを備えた液晶表示装置
TWI513993B (zh) 2013-03-26 2015-12-21 Ind Tech Res Inst 三軸磁場感測器、製作磁場感測結構的方法與磁場感測電路
CN105990472A (zh) * 2015-02-04 2016-10-05 深圳市立洋光电子有限公司 一种硅衬底led发光芯片的表面处理方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984529A (ja) * 1982-11-08 1984-05-16 Nippon Denso Co Ltd パタ−ン形成方法
JPS6016428A (ja) * 1983-07-08 1985-01-28 Matsushita Electric Ind Co Ltd 化合物半導体のエツチング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217995B2 (ja) * 1972-02-18 1977-05-19
US3833434A (en) * 1973-02-20 1974-09-03 Hitachi Ltd Method of forming multi-layer interconnections
US4075367A (en) * 1976-03-18 1978-02-21 Ncr Corporation Semiconductor processing of silicon nitride
EP0096096B1 (de) * 1982-06-14 1987-09-16 Ibm Deutschland Gmbh Verfahren zur Einstellung des Kantenwinkels in Polysilicium
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
US4816380A (en) * 1986-06-27 1989-03-28 Texas Instruments Incorporated Water soluble contrast enhancement layer method of forming resist image on semiconductor chip
US4698132A (en) * 1986-09-30 1987-10-06 Rca Corporation Method of forming tapered contact openings
DE3686721D1 (de) * 1986-10-08 1992-10-15 Ibm Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist.
US4698128A (en) * 1986-11-17 1987-10-06 Motorola, Inc. Sloped contact etch process
DE3879471T2 (de) * 1988-04-21 1993-09-16 Ibm Verfahren zur herstellung eines photoresistmusters und apparat dafuer.
US4912022A (en) * 1988-12-27 1990-03-27 Motorola, Inc. Method for sloping the profile of an opening in resist
US5057186A (en) * 1989-07-28 1991-10-15 At&T Bell Laboratories Method of taper-etching with photoresist adhesion layer
US4956035A (en) * 1989-08-01 1990-09-11 Rd Chemical Company Composition and process for promoting adhesion on metal surfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984529A (ja) * 1982-11-08 1984-05-16 Nippon Denso Co Ltd パタ−ン形成方法
JPS6016428A (ja) * 1983-07-08 1985-01-28 Matsushita Electric Ind Co Ltd 化合物半導体のエツチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449398A (zh) * 2016-10-27 2017-02-22 安徽富芯微电子有限公司 减少光刻湿法腐蚀钻蚀的工艺方法

Also Published As

Publication number Publication date
EP0469370A3 (en) 1992-09-09
US5409566A (en) 1995-04-25
EP0469370A2 (en) 1992-02-05

Similar Documents

Publication Publication Date Title
KR900002688B1 (ko) 플라즈마 에칭처리시의 측벽 형태제어용 이중층 감광성 내식막 기술
US5545512A (en) Method of forming a pattern of silylated planarizing photoresist
JPS6323657B2 (ja)
JPH0425126A (ja) 半導体装置の製造方法
JPH04348030A (ja) 傾斜エッチング法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0466345B2 (ja)
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JPH0774087A (ja) Mlrパターン形成方法
JPH08227850A (ja) 導電性微細パターンの形成方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JPH09127678A (ja) 半導体集積回路デバイスにおける金属マスクの製造方法
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JP2002237440A (ja) レジストパターン形成方法及び微細パターン形成方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR930008128B1 (ko) 습식 식각법을 이용한 경사식각방법
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH03188447A (ja) レジストパターンの形成方法
JPH04364726A (ja) パターン形成方法
JPH1174253A (ja) 半導体装置の製造方法
JPS61288426A (ja) アルミニウム膜のテ−パエツチング方法
JPH0727217B2 (ja) 基板上へのレジストパタ−ン形成方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
JPH01140629A (ja) パターン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19951017