JPH07105936B2 - 読取信号の時間軸制御装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、ディスク或いは磁気テープ等の記録媒体に記
録されている映像信号や音声信号等の情報を読み取る装
置における時間軸制御装置に関する。

背景技術 例えばビデオディスクプレーヤにおいては、記録ディス
クを回転駆動するスピンドルモータの回転速度を制御し
て記録ディスクと信号読取手段としてのピックアップの
情報検出点との相対速度を制御することによって時間軸
の粗調整を行なうと同時にピックアップによって得られ
た再生信号を可変遅延素子に供給して時間軸の微調整を
行なう時間軸制御方式が採用されている。また、時間軸
の微調整用の可変遅延素子としてメモリを使用し、再生
信号の時間軸変動に同期したパルスを生成し、このパル
スによって再生信号をメモリに書き込んだのち周波数が
安定した基準パルスによって読み出すという方法がメモ
リの価格の低下によって採用されることが多くなってい
る。

従来のかかる時間軸制御方式を採用したビデオディスク
プレーヤを第６図に示す。第６図において、記録ディス
ク１はスピンドルモータ２によって回転駆動されてい
る。記録ディスク１からピックアップ３によってビデオ
情報等を有するRF（高周波）信号が読みとられる。ピッ
クアップ３の読取スポットは、トラッキングサーボ機構
４により記録ディスク１のトラックを追跡するように記
録ディスク１の半径方向において位置制御される。トラ
ッキングサーボ機構４は、スキャン再生等のジャンプ動
作（トラック飛び越し動作）を要する特殊再生モードの
場合、制御回路（図示せず）から供給されるジャンプ指
令ａに応答してピックアップ３の読取スポットをジャン
プさせる。

ピックアップ３によって記録ディスク１から読取られた
RF信号はFM復調器等からなる復調回路５に供給される。
復調回路５によってビデオ信号が復調されてA/D（アナ
ログ・ディジタル）コンバータ６及び同期検出回路７に
供給される。同期検出回路７によってビデオ信号中の水
平同期信号が検出される。この同期検出回路７から出力
される再生水平同期信号ｈは、位相比較回路８及び書込
パルス発生回路９に供給される。位相比較回路８におい
て、再生水平同期信号ｈと所定周波数の基準信号ｒとの
位相比較がなされ、両信号間の位相差に応じた位相差検
出信号が生成される。この位相差検出信号は、スピンド
ルエラー信号としてサーボアンプ10を介して記録ディス
ク１を回転駆動するスピンドルモータ２に供給され、記
録ディスク１の回転速度が制御される。基準信号ｒは、
基準信号発生回路11から出力されている。基準信号発生
回路11は、水平同期信号の周波数f_HのＮ（Ｎは自然数）
倍の周波数で発振する水晶発振器12と、この水晶発振器
12の発振出力を1/Nに分周して基準信号ｒを生成する分
周器13とからなっている。

書込パルス発生回路９において、再生水平同期信号ｈは
位相比較回路14に供給されて分周器15の出力との位相比
較がなされ、両信号間の位相差に応じた位相差検出信号
が生成される。この位相差検出信号は、VCO（電圧制御
型発振器）16に供給される。VCO16は、自走周波数が水
平同期信号の周波数f_HのＮ倍の周波数とほぼ等しくなる
ように構成されている。このVCO16の出力は、分周器15
に供給されて1/Nに分周される。これら位相比較回路1
4、分周器15及びVCO16によってPLL（フェイズロックド
ループ）が形成されており、分周器15から再生水平同期
信号ｈと位相が一致した信号が出力される。VCO16の出
力は、A/Dコンバータ６にサンプリングパルスとして供
給されかつラインメモリ18に書込クロックとして供給さ
れる。分周器15の出力は、再生水平同期信号ｈとほぼ同
時に発生する書込リセットパルスｅとしてラインメモリ
18に供給される。

A/Dコンバータ６においてVCO16の出力によってビデオ信
号のサンプリングが行なわれ、得られたサンプル値に応
じたディジタル信号が生成される。このA/Dコンバータ
６の出力データは、ラインメモリ18に供給される。ライ
ンメモリ18には、書込クロック及び書込リセットパルス
ｅと共に基準信号発生回路11における分周器13から出力
される基準信号ｒが読出リセットパルスｆとして供給さ
れると共に水晶発振器12の出力が読出クロックとして供
給されている。ラインメモリ18は、例えば書込リセット
パルスｅによってリセットされかつ書込クロックによっ
て計数値が順次変化する書込アドレスカウンタと、読出
リセットパルスｆによってリセットされかつ読出クロッ
クによって計数値が順次変化する読出アドレスカウンタ
とを有し、書込クロックが発生する毎に書込アドレスカ
ウンタの出力データに対応するアドレスにデータの書込
を行ない、読出クロックが発生する毎に読出アドレスカ
ウンタの出力データに対応するアドレスに書き込まれて
いるデータの読出を行なうように構成されている。

ラインメモリ18から読み出されたデータは、画像メモリ
21に供給される。画像メモリ21は、１フィールド分のデ
ータを記憶できる記憶容量を有している。この画像メモ
リ21へのデータの書き込み及び読み出し動作は、メモリ
コントローラ22によって制御される。メモリコントロー
ラ22は、ラインメモリ18の読出リセットパルスｆ及び読
出クロックによってラインメモリ18からデータが読み出
される毎に順次書込まれ、制御回路（図示せず）からの
指令によってデータが書込まれた順に順次読み出される
ように制御する。

画像メモリ21から読出されたデータは、D/Aコンバータ2
3に供給されてアナログ信号に変換される。このD/Aコン
バータ23から再生ビデオ信号が出力される。

以上の構成において、CLV（線速度一定）ディスクのス
キャン再生時すなわちピックアップ３の情報検出点のジ
ャンプ動作とトラックに追従する動作とを交互に行なう
動作モードにおいては、ジャンプ動作によって位相比較
回路８に供給される再生水平同期信号ｈの連続性が乱れ
るので誤差信号に乱れが生じ、スピンドルモータ２の回
転が不安定になる。一方、時間軸補正の微調整を行なう
手段としてのラインメモリ18へのデータの書込みを制御
する書込みパルス発生回路９において、再生水平同期信
号ｈの連続性が崩れると、書込みクロックを生成するフ
ェイズロックドループが乱れ、ラインメモリ18へのデー
タの書込みと読出しとが同一のセル上で重なって、時間
軸補正がなされなくなるという不具合が生じる。

ここで、ラインメモリ18の動作を第７図乃至第９図を参
照して説明する。第７図乃至第９図において、縦軸をラ
インメモリ18の書込及び読出アドレスカウンタの値の座
標軸、横軸を時間の座標軸として、読出アドレスカウン
タの値の変化する様子を実線で示し、書込アドレスカウ
ンタの値が変化する様子を一点鎖線で示している。読出
アドレスは、ジッタのない基準クロックで動作するため
に完全な直線で示される。1H（１水平期間）のデータの
読出が終了すると読出アドレスカウンタはリセットさ
れ、再び先頭アドレスからデータの読出が行なわれるの
で、ラインメモリ19からはジッタのない映像データが読
み出される。

一方、非直線的な変化を示しているのは書込アドレスカ
ウンタの値である。書込クロックは、ジッタを含む映像
信号に同期しているので、時間に対して直線的に変化せ
ず、ゆらぎを有しているのである。

ラインメモリ18は、読出及び書込アドレスカウンタを独
立したクロックで動作させて指定されたアドレスのメモ
リセルにデータを読み書きするように構成されているの
で、第７図に示す如く書込及び読出アドレスカウンタの
値が一致しなければ、時間軸制御は正常に行なわれる。

しかし、第８図に示す如く書込及び読出アドレスカウン
タの値が一致して同一アドレスのメモリセルがアクセス
される状態が生じたり、アドレス値の追い越しが発生す
ると読み出される映像データに時間的なジャンプが発生
し、時間軸制御が良好になされなくなってしまう。

従って、第７図に示す如く再生中は書込及び読出アドレ
スカウンタの値が接近しないように書込及び読出リセッ
トパルスｅ及びｆの位相差が平均的にH/2になるように
スピンドルモータ２の回転制御を行なえばよいことにな
る。書込リセットパルスｅは再生水平同期信号ｈから生
成しているので、第６図に示す従来の装置においては再
生水平同期信号ｈと読出リセットパルスｆとを位相比較
してスピンドルモータ２の回転制御を行なっているので
ある。

ところが、従来の装置においては定常再生中書込及び読
出リセットパルスｅ及びｆ間の位相差がH/2に保たれて
いても、CLVディスクではジャンプを行なうと再生映像
信号に不連続が生じるので、書込及び読出リセットパル
スｅ及びｆ間の位相差が乱れ、第９図に示す如く書込及
び読出アドレスカウンタの値が接近して時間軸補正が良
好に行なわれなくなるという不具合が生じるのである。

発明の概要 そこで、本発明の目的はCLVディスクにおいて多数のト
ラックをジャンプした直後においても良好な時間軸補正
を行なうことができる読取信号の時間軸制御装置を提供
することである。

本発明による読取信号の時間軸制御装置は、記録媒体の
読取信号を発生する読取手段と、所定記憶容量を有する
メモリと、前記読取信号中の所定信号に位相同期した書
込リセット信号に応答して前記メモリの書込アドレスを
所定アドレスに設定し前記読取信号を前記所定アドレス
から順次書き込む制御を行うと共に所定周期で発生する
読出リセット信号に応答して前記メモリの読出アドレス
を前記所定アドレスに設定し前記メモリに書き込まれた
信号を前記所定アドレスから順次読み出す制御を行うメ
モリ制御手段とを有する読取信号の時間軸制御装置であ
って、前記読取手段の情報読取点が前記記録媒体に形成
されたトラックを飛び越すトラック飛越動作の終了直後
において前記読出リセット信号と前記書込リセット信号
との位相差が所定値となるように前記読出リセット信号
の位相を設定する位相設定手段を有することを特徴とし
ている。

実施例 以下、本発明の実施例につき第１図乃至第５図を参照し
て詳細に説明する。

第１図において、記録ディスク１、スピンドルモータ
２、ピックアップ３、トラッキングサーボ機構４、復調
回路５、A/Dコンバータ６、同期検出回路７、位相比較
回路８、書込パルス発生回路９、サーボアンプ10、基準
信号発生回路11、ラインメモリ18、画像メモリ21、メモ
リコントーラ22、D/Aコンバータ23は、第１図の装置と
同様に接続されている。しかしながら、本例においては
基準信号発生回路11における分周器13は、プリセッタブ
ルカウンタからなっている。この分周器12のプリセット
入力端子にはデータ発生回路25の出力データが供給され
ている。また、ジャンプ指令ａは単安定マルチバイブレ
ータ（以下、単安定マルチと称す）26のトリガ入力とな
っている。単安定マルチ26の反転時間は、トラックジャ
ンプ期間より長くなるように設定されている。この単安
定マルチ26の出力ｂは、Ｄ型フリップフロップ27のＤ
入力となっている。Ｄ型フリップフロップ27には再生水
平同期信号ｈがクロック信号として供給されている。こ
のＤ型フリップフロップ27のＱ出力ｄは、微分回路等か
らなるプリセット指令パルス生成回路28に供給される。
プリセット指令パルス生成回路28からＤ型フリップフロ
ップ27がセットされた時プリセット指令パルスｃが出力
されて分周器13のプリセット指令入力端子に供給され
る。このプリセット指令パルスｃによって分周器13にデ
ータ発生回路25の出力データが計数データとしてプリセ
ットされる。

以上の構成において、スキャン再生中においては第２図
（Ａ）に示す如く周期的にジャンプ指令ａが発せられ
て、ジャンプ動作が行なわれる。このとき、トラッキン
グエラー信号は同図（Ｂ）に示す如くなる。

ここで、スキャン再生中に行なわれる複数回のジャンプ
動作のうちの１回のジャンプ動作が行なわれている期間
及びその直前直後の期間における各部の動作を第３図を
参照して説明する。同図において、（Ａ）はジャンプ指
令ａの波形図、（Ｂ）は単安定マルチ26の出力ｂの波
形図、（Ｃ）はプリセット指令パルスｃの波形図、
（Ｄ）はＤ型フリップフロップ27のＱ出力ｄの波形図、
（Ｅ）は再生水平同期信号ｈの波形図、（Ｆ）は読出リ
セットパルスｆの波形図である。時刻t₁において、ジャ
ンプ指令ａが発せられると、トラックジャンプ動作が起
動されると同時に単安定マルチ26がトリガされて反転動
作を開始する。この単安定マルチ26の反転時間は、１つ
のジャンプ指令に対応するトラックジャンプ期間より長
い時間Ｔに設定されているので、その出力ｂは時点Ｔ
に亘って低レベルとなる。この出力ｂは再生水平同期
信号ｈの発生タイミングでＤ型フリップフロップ27にラ
ッチされるので、Ｄ型フリップフロップ27のＱ出力ｄ
は、トラックジャンプ動作終了後の再生水平同期信号ｈ
に同期して立ち上がるパルスとなる。このＱ出力ｄの立
ち上がりエッジでプリセット指令パルス発生回路28から
プリセット指令パルスｃが出力される。そうすると、分
周器13に所定値がプリセットされる。今、例えばプリセ
ット指令パルスの発生後H/2後に読出リセットパルスｆ
が発生するような値がプリセットされれば、ジャンプ動
作後も再生水平同期信号ｈと読出リセットパルスｆとの
位相差はジャンプ前と同様にH/2に保たれることとな
り、ラインメモリ18上で読出アドレスと書込アドレスと
が同一になることがない。また、書込側のジッタを考慮
しても十分な位相差が存在するようにプリセットするこ
とができる。

従って、第４図に示す如く書込及び読出アドレスカウン
タの値が変化し、アドレス値の追越現象の発生が防止さ
れ、良好な時間軸制御が行なわれることとなる。

以上、ラインメモリ18として１ライン分のデータを格納
できる容量を有するメモリを使用した場合について説明
したが、ラインメモリ18としてＭライン分のデータを格
納できる容量を有するメモリを使用した装置の例を第５
図に示す。同図において、分周器15の出力を1/Mに分周
する分周器29が接続されており、この分周器29の出力が
ラインメモリ18に書き込みリセットパルスとして供給さ
れると同時に位相比較回路８及びＤ型フリップフロップ
27に再生水平同期信号ｈの代りに供給され、かつ分周器
13は、入力を1/M×Ｎに分周する構成となっていること
を除いて、他の各部は、第１図の装置と同様に構成され
ている。かかる構成においては、ラインメモリ18の書込
及び読出リセットパルスｅ及びｆのラインメモリ18への
供給がＭライン毎に行なわれてラインメモリの記録領域
全域にデータの書き込みが行なわれる。

また、分周器29の出力と再生水平同期信号ｈは、PLLル
ープによって同期しているので、分周器29の出力が位相
比較回路８及びＤ型フリップフロップ27に供給されてい
ても第１図の装置と同様の作用が働く。

尚、上記実施例においては、トラックジャンプ後の再生
水平同期信号ｈに同期して分周器13をプリセットしてい
たが、トラックジャンプ後のラインメモリ18上で書込及
び読出リセットパルスｅ及びｆを所定位相とする方法と
しては他にも考えられ、例えば再生水平同期信号ｈとは
一致しないタイミングでプリセットするようにしてもよ
い。また、トラックジャンプ開始と同時若しくはそれ以
前にプリセットしたままその値を保持し、トラックジャ
ンプ後に解除してカウント動作を再開する方法でもよ
い。

また、上記実施例においては分周器13にプリセットする
値を一定にしていたが、プリセットする値をトラックジ
ャンプの方向に応じて変化させるようにしてもよい。す
なわち、トラックジャンプ数が大きくジャンプ前後の線
速度の変化が大きい場合には書き込みアドレスの進行速
度は、読み出しアドレスの進行速度に比して内周方向へ
のジャンプ時においては遅くなり、外周方向へのジャン
プ時には速くなることを考慮してプリセット値を変化さ
せることが考えられ、そうすることによりプリセット後
のアドレスの追越現象の発生が防止されることとなる。

発明の効果 以上詳述した如く本発明による読取信号の時間軸制御装
置は、ジャンプ動作の終了直後において時間軸の微調整
用のメモリの読出及び書込アドレスカウンタの値をリセ
ットする読出及び書込リセットパルス間の位相差が所定
値になるように読出リセットパルスの位相をリセットす
るので、ジャンプ動作によって読取信号に不連続な部分
が生じてもジャンプ動作後にアドレス値の追越現象によ
る時間的なジャンプの発生が防止され、良好な時間軸制
御を行なうことができることとなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
及び第３図は、第１図の装置の各部の動作を示す波形
図、第４図は、第１図の装置におけるラインメモリのア
ドレスの変化を示す図、第５図は、本発明の他の実施例
を示すブロック図、第６図は、従来の方式による装置を
示すブロック図、第７図乃至第９図は、第６図の装置に
おけるラインメモリのアドレスの変化を示す図である。 主要部分の符号の説明 １……記録ディスク、２……スピンドルモータ ３……ピックアップ、４……トラッキングサーボ機構 ７……同期検出回路、８……位相比較回路 ９……書込パルス発生回路、10……サーボアンプ 11……基準信号発生回路、12……水晶発振器 13,15,29……分周器、14……位相比較回路 16……VCO、18……ラインメモリ 25……データ発生回路、26……単安定マルチバイブレー
タ 27……Ｄ型フリップフロップ、28……プリセット指令パ
ルス生成回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】記録媒体の読取信号を発生する読取手段
   と、所定記憶容量を有するメモリと、前記読取信号中の
   所定信号に位相同期した書込リセット信号に応答して前
   記メモリの書込アドレスを所定アドレスに設定し前記読
   取信号を前記所定アドレスから順次書き込む制御を行う
   と共に所定周期で発生する読出リセット信号に応答して
   前記メモリの読出アドレスを前記所定アドレスに設定し
   前記メモリに書き込まれた信号を前記所定アドレスから
   順次読み出す制御を行うメモリ制御手段とを有する読取
   信号の時間軸制御装置であって、 前記読取手段の情報読取点が前記記録媒体に形成された
   トラックを飛び越すトラック飛越動作の終了直後におい
   て前記読出リセット信号と前記書込リセット信号との位
   相差が所定値となるように前記読出リセット信号の位相
   を設定する位相設定手段を有することを特徴とする読取
   信号の時間軸制御装置。