JPH04137884A - 映像信号のメモリへの書込方法および装置 - Google Patents
映像信号のメモリへの書込方法および装置Info
- Publication number
- JPH04137884A JPH04137884A JP2257017A JP25701790A JPH04137884A JP H04137884 A JPH04137884 A JP H04137884A JP 2257017 A JP2257017 A JP 2257017A JP 25701790 A JP25701790 A JP 25701790A JP H04137884 A JPH04137884 A JP H04137884A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- time constant
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
技術分野
この発明は、フロッピィ・ディスク、磁気テープ等の磁
気記録媒体から読取ったアナログ映像信号をディジタル
画像データに変換してメモリに書込む方法および装置に
関する。
気記録媒体から読取ったアナログ映像信号をディジタル
画像データに変換してメモリに書込む方法および装置に
関する。
従来技術とその問題点
磁気記録媒体から読取ったアナログ映像信号をＡ／Ｄ変
換して作成されたディジタル画像データを、その映像信
号に正しく同期させてメモリに書込むために、映像信号
から水平同期信号を分離して取出し、Ａ／Ｄ変換のため
のタイミング・クロック信号等の発生を上記水平同期信
号に同期させている。具体的には映像信号から分離して
取出された水平同期信号をＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）等からなる自動周波数制御回路（Ａ
ＦＣ−ＡｕｔｏＩｌａｔｉｃＦｒｅｑｕｅｎｃｙ Ｃｏ
ｎｔｒｏｌｌｅｒ）に与え、水平同期信号に同調したト
リが信号をへＰＣ回路から得、このトリガ信号によって
タイミング・クロック信号の発生回路をリセットしてい
る。タイミング・クロック信号発生回路はリセットされ
ることによって初期状態に戻り、再び一連のタイミング
・クロック信号を発生する。
換して作成されたディジタル画像データを、その映像信
号に正しく同期させてメモリに書込むために、映像信号
から水平同期信号を分離して取出し、Ａ／Ｄ変換のため
のタイミング・クロック信号等の発生を上記水平同期信
号に同期させている。具体的には映像信号から分離して
取出された水平同期信号をＰＬＬ（Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）等からなる自動周波数制御回路（Ａ
ＦＣ−ＡｕｔｏＩｌａｔｉｃＦｒｅｑｕｅｎｃｙ Ｃｏ
ｎｔｒｏｌｌｅｒ）に与え、水平同期信号に同調したト
リが信号をへＰＣ回路から得、このトリガ信号によって
タイミング・クロック信号の発生回路をリセットしてい
る。タイミング・クロック信号発生回路はリセットされ
ることによって初期状態に戻り、再び一連のタイミング
・クロック信号を発生する。
フロッピィ・ディスク、磁気テープ等には一般にフィー
ルドごとに（またはフレームごとに）アナログ映像信号
か記録されており、フィールド（またはフレーム）の境
界で映像信号に不連続点が存在する。この不連続点は垂
直同期信号の近傍にあり、ここでは水平および垂直同期
信号にノイズが含まれやすい。このノイズがへＦＣ回路
に与えられたとすると、 ＡＦＣ回路がより高精度の周
波数制御能力（入力信号への追従能力）をもてばもつほ
どＡＦＣ回路からは誤ったトリガ信号が発生しやすくな
る。タイミング・タロツク信号発生回路が水平同期信号
以外の時点でリセットされたとすると、ディジタル画像
データのメモリへの書込みはもはや元のアナログ映像信
号に同期したものではなくなり、メモリへの画像データ
の書込み位置が狂ってしまう。そうすると、メモリから
画像データを読出して再生したときに、たとえば歪んだ
再生画像が現われることになる。
ルドごとに（またはフレームごとに）アナログ映像信号
か記録されており、フィールド（またはフレーム）の境
界で映像信号に不連続点が存在する。この不連続点は垂
直同期信号の近傍にあり、ここでは水平および垂直同期
信号にノイズが含まれやすい。このノイズがへＦＣ回路
に与えられたとすると、 ＡＦＣ回路がより高精度の周
波数制御能力（入力信号への追従能力）をもてばもつほ
どＡＦＣ回路からは誤ったトリガ信号が発生しやすくな
る。タイミング・タロツク信号発生回路が水平同期信号
以外の時点でリセットされたとすると、ディジタル画像
データのメモリへの書込みはもはや元のアナログ映像信
号に同期したものではなくなり、メモリへの画像データ
の書込み位置が狂ってしまう。そうすると、メモリから
画像データを読出して再生したときに、たとえば歪んだ
再生画像が現われることになる。
フロッピィ・ディスクにフィールド記録（１駒分の画像
を１フイールドで記録する）した場合に これを再生す
るときに擬似フレーム信号をつくり出すためにフィール
ド／フレーム変換処理を行なう。このフィールド／フレ
ーム変換処理においてフロッピィ・ディスクから読出さ
れた映像信号はＩＶ（垂直走査期間）おきに０．５Ｈ（
ＩＨは水平走査期間）遅延される。この０．５Ｈ遅延と
スルー（遅延しないでそのまま通過させる）とを切換え
るときに水平同期信号が欠落しやすい。水平同期信号が
欠落した場合にも、上述のノイズの混入の場合と同じよ
うに、メモリへの書込みか元の映像信号と同期しなくな
るという問題が生しる。
を１フイールドで記録する）した場合に これを再生す
るときに擬似フレーム信号をつくり出すためにフィール
ド／フレーム変換処理を行なう。このフィールド／フレ
ーム変換処理においてフロッピィ・ディスクから読出さ
れた映像信号はＩＶ（垂直走査期間）おきに０．５Ｈ（
ＩＨは水平走査期間）遅延される。この０．５Ｈ遅延と
スルー（遅延しないでそのまま通過させる）とを切換え
るときに水平同期信号が欠落しやすい。水平同期信号が
欠落した場合にも、上述のノイズの混入の場合と同じよ
うに、メモリへの書込みか元の映像信号と同期しなくな
るという問題が生しる。
発明の概要
発明の目的
この発明は、磁気記録媒体から読取ったアナログ映像信
号をディジタル画像データに変換してメモリに書込むと
きに、常にアナログ映像信号に正しく同期したメモリへ
の書込みを行なうことができるようにすることを目的と
する。
号をディジタル画像データに変換してメモリに書込むと
きに、常にアナログ映像信号に正しく同期したメモリへ
の書込みを行なうことができるようにすることを目的と
する。
発明の構成１作用および効果
この発明による映像信号のメモリへの書込方法は１磁気
記録媒体から読取ったアナログ映像信号をディジタル画
像データに変換してメモリに書込むに際して１上記映像
信号のディジタル画像データへの変換およびメモリへの
書込みのためのタイミング・クロック信号の発生を上記
映像信号から分離した水平同期信号ごとに同期させる装
置において、上記映像信号から分離した水平同期信号の
自動周波数制御回路の時定数を制御可能とし、上記映像
信号の垂直同期信号の近傍で上記時定数を相対的に大き
くすることを特徴とする。
記録媒体から読取ったアナログ映像信号をディジタル画
像データに変換してメモリに書込むに際して１上記映像
信号のディジタル画像データへの変換およびメモリへの
書込みのためのタイミング・クロック信号の発生を上記
映像信号から分離した水平同期信号ごとに同期させる装
置において、上記映像信号から分離した水平同期信号の
自動周波数制御回路の時定数を制御可能とし、上記映像
信号の垂直同期信号の近傍で上記時定数を相対的に大き
くすることを特徴とする。
この発明による映像信号のメモリへの書込装置は、磁気
記録媒体から読取ったアナログ映像信号をメモリに書込
むためにディジタル画像データに変換するＡ／Ｄ変換回
路、上記Ａ／Ｄ変換回路におけるＡ／Ｄ変換タイミング
を制御するタイミング・クロック信号発生回路、上記映
像信号から水平同期信号を分離する同期分離回路、可変
な時定数を有し１時定数に応じた応答速度で、上記同期
分離回路によって分離された水平同期信号に同調したト
リガ信号を発生し、このトリガ信号によって上記タイミ
ング・クロック発生回路をリセットする自動周波数制御
回路 および上記映像信号の垂直同期信号の近傍で、上
記自動周波数制御回路の時定数か相対的に大きくなるよ
うに切換制御する手段を備えたことを特徴とする。
記録媒体から読取ったアナログ映像信号をメモリに書込
むためにディジタル画像データに変換するＡ／Ｄ変換回
路、上記Ａ／Ｄ変換回路におけるＡ／Ｄ変換タイミング
を制御するタイミング・クロック信号発生回路、上記映
像信号から水平同期信号を分離する同期分離回路、可変
な時定数を有し１時定数に応じた応答速度で、上記同期
分離回路によって分離された水平同期信号に同調したト
リガ信号を発生し、このトリガ信号によって上記タイミ
ング・クロック発生回路をリセットする自動周波数制御
回路 および上記映像信号の垂直同期信号の近傍で、上
記自動周波数制御回路の時定数か相対的に大きくなるよ
うに切換制御する手段を備えたことを特徴とする。
この発明によると、アナログ映像信号の垂直同期信号の
近傍において、タイミング・クロック信号発生回路をリ
セットするためのトリガ信号を発生する自動周波数制御
回路の時定数を相対的に大きくシ、他の部分（画像を表
わす信号部分）では時定数を相対的に小さくしている。
近傍において、タイミング・クロック信号発生回路をリ
セットするためのトリガ信号を発生する自動周波数制御
回路の時定数を相対的に大きくシ、他の部分（画像を表
わす信号部分）では時定数を相対的に小さくしている。
映像信号の不連続性によってノイズが発生しやすいのは
垂直同期信号の近傍であり、またフィールド／フレーム
変換における０、５Ｈ遅延のための切換が行なわれこれ
により水平同期信号が欠落しやすいのも垂直同期信号の
近傍である。この発明では垂直同期信号の近傍において
自動周波数制御回路の時定数を相対的に大きくしている
から７ この回路の周波数追従能力は低下する。したが
って、ノイズ等か入力として入っても また水平同期信
号入力か欠落してもこれに影響されることなく慣性によ
って同じ周期でトリが信号を発生し続ける。したがって
、垂直同期信号の近傍においても正しい周期でメモリへ
の書込みのタイミング制御を行なうことかでき、それ以
降に現われる正味の画像データのメモリへの書込みを５
元のアナログ映像信号に正しく同期して行なうことかで
きるようになる。
垂直同期信号の近傍であり、またフィールド／フレーム
変換における０、５Ｈ遅延のための切換が行なわれこれ
により水平同期信号が欠落しやすいのも垂直同期信号の
近傍である。この発明では垂直同期信号の近傍において
自動周波数制御回路の時定数を相対的に大きくしている
から７ この回路の周波数追従能力は低下する。したが
って、ノイズ等か入力として入っても また水平同期信
号入力か欠落してもこれに影響されることなく慣性によ
って同じ周期でトリが信号を発生し続ける。したがって
、垂直同期信号の近傍においても正しい周期でメモリへ
の書込みのタイミング制御を行なうことかでき、それ以
降に現われる正味の画像データのメモリへの書込みを５
元のアナログ映像信号に正しく同期して行なうことかで
きるようになる。
映像信号に基づく画像データのメモリへの取込時にジッ
ダ等の成分を補正しようとした場合に自動周波数制御回
路の時定数を小さくする必要があるか、あまり小さくす
ると水平同期信号の欠落等により影響されやすくなって
しまう。この発明によるとこのような問題か充分に解決
されている。
ダ等の成分を補正しようとした場合に自動周波数制御回
路の時定数を小さくする必要があるか、あまり小さくす
ると水平同期信号の欠落等により影響されやすくなって
しまう。この発明によるとこのような問題か充分に解決
されている。
実施例の説明
以下この発明を、フロッピィ・ディスクにフィールド記
録された映像信号をフィールド／フレーム変換により擬
似フレーム信号に変換し、さらにＡ／Ｄ変換してフレー
ム・メモリに書込む実施例について詳述する。
録された映像信号をフィールド／フレーム変換により擬
似フレーム信号に変換し、さらにＡ／Ｄ変換してフレー
ム・メモリに書込む実施例について詳述する。
第１図はフィールド映像信号をフロッピィ・ディスクか
ら読出してフレーム・メモリに書込むための回路構成を
示すものであり、第２図は第１図に示す自動周波数制御
回路（以下、 ＡＦＣという）における低域通過フィル
タ（以下、 ＬＰＰという）の具体的構成例を示す回路
図である。第３図は第１図に示す回路の全体的な動作を
示すタイム・チャート、第４図は第３図におけるタイム
・チャートの垂直同期信号部分を拡大して示すタイム・
チャートである。
ら読出してフレーム・メモリに書込むための回路構成を
示すものであり、第２図は第１図に示す自動周波数制御
回路（以下、 ＡＦＣという）における低域通過フィル
タ（以下、 ＬＰＰという）の具体的構成例を示す回路
図である。第３図は第１図に示す回路の全体的な動作を
示すタイム・チャート、第４図は第３図におけるタイム
・チャートの垂直同期信号部分を拡大して示すタイム・
チャートである。
フロッピィ・ディスクに記録されているフィールド映像
信号は磁気ヘッド１０によって読取られ増幅器１１を経
て復調回路でＦＭ復調され、フィールド／フレーム変換
回路に与えられる。フィールド／フレーム変換回路は０
．５Ｈ遅延回路１３と切換スイッチ１４とを含む。切換
スイッチ１４は切換信号ＰｓνによってＩＨごとに切換
えられる。したがって、フィールド／フレーム変換回路
からは、０．５Ｈ遅延された映像信号と遅延されていな
いそのままの映像信号（これをスルー映像信号という）
とがＩＨごとに交互に出力される。ただし、垂直同期信
号Ｖ を０，５Ｈ遅延させると垂直同期かくｙｎｃ ずれてしまうのでこの信号Ｖ の近傍では常にｙｎｃ スルー映像信号としている。
信号は磁気ヘッド１０によって読取られ増幅器１１を経
て復調回路でＦＭ復調され、フィールド／フレーム変換
回路に与えられる。フィールド／フレーム変換回路は０
．５Ｈ遅延回路１３と切換スイッチ１４とを含む。切換
スイッチ１４は切換信号ＰｓνによってＩＨごとに切換
えられる。したがって、フィールド／フレーム変換回路
からは、０．５Ｈ遅延された映像信号と遅延されていな
いそのままの映像信号（これをスルー映像信号という）
とがＩＨごとに交互に出力される。ただし、垂直同期信
号Ｖ を０，５Ｈ遅延させると垂直同期かくｙｎｃ ずれてしまうのでこの信号Ｖ の近傍では常にｙｎｃ スルー映像信号としている。
フィールド／フレーム変換回路から出力される擬似フレ
ーム映像信号はＡ／Ｄ変換回路１５に与えられる。Ａ／
Ｄ変換回路１５は入力するアナログ映像信号を、クロッ
ク信号発生回路２５から与えられるクロック信号（サン
プリング信号）のタイミングでディジタル信号に変換す
る。このディジタル信号（ディジタル画像データ）はク
ロック信号に同期してフレーム・メモリ１６に書込まれ
る。
ーム映像信号はＡ／Ｄ変換回路１５に与えられる。Ａ／
Ｄ変換回路１５は入力するアナログ映像信号を、クロッ
ク信号発生回路２５から与えられるクロック信号（サン
プリング信号）のタイミングでディジタル信号に変換す
る。このディジタル信号（ディジタル画像データ）はク
ロック信号に同期してフレーム・メモリ１６に書込まれ
る。
フィールド／フレーム変換回路から出力される擬似フレ
ーム映像信号は、他方では同期分離回路１７に入力する
。同期分離回路１７は入力映像信号から垂直同期信号Ｖ
および水平同期信号Ｈｓｙｎｃｙｎｃ を抽出する。このうち水平同期信号Ｈは八ＰＣｙｎＣ ２０の位相比較器２１に与えられる。
ーム映像信号は、他方では同期分離回路１７に入力する
。同期分離回路１７は入力映像信号から垂直同期信号Ｖ
および水平同期信号Ｈｓｙｎｃｙｎｃ を抽出する。このうち水平同期信号Ｈは八ＰＣｙｎＣ ２０の位相比較器２１に与えられる。
ＡＦＣ２０は１位相比較器２１． ＬＰＦ ２２．電圧
制御発振器（以下、 ＶＣＤという）２３および１／Ｎ
分周器２４から構成され、一種のＰＬＬ回路である。Ｖ
ＣＯは周波数ＮｆＨ（Ｎは正の整数、ｆＨは水平走査周
波数）を中心周波数として発振するものであり、その発
振周波数はＬＰＦ ２２の出力電圧によって制御される
。ＶＣＯ２３の発振出力はその周波数が１／Ｎ分周器２
４で１．／Ｈに分周されたのち位相比較器２１に与えら
れる。位相比較器２１は同期分離回路１７から出力され
る水平同期信号Ｈと １／Ｎ分周器２４ｙｎｃ の出力信号との位相差に応じた電圧信号を出力してＬＰ
Ｆ ２２に与える。このようにして、八ＰＣ２０の１／
Ｎ分周器２４からは、入力する水平同期信号Ｈに同期し
たトリガ信号が出力されクロックｙｎｃ 信号発生回路２５に与えられることになる。
制御発振器（以下、 ＶＣＤという）２３および１／Ｎ
分周器２４から構成され、一種のＰＬＬ回路である。Ｖ
ＣＯは周波数ＮｆＨ（Ｎは正の整数、ｆＨは水平走査周
波数）を中心周波数として発振するものであり、その発
振周波数はＬＰＦ ２２の出力電圧によって制御される
。ＶＣＯ２３の発振出力はその周波数が１／Ｎ分周器２
４で１．／Ｈに分周されたのち位相比較器２１に与えら
れる。位相比較器２１は同期分離回路１７から出力され
る水平同期信号Ｈと １／Ｎ分周器２４ｙｎｃ の出力信号との位相差に応じた電圧信号を出力してＬＰ
Ｆ ２２に与える。このようにして、八ＰＣ２０の１／
Ｎ分周器２４からは、入力する水平同期信号Ｈに同期し
たトリガ信号が出力されクロックｙｎｃ 信号発生回路２５に与えられることになる。
クロック信号発生回路２５はトリガ信号が入力する毎に
リセットされ、かつその初期状態からクロック信号の発
生を開始する。トリガ信号は擬似フレーム映像信号の水
平同期信号Ｈに同期しｙｎｃ でいるから、クロック発生回路２５から発生するタロツ
ク信号は、水平走査期間ごとにその最初の時点（水平同
期信号Ｈ）に正しくタイミングかｙｎｃ 合ったものとなる。したがって、映像信号のＡ／Ｄ変換
およびＡ／Ｄ変換されたディジタル画像データのメモリ
１６への書込みも水平走査期間ごとにその初期から歩調
のとれたタイミングで行なわれることになる。
リセットされ、かつその初期状態からクロック信号の発
生を開始する。トリガ信号は擬似フレーム映像信号の水
平同期信号Ｈに同期しｙｎｃ でいるから、クロック発生回路２５から発生するタロツ
ク信号は、水平走査期間ごとにその最初の時点（水平同
期信号Ｈ）に正しくタイミングかｙｎｃ 合ったものとなる。したがって、映像信号のＡ／Ｄ変換
およびＡ／Ｄ変換されたディジタル画像データのメモリ
１６への書込みも水平走査期間ごとにその初期から歩調
のとれたタイミングで行なわれることになる。
ところが、第４図に最もよく示されているように、フィ
ールド／フレーム変換回路のスイッチ１４の切換が垂直
同期信号Ｖ の前後で行なわれるｙｎｃ ので、この切換時点で水平同期信号Ｈか欠落ｙｎｃ しやすいという問題がある。ＡＦｃ ２０はこの水平同
期信号の欠落にも正しく追従して欠落した部分ではトリ
ガ信号が出力されないことになる。そうすると、クロッ
ク信号発生回路２５はリセットされないからクロック信
号に乱れが生し、Ａ／Ｄ変換回路１５に入力する映像信
号とクロック信号とのタイミングが正しく合致しないこ
とになる。
ールド／フレーム変換回路のスイッチ１４の切換が垂直
同期信号Ｖ の前後で行なわれるｙｎｃ ので、この切換時点で水平同期信号Ｈか欠落ｙｎｃ しやすいという問題がある。ＡＦｃ ２０はこの水平同
期信号の欠落にも正しく追従して欠落した部分ではトリ
ガ信号が出力されないことになる。そうすると、クロッ
ク信号発生回路２５はリセットされないからクロック信
号に乱れが生し、Ａ／Ｄ変換回路１５に入力する映像信
号とクロック信号とのタイミングが正しく合致しないこ
とになる。
この発明では、水平同期信号Ｈに乱れか生ｙｎｃ
しやすい垂直同期信号Ｖ の近傍で、 ＡＦＣ２０に
ｙｎｃ おけるＬＰＦ ２２の時定数を他の部分（有効な映像信
号が現われる時間帯）における時定数に比較して大きく
設定している。これにより、 ＡＰＣ２０は外乱に対し
て強くなり、入力する水平同期信号Ｈ，。。
ｙｎｃ おけるＬＰＦ ２２の時定数を他の部分（有効な映像信
号が現われる時間帯）における時定数に比較して大きく
設定している。これにより、 ＡＰＣ２０は外乱に対し
て強くなり、入力する水平同期信号Ｈ，。。
が１つくらい欠落してもそれまでの周期を維持してトリ
ガ信号を欠落させることなく出力するように働く。
ガ信号を欠落させることなく出力するように働く。
ＬＰＰ ２２における時定数の切換は、第２図に示すよ
うにコンデンサの増減によって実現することができる。
うにコンデンサの増減によって実現することができる。
ＬＰＰ ２２は演算増幅器３１．その入力抵抗３２、帰
還抵抗３３．３４ 帰還コンデンサ３５．３６等から
構成され、帰還コンデンサ３５と３６は並列に接続され
ている。コンデンサ３６にはスイッチ３７が接続されて
いる。スイッチ３７をオンしてコンデンサ３６をコンデ
ンサ３５に並列に接続することにより時定数が大きくな
る。スイッチ３７をオフしてコンデンサ３６を切離すと
時定数が小さくなる。
還抵抗３３．３４ 帰還コンデンサ３５．３６等から
構成され、帰還コンデンサ３５と３６は並列に接続され
ている。コンデンサ３６にはスイッチ３７が接続されて
いる。スイッチ３７をオンしてコンデンサ３６をコンデ
ンサ３５に並列に接続することにより時定数が大きくな
る。スイッチ３７をオフしてコンデンサ３６を切離すと
時定数が小さくなる。
時定数の切換、すなわちスイッチ３７のオン、オフ制御
は切換信号発生回路２６から出力される切換信号ＰＴｃ
によって行なわれる。フロッピィ・ディスクの近傍には
パルス発生器（図示路）が設けられ、このパルス発生器
からフロッピィ・ディスクの１回転に１個の割合で位相
パルスＰＧが発生する。このパルスＰＧは垂直同期信号
■ の少しｙｎｃ 前で生成されるように構成されている。切換信号発生回
路２６はこの位相パルスＰＧを入力として。
は切換信号発生回路２６から出力される切換信号ＰＴｃ
によって行なわれる。フロッピィ・ディスクの近傍には
パルス発生器（図示路）が設けられ、このパルス発生器
からフロッピィ・ディスクの１回転に１個の割合で位相
パルスＰＧが発生する。このパルスＰＧは垂直同期信号
■ の少しｙｎｃ 前で生成されるように構成されている。切換信号発生回
路２６はこの位相パルスＰＧを入力として。
垂直同期信号Ｖ を含むその前後の所定期間にｙｎｃ
わたってＬＰＦ ２２の時定数を大きくするための切換
信号ＰＴＣを発生する。
信号ＰＴＣを発生する。
上記実施例では分りやすくするためにフィールド／フレ
ーム変換回路の動作に伴う水平同期信号Ｈの欠落によっ
て生じる問題点を解決する構ｙｎｃ 成について説明したが、この発明は他の現象によって生
じる同様の問題点を解決することもてきる。たとえば、
フロッピィ・ディスクではその１周に１フイ一ルド分の
映像信号が記録されているので、映像信号が不連続する
境界が存在し、この境界もまた垂直同期信号■ の近
傍にある。映ｙｎｃ 像信号の不連続境界ではノイズが発生しやすく。
ーム変換回路の動作に伴う水平同期信号Ｈの欠落によっ
て生じる問題点を解決する構ｙｎｃ 成について説明したが、この発明は他の現象によって生
じる同様の問題点を解決することもてきる。たとえば、
フロッピィ・ディスクではその１周に１フイ一ルド分の
映像信号が記録されているので、映像信号が不連続する
境界が存在し、この境界もまた垂直同期信号■ の近
傍にある。映ｙｎｃ 像信号の不連続境界ではノイズが発生しやすく。
このノイズのために、映像信号から分離された水平同期
信号Ｈにずれが生じたり、ノイズがｙｎｃ 誤って水平同期信号として抽出されたり、水平同期信号
にノイズが混ったりする問題が生じる。この発明による
と垂直同期信号Ｖ の近傍でＡＦＣｙｎｃ の時定数を大きくしているからこのようなノイズに影響
されることなく、それまでの周期を正しく維持して一定
周期のトリガ信号を発生することができる。磁気テープ
に記録された映像信号にも同しようにフィールドごとに
不連続点があるので同様の問題が発生しやすい。この発
明は磁気テープから読出された映像信号にも適用可能で
ある。
信号Ｈにずれが生じたり、ノイズがｙｎｃ 誤って水平同期信号として抽出されたり、水平同期信号
にノイズが混ったりする問題が生じる。この発明による
と垂直同期信号Ｖ の近傍でＡＦＣｙｎｃ の時定数を大きくしているからこのようなノイズに影響
されることなく、それまでの周期を正しく維持して一定
周期のトリガ信号を発生することができる。磁気テープ
に記録された映像信号にも同しようにフィールドごとに
不連続点があるので同様の問題が発生しやすい。この発
明は磁気テープから読出された映像信号にも適用可能で
ある。
第１図はフィールド映像信号をフロッピィ・ディスクか
ら読出してフレーム・メモリに書込むための回路構成を
示すブロック図 第２図は第１図に示す自動周波数制御
回路における低域通過フィルタの具体的構成例を示す回
路図である。 第３図は第１図に示す回路の全体的な動作を示すタイム
・チャート、第４図は第３図におけるタイム・チャート
の垂直同期信号部分を拡大して示すタイム・チャートで
ある。 １５・・Ａ／Ｄ変換回路 １６・フレーム・メモリ １７・同期分離回路 ２０・自動周波数制御回路（ＡＦＣ ２２・低域通過フィルタ（ＬＰＰ ） ２５・・クロック信号発生回路 ２Ｂ・・切換信号発生回路 ３５、３６・・コンデンサ ３７ スイッチ。
ら読出してフレーム・メモリに書込むための回路構成を
示すブロック図 第２図は第１図に示す自動周波数制御
回路における低域通過フィルタの具体的構成例を示す回
路図である。 第３図は第１図に示す回路の全体的な動作を示すタイム
・チャート、第４図は第３図におけるタイム・チャート
の垂直同期信号部分を拡大して示すタイム・チャートで
ある。 １５・・Ａ／Ｄ変換回路 １６・フレーム・メモリ １７・同期分離回路 ２０・自動周波数制御回路（ＡＦＣ ２２・低域通過フィルタ（ＬＰＰ ） ２５・・クロック信号発生回路 ２Ｂ・・切換信号発生回路 ３５、３６・・コンデンサ ３７ スイッチ。
Claims (2)
- （１）磁気記録媒体から読取ったアナログ映像信号をデ
ィジタル画像データに変換してメモリに書込むに際して
、上記映像信号のディジタル画像データへの変換および
メモリへの書込みのためのタイミング・クロック信号の
発生を上記映像信号から分離した水平同期信号ごとに同
期させる装置において、 上記映像信号から分離した水平同期信号の自動周波数制
御回路の時定数を制御可能とし、上記映像信号の垂直同
期信号の近傍で上記時定数を相対的に大きくすることを
特徴とする、映像信号のメモリへの書込方法。 - （２）磁気記録媒体から読取ったアナログ映像信号をメ
モリに書込むためにディジタル画像データに変換するＡ
／Ｄ変換回路、 上記Ａ／Ｄ変換回路におけるＡ／Ｄ変換タイミングを制
御するタイミング・クロック信号発生回路、 上記映像信号から水平同期信号を分離する同期分離回路
、 可変な時定数を有し、時定数に応じた応答速度で、上記
同期分離回路によって分離された水平同期信号に同調し
たトリガ信号を発生し、このトリガ信号によって上記タ
イミング・クロック発生回路をリセットする自動周波数
制御回路、および上記映像信号の垂直同期信号の近傍で
、上記自動周波数制御回路の時定数が相対的に大きくな
るように切換制御する手段、 を備えた映像信号のメモリへの書込装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257017A JPH04137884A (ja) | 1990-09-28 | 1990-09-28 | 映像信号のメモリへの書込方法および装置 |
| US07/757,016 US5206768A (en) | 1990-09-28 | 1991-09-09 | Method and apparatus for writing video signal in memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257017A JPH04137884A (ja) | 1990-09-28 | 1990-09-28 | 映像信号のメモリへの書込方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137884A true JPH04137884A (ja) | 1992-05-12 |
Family
ID=17300579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257017A Pending JPH04137884A (ja) | 1990-09-28 | 1990-09-28 | 映像信号のメモリへの書込方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5206768A (ja) |
| JP (1) | JPH04137884A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750926B2 (ja) * | 1991-07-08 | 1995-05-31 | 三星電子株式会社 | ジッタ検出回路 |
| US5982453A (en) * | 1996-09-25 | 1999-11-09 | Thomson Consumer Electronics, Inc. | Reduction of visibility of spurious signals in video |
| FR3088124A1 (fr) * | 2018-11-06 | 2020-05-08 | Stmicroelectronics (Rousset) Sas | Procede d'elaboration de signaux declencheurs pour une commande d'une interface multimedia, et circuit integre correspondant |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444831A (en) * | 1977-09-13 | 1979-04-09 | Nec Corp | Correcting equipment for time-axis error |
| JPH07105936B2 (ja) * | 1987-03-16 | 1995-11-13 | パイオニア株式会社 | 読取信号の時間軸制御装置 |
| GB2202709B (en) * | 1987-03-24 | 1991-05-01 | Sony Corp | Time base correcting apparatus |
-
1990
- 1990-09-28 JP JP2257017A patent/JPH04137884A/ja active Pending
-
1991
- 1991-09-09 US US07/757,016 patent/US5206768A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5206768A (en) | 1993-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6043707B2 (ja) | 位相変換装置 | |
| EP0508767B1 (en) | Synchronizing clock generator | |
| JPH04137884A (ja) | 映像信号のメモリへの書込方法および装置 | |
| JPH05130448A (ja) | 水平ａｆｃ回路 | |
| US5319467A (en) | Video tape recorder for recording a video signal with an additional time-base reference signal | |
| KR0138345B1 (ko) | 디지탈 자동주파수조정(afc) 방법 및 장치 | |
| EP0487184B1 (en) | Circuit for recording and reproducing time base error corrector reference signal | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| KR0132984B1 (ko) | Cdg재생시스템의 고속모드절환장치 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPS62239684A (ja) | 磁気記録再生装置 | |
| JPH08172608A (ja) | 映像信号処理装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPH0686230A (ja) | 映像信号記録再生装置 | |
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPH082100B2 (ja) | 時間軸誤差補正装置 | |
| JPH04263578A (ja) | 水平同期信号補正回路 | |
| JPH01220996A (ja) | 高速位相合せ回路 | |
| JPS60151877A (ja) | デ−タ再生装置 | |
| JPH0620295B2 (ja) | 時間軸補正装置 | |
| JPH03198592A (ja) | 時間軸補正回路 | |
| JPS60138778A (ja) | デ−タ再生装置 | |
| JPH04196785A (ja) | カメラ一体型ｖｔｒ |