JPH0690695B2

JPH0690695B2 - コンピュータ・システムおよびシステム拡張装置

Info

Publication number: JPH0690695B2
Application number: JP4165858A
Authority: JP
Inventors: 広尚曽根; 一雄関家
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1992-06-24
Filing date: 1992-06-24
Publication date: 1994-11-14
Anticipated expiration: 2009-11-14
Also published as: KR960006507B1; JPH0635825A; US5524217A; TW216454B; KR940000985A; EP0576241A1

Description

【発明の詳細な説明】

【０００１】以下この発明をつぎの順序で説明する。産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段実施例Ａ．概要Ｂ．バス・サイクル信号変換／逆変換部バス・サイクル・モニタバス・サイクル・トランスミッタバス・サイクル・レシーババス・サイクル・ジェネレータＣ．パケット・データ送受信部Ｄ．雑信号変換／逆変換部Ｅ．非パケット・データ送受信部Ｆ．クロック送受信部Ｇ．マイクロチャネル・アーキテクチャの信号の説明発明の効果

【０００２】

【産業上の利用分野】この発明はコンピュータ・システ
ムのバスを拡張ボックスのバスまたは他のコンピュータ
・システムのバスに、信号形態がバスと異なる信号伝送
路を介して結合するバス結合装置に関し、とくにワイヤ
ード・オア信号線をインターロックなしに結合できるよ
うにするものである。

【０００３】

【従来の技術】従来パーソナル・コンピュータの機能を
拡張する場合、バスの信号線すべてをコネクタ等を介し
てそのまま引出し、拡張ボックス内のバスに結合するよ
うにするのが普通であった。しかしパーソナル・コンピ
ュータの性能が年々高機能化するにつれてバスの信号に
高速の信号が増え、また信号線の本数も極めて多くな
り、つぎのような問題が生じてきた。（１）高速の信号が搬送される信号線を長く引き回す
と、信号波形が劣化してしまう。（２）高速の信号により不要輻射の問題が生じる。（３）外部雑音が侵入しやすくなり、誤動作しやすくな
る。（４）信号線が多いため多極コネクタを利用せざるを得
ない。（５）多極コネクタにより信頼性が低下する。そして以上の問題のために高機能のパーソナル・コンピ
ュータの拡張性が著しく制限されていた。

【０００４】そこで通信リンクを介してコンピュータの
バスを他のコンピュータのバスや周辺装置のバスに結合
することが提案されている。特開昭５９−７１５２７号
公報のコンピュータ・システムは、ホスト・プロセッサ
と遠隔装置とを一本の通信リンクで結合し、さらにサイ
クル・スチール転送をサポートするようにしている。ま
た特開平３−４３５１号公報のシステム・バス・データ
・リンク装置は、たとえば２つのパラレル・バスをシリ
アル・リンクで接続するために特別なリンクモジュール
をそれぞれのパラレル・バスに設けている。一方のパラ
レル・バスのシステム・イニシエータから他方のパラレ
ル・バスのシステム・ターゲットにデータが送出される
ときに、当該一方のパラレル・バスのリンク・モジュー
ルが他方のパラレル・データをシミュレートし、さらに
パラレル・データをシリアル・データに変換して他方の
パラレル・バスに送出する。他方のパラレル・バスのリ
ンク・モジュールはシリアル・データをパラレルデータ
に変換し、さらにシステム・イニシエータをシミュレー
トしてシステム・ターゲットにパラレル・データを転送
する。

【０００５】ところで以上のようなシステム同志を通信
路で結合する構成においては、ワイヤード・オア信号線
の扱いに留意する必要がある。すなわちパーソナル・コ
ンピュータ等のバスにおいては不特定多数のデバイスが
特定の要求を伝えるために、同じ信号線をオープン・コ
レクタまたはオープン・ドレイン型の駆動素子で駆動
し、信号線上で負論理のＯＲを採るようにすることがあ
る。このような信号線にはたとえばマイクロチャネル
（米国インターナショナル・ビジネス・マシーンズ社の
商標）仕様のバス・アーキテクチャの割り込み要求信号
線がある。このような信号線を、信号形態がバスと異な
る伝送路たとえば光ファイバ通信路を介して結合するに
際し、単純に信号レベルを送信し合ってそれぞれの通信
路の行き先でオープン・コレクタによるワイヤード・オ
アに参加するようにすると、つぎのような身動きのでき
ない情況が発生する（インターロック）。

【０００６】（１）一方のシステムで１つのデバイスが
信号線をＬｏに駆動し、このレベルを通信路を介して他
方のシステムに送信し、他方のシステムで信号線がＬｏ
にされる。すると当該他方のシステムの信号線のレベル
Ｌｏが通信路を介して一方のシステムに送信され、一方
のシステムの信号線をＬｏに駆動する。さきのデバイス
が当該一方のシステムでＬｏの駆動を止めても、通信路
から送られたレベルで信号線がＬｏに駆動され続ける。（２）上の問題は通信路自身がＬｏ駆動している場合に
は、その通信路を介してＬｏ防止できる。しかしながら
通信路の両側で同時に別々のデバイスがＬｏに駆動した
場合には、やはり通信路が両側をＬｏに駆動し続けると
いう情況が発生する。

【０００７】なおこの発明と関連する先行文献としては
つぎのものがある。IBM Technical Disclosure Bulleti
n, Vol. 28, No. 6, pp2346-2347, "STACKABLE UNIT PA
CHAGING CONCEPT",（１９８５年１１月）：この献は、
拡張可能なバスを具備する機能ユニットを用い、１つの
機能ユニットのハウジングの上に他の機能ユニットを載
置すると、コネクタを介して両機能ユニットの間の間の
信号線が結合される技術を開示している。IBM technica
l Disclosure Bulletin, vol. 26, No. 10A, pp5147-51
52, "EXTENDED DATA BUS WITH DIRECTION AND ENABLE C
ONTROL FEATURES",（１９８４年３月）：この文献はコ
ンピュータ・システムと拡張システムとをパラレルにリ
ンクし、ＤＭＡ要求があったときに、この要求がどちら
のシステムから生じたものかを検出してデータの転送方
向等を制御することを開示している。特開昭５６−１６６５３６号公報：この公報はインター
フェース・バスの間に一対のエクステンダを設けエクス
テンダの間で非同期通信制御を行い、インターフェース
・バスの間の非同期通信を行う技術を開示している。ま
た光ケーブルを用いてパラレルに２つのバスを結合する
ことを開示している。 IBM technical Disclosure Bulletin, vol. 19, No. 8,
pp3139-3143, "SERIAL CHANNEL TO I/O INTERFACE",
（１９７７年１月）：この文献は、パラレルＩ／Ｏイン
ターフェースを置き換えるシリアルＩ／Ｏインターフェ
ースを開示している。このインターフェースはフラグと
これに続くシリアルデータからなるフレームまたはパケ
ットを用いてシリアルにデータを転送している。特開平３−８８０５５号：この公報にはシリアル・チャ
ネルをパラレルバス上のデバイスと結合するエクステン
ダにおいてデータ・チェーン（ＣＣＷレコード）のフラ
グとコマンド・チェーン（ＣＣＷレコードのリンク）の
フラグとを設けることを開示されている。特願平３−１５９２６号：この出願にはチャネルとデバ
イスとの間でシリアルにデータを転送する際にマイクロ
コードルーチンを利用して高速化を図ることが記載され
ている。特開昭６２−２５１９５１号：この出願にはシリアル・
チャネルとパラレル・デバイスを結合するエクステンダ
において転送バイト・カウントをコマンド・フィールド
に含めるととが開示されている。特開平２−２３０３５６号公報：この出願には割り込み
信号を拡張システムから本体のシステムに通知するとき
に、レジスタにレベルを保持し、本体側が覗くようにし
ている。特開平１−９３９４１号公報：この出願にはパラレルな
信号のスナップショットをシリアルに転送し、シフトレ
ジスタに保持させることが開示されている。しかしながら、いずれの文献も２つのシステムのバスの
間を、信号形態がバスと異なる伝送路で結合した場合に
生じる、ワイヤード・オア信号線のインターロックにつ
いてはなんら示唆していない。

【０００８】

【発明が解決しようとする課題】この発明は上述のワイ
ヤード・オア信号線のインターロックを解消できるよう
にすることを目的としている。

【０００９】

【課題を解決するための手段】この発明では以上の目的
を達成するために、つぎのような構成を採用している。
まず通常のバス上の信号伝送形態と異なる信号伝送形態
の通信路を介して結合された第１のシステムおよび第２
のシステムのそれぞれに、他方のバスのワイヤード・オ
ア信号線のレベルを代弁する代弁機構を設ける。それぞ
れのシステムのワイヤード・オア信号線のレベルは通信
路を介して他方のシステムの代弁機構に送られる。そし
てシステムの代弁機構が、所定のレベルの時には、当該
システムは当該ワイヤード・オア信号線のレベルを他方
のシステムに送らないようにする。このようにしてレベ
ルの送信が両システム間をエコーし続けるのを回避し、
インターロックを解消する。両システムにはさらに他方
のシステムの代弁機構のミラー・イメージをなす再代弁
機構を設ける。上述のように代弁機構へのレベル送信の
禁止により（他方のシステムの代弁機構が所定のレベル
のため）、一時的に当該代弁機構が、他方のシステムの
デバイスが出力しているワイヤード・オアのレベルを再
現しなくなることがあるが、当該他方のシステムの代弁
機構が所定のレベルから解除されたときに、当該他方の
システムの再代弁機構のレベルとワイヤード・オア信号
線のレベルとの不一致に基づいて所定のレベルが一方の
システムの代弁機構に送信されるようになる。こうして
エコーによるインターロックを回避しつつ、しかもレベ
ルを確実に送信し合える。

【００１０】またレベルが同時に送信されたときには、
一方のシステムでのみ代弁機構がレベルを受信し、他方
のシステムの代弁機構は送信レベルを破棄するようにす
る。このようにすれば、同時送信によるインターロック
も回避できる。この場合も再代弁機構により、後の適宜
な時点でレベルが送信される。

【００１１】

【実施例】以下この発明の１実施例について図面を参照
して説明する。

【００１２】Ａ．概要図１はこの発明の一実施例の使用態様を示すもので、こ
の図において、１はいわゆるノートブック型のコンパク
ト・パーソナル・コンピュータであり、このパーソナル
・コンピュータ１が光ファイバ・アッセンブリ２を介し
て拡張ボックス３に結合されている。このパーソナル・
コンピュータ１はたとえば日本アイ・ビー・エム株式会
社のＰＳ／５５ｎｏｔｅであり、バスとしてマイクロチ
ャネル（米国インターナショナル・ビジネス・マシーン
ズ社の商標）仕様のバスを採用している。拡張ボックス
３はマイクロチャネル用のスロット、ＳＣＳＩ標準スロ
ット（ＤＡＳＤ用）、シリアル・ポート、パラレル・ポ
ート等を有している。

【００１３】図２に示すように、パーソナル・コンピュ
ータ１の所定のスロット１ａにオプティカル・シリアル
・マイクロチャネル・カード（ＯＳＭＣカード）４が装
着されている。ＯＳＭＣカード４には光電変換アッセン
ブリ５、ＯＳＭＣコントローラ６、ロケーション・マッ
プ（ＳＲＡＭ）７が実装されている。他方拡張ボックス
３にも光電変換アッセンブリ８、ＯＳＭＣコントローラ
９、ロケーション・マップ（ＳＲＡＭ）１０が設けられ
ている。そしてＯＳＭＣカード４の光電変換アッセンブ
リ５と拡張ボックス３の光電変換アッセンブリ８との間
に光ファイバ・アッセンブリ２が接続される。光ファイ
バ・アッセンブリ２は６本の光ファイバ・リンクからな
り、たとえば１０メートルの長さとなっている。光ファ
イバ・リンクのそれぞれは、パーソナル・コンピュータ
１から拡張ボックス３へ信号を伝送するキャリア・クロ
ック・リンク、パケット・リンクおよび調停リンクなら
びに拡張ボックス３からパーソナル・コンピュータ１へ
信号を伝送するキャリア・クロック・リンク、パケット
・リンクおよび調停リンクである。

【００１４】図３はＯＳＭＣカード４のＯＳＭＣコント
ローラ６および拡張ボックスのＯＳＭＣコントローラ９
の構成を示す。ＯＳＭＣコントローラ６、９はほぼ同様
の構成を有している。以下ではとくに必要な場合を除い
てどちらのＯＳＭＣコントローラか言及しない。そのか
わり説明の対象となっているものを一次側と呼び、相手
方を二次側と呼ぶことにする。

【００１５】図３において、左側は一次側システムのマ
イクロチャネル仕様のバス１１へのインターフェースで
あり、右側は光電変換アッセンブリ５（符号は必要な場
合を除いてパーソナル・コンピュータ１側のものを用い
る）さらには光ファイバ・アッセンブリ２（図２）への
インターフェースである。ＯＳＭＣコントローラ６はバ
ス・サイクル信号変換／逆変換部１２、雑信号変換／逆
変換部１３、パケット・データ送受信部１４、非パケッ
ト・データ送受信部１５およびクロック送受信部１６等
からなっている。

【００１６】図３のマイクロチャネル仕様のバス１１の
信号（詳細は「マイクロチャネル・アーキテクチャの信
号の説明」の欄を参照されたい）は、これらバス・サイ
クル信号変換／逆変換部１２、雑信号変換／逆変換部１
３、パケット・データ送受信部１４、および非パケット
・データ送受信部１５により、変換され、一部省略され
たのち、一次側システムの光電変換アッセンブリ８を介
して二次側システムに送られる。また二次側システムの
マイクロチャネルの信号も同様にして変換され、省略さ
れ、二次側システムの光電変換アッセンブリ８を介して
一次側システムに送られる。

【００１７】一次側システムに送られた光信号は一次側
システムの光電変換アッセンブリ５を介して図３のバス
・サイクル信号変換／逆変換部１２、雑信号変換／逆変
換部１３、パケット・データ送受信部１４および非パケ
ット・データ送受信部１５に供給され、ここでマイクロ
チャネルの信号に戻される。二次側システムに送られた
光信号も同様にしてマイクロチャネルの信号に戻され
る。

【００１８】図３のＯＳＭＣコントローラではマイクロ
チャネルの信号のうちとくにタイミングの遅れが問題に
なる信号を非パケット・データ送信部１５で処理し、他
の信号のうちバス・サイクルに関連する信号をバス・サ
イクル信号変換／逆変換部１２およびパケット・データ
送受信部１４で処理し、残りを雑信号変換／逆変換部１
３および先のパケット・データ送受信部１４で処理す
る。以下これらを詳細に説明する。

【００１９】Ｂ．バス・サイクル信号変換／逆変換部図５および図６は図３の詳細を示し、図４は図５および
図６がどのような配置で組み合わされるかを示してい
る。図５はとくにバス・サイクル信号変換／逆変換部１
２およびパケット・データ送受信部１４を示す。この図
において、バス・サイクル信号変換／逆変換部１２は、
バス・サイクル・モニタ１７、バス・サイクル・トラン
スミッタ１８、アドレス・キャッシュ１９、バス・サイ
クル・ジェネレータ２０およびバス・サイクル・レシー
バ２１からなっている。

【００２０】バス・サイクル・モニタ

【００２１】バス・サイクル・モニタ１７は図７に示す
ように動作する。状態０；アイドル状態。もし−Ｓ０または−Ｓ１がアサ
ートされたら、状態２に遷移する。状態１；アドレスが有効である。もし−ＡＤＬがアサー
トされ、アドレスがロケーション・マップ７で発見され
たら状態２に遷移する。もし−Ｓ０および−Ｓ１がネゲ
ートされたら、状態０に遷移する。状態２；二次側バスサイクルであればバス・サイクル・
トランスミッタ１８を起動する。もし−ＣＭＤが発見さ
れたら状態３に遷移する。状態３；書き込みサイクルであれば書き込みデータは有
効である。もし−ＣＭＤがネゲートされるなら状態０に
遷移する。

【００２２】バス・サイクル・トランスミッタバス・サイクル・トランスミッタ１８は、一次側システ
ムで開始され二次側システムで完結すべきバス・サイク
ルに関連するマイクロチャネルの信号のパケット化およ
びパケットの転送を、パケット・データ送受信部１４に
要求するものである。パケット・データ送受信部１４は
信号転送の要求に応じてパケットを生成し、二次側シス
テムに伝送する。二次側システムに伝送されたパケット
はマイクロチャネルの信号の再生成に用いられる。パケ
ットは図８に示すようにコマンド・フィールド、引数フ
ィールドおよび補償フィールドからなり、いずれのフィ
ールドも１０ビットである。コマンドの種類は図９に示
すとおりである。また引数フィールドにはアドレスや転
送データが詰められる。補償フィールドは他のフィール
ドが転送されないときにパケットに詰められる。補償フ
ィールドの空引数は複数の特定のビットパターンの１つ
をとる。空引数のビットパターンを適宜選択して、転送
信号の直流成分をカットするようにしている。なおパケ
ット送受信部１４の詳細については後に説明する。

【００２３】バス・サイクル・トランスミッタ１８はバ
ス・サイクルのアドレスの局所性を利用してアドレス情
報の転送を省略できるようになっている。すなわちアド
レス・キャッシュ１９は前回のバス・アクセスのアドレ
スをストアできるようになっており、今回のアドレスか
ら前回のアドレスを引いたものが０、１または２の場合
にはコマンドのフィールドにその情報を含め、その代わ
りアドレスの転送を省略する。

【００２４】バス・サイクル・トランスミッタ１８は図
１０に示すように動作する。状態０；アイドル状態。もしバス・サイクル・モニタ１
７がバス・サイクルを発見したら状態１に遷移する。状態１；アドレス・キャッシュ１９をアクセスし、バス
・アドレスをキャッシュ・アドレスと比較する。もし
（バス・アドレス−キャッシュ・アドレス）が０、＋１
または＋２であればキャッシュ・ヒットであり、そうで
なければキャッシュ・ミスである。もしバス・サイクル
・モニタがバス・サイクル・トランスミッタ１８を起動
するなら状態２に遷移し、そうでなければ状態０に遷移
する。状態２；コマンド・パケットの送出を要求し、ＣＤＣＨ
ＲＤＹをネゲートする。アドレス・キャッシュ１９を更
新する。もしキャッシュ・ヒットで、かつ読み出し動作
であれば、状態５に遷移する。もしキャッシュ・ヒットで、かつ書き込み動作であれ
ば、状態４に遷移する。もしキャッシュ・ミスであれ
ば、状態３に遷移する。状態３；アドレス・パケットの送出を要求する。もし読
み出し動作であれば、状態５に遷移する。もし書き込み
動作であれば、状態４に遷移する。状態４；データ・パケットの送出を要求し、状態５に遷
移する。状態５；二次側システムに送出したバス・サイクルの完
了を待つ。二次側バス・サイクルに対するＡＣＫが戻っ
たら状態６に遷移する。状態６；ＣＤＣＨＲＤＹをアサートする。もし読み出し
動作であれば、戻されたデータを出力する。状態０に遷
移する。

【００２５】バス・サイクル・レシーババス・サイクル・レシーバ２１は二次側システムから一
次側システムに転送されるべきバス・サイクルの情報に
基づいてバス・サイクル・ジェネレータ２０を起動させ
て二次側システムのバス・サイクルの信号を一次側シス
テムで再生させる。パケット・データ送受信部１４は二
次側システムからのパケットをデコードし、バス・サイ
クル・レシーバ２１に送る。バス・サイクル・レシーバ
２１は必要であればアドレス・キャッシュ１９を参照し
てアドレスを生成し、バス・サイクル・ジェネレータ２
０に供給する。また二次側システムから一次側システム
に送出されたバス・サイクルが完了しそうな時点でＡＣ
Ｋのパケットを一次側システムに送出するようにパケッ
ト・データ送受信部１４に要求する。

【００２６】バス・サイクル・レシーバ２１は図１１に
示すように動作する。状態０；アイドル状態。もし一次側バス・サイクル・コ
マンドを識別したら、状態１に遷移する。状態１；コマンド・パケットのキャッシュ状態データを
利用して実効アドレスを計算する。もしアドレスの増分
値が^１１^であれば、キャッシュ・アドレスを捨てる。状態２；コマンド・パケットの受信を完了する。もしパ
リティ不良であれば、状態１に遷移し、エラーフラグを
立てる。もしキャッシュ・ヒットであれば、バス・サイ
クル・ジェネレータ２０を起動し、アドレス・キャッシ
ュ１９を更新する。もしキャッシュ・ヒットで読み出し
動作なら、状態５に遷移する。もしキャッシュ・ヒット
で書き込み動作なら、状態４に線逸する。もしキャッシュ・ミスなら、状態３に遷移する。状態３；アドレス・パケットを受信する。全アドレスを
受信後にバス・サイクル・ジェネレータ２０を起動し、
アドレス・キャッシュ１９を更新する。もし読み出し動
作なら、状態５に遷移する。もし書き込み動作なら、状
態４に遷移する。状態４；データ・パケットを受信し、状態５に遷移す
る。状態５；二次側システムに送出されてきたバス・サイク
ルが終了しそうになる時点まで待つ。もしバス・サイク
ル・ジェネレータ２０がバス・サイクルの終了が間近で
あることを通知してきたら、状態６に遷移する。状態６；二次側システムで開始されたバス・サイクル用
にＡＣＫパケットの送出を要求する。もし読み出し動作
であれば読み出しデータのパケットの送出を要求する。
状態０に遷移する。

【００２７】バス・サイクル・ジェネレータバス・サイクル・ジェネレータ２０は二次側システムで
開始されたバス・サイクルを一次側システムにおいて再
生する。実効アドレスを出力できるようになると、バス
・サイクル・レシーバ２１がバス・サイクル・ジェネレ
ータ２０を起動する。バス・サイクル・ジェネレータ２
０で再生されたバス・サイクルに対する一次側システム
のマイクロチャネルの信号は二次側システムのマイクロ
チャネル・バス１１に送出される。

【００２８】バス・サイクル・ジェネレータ２０の動作
は図１２に示すとおりである。状態０；アイドル状態。もしバス・サイクル・レシーバ
に起動されれば、状態１に遷移する。状態１；−Ｓ０または−Ｓ１をアサートし、状態２に遷
移する。状態２；−ＡＤＬをアサートする。もし読み出し動作で
あれば、状態３に遷移する。もし書き込み動作であれ
ば、データが到着するのを待ってそののち状態３に遷移
する。状態３；−ＡＤＬをネゲートし、−ＣＭＤをアサートす
る。ＣＨＲＤＹＲＴＮをサンプルし、デフォルト／サイ
クルか拡張サイクルかを区別する。状態４；−Ｓ０または−Ｓ１をネゲートする。もしデフ
ォルト・サイクルであれば、−ＣＭＤのアサートののち
４０ｎ秒待って、状態６に遷移する。もし拡張サイクル
であれば、−ＣＭＤのアサートののち１４０ｎ秒待ち、
ＣＨＲＤＹＲＴＮがハイ・レベルであれば状態６に遷移
し、ＣＨＲＤＹＲＴＮがローレベルであれば状態５に遷
移する。状態５；非同期拡張サイクル。ＣＨＲＤＹＲＴＮがハイ
レベルになるのを待って状態６に遷移する。状態６；ＡＣＫを戻す準備ができたことをバス・サイク
ル・レシーバ２１に通知する。６０ｎ秒待って状態７に
遷移する。状態７；バス・サイクルを終了する。もしＤＭＡＩ０
サイクルでなければ、−ＣＭＤをネゲートし、状態０に
遷移する。もしＤＭＡＩＯサイクルであれば、−ＴＣ
を受信するまで待つか、または調停リンクを介して二次
側バスにおける−ＣＭＤの終了を受け取ったのち−ＣＭ
Ｄをネゲートし状態０に遷移する。

【００２９】図１３および図１４は一次側システムから
一次側システムに対する１６ビット書き込みアクセスお
よび読み出しアクセスがどのように行われるかを示す。
個々の機能ブロックがどのように動作するかについては
すでに述べているので、ここでは詳細な説明は省略す
る。

【００３０】Ｃ．パケット・データ送受信部さらに図５を参照してパケット・データ送受信部１４に
ついて説明する。図５において、パケット・データ送受
信部１４はパケット優先付け部２２、パケット・エンコ
ーダ２３、シリアライザ２４、マーク／スペース補償部
２５、変調部２６、デコーダ２７、デシリアライザ２
８、ＰＬＬ部２９および復調部３０を有している。

【００３１】パケット優先付け部２２は図１５に示すよ
うな優先度にしたがってパケットを生成するようにパケ
ット・エンコーダ２３に要求を行う。パケット・エンコ
ーダ２３はパケット優先付け部２２からのパケット生成
要求に応じてパケットを生成する。１０ビットからなる
パケット・フィールドの各々はシリアライザ２４に供給
され、５つのビット対の列として出力される。ビット対
の列は変調部２６に供給され、クロックの立ち下がりで
各ビット対の一方のビットを光電変換アッセンブリ５へ
の駆動線２７に順次出力し、また立ち上がりで各ビット
対の他方のビットを同様に駆動線１７に出力する。変調
部２６からの出力は光電変換アッセンブリ５および光フ
ァイバ・アッセンブリ２を介して二次側システムに供給
される。

【００３２】マーク／スペース補償部２５は補償用の空
データ・フィールドを用いて信号伝送路上の直流成分を
削減するためのものであり、マーク（^１^）の多いとき
にはスペース（^０^）の多い空データ・フィールドを挿
入し、スペースが多いときにはマークの多い空データ・
パケットを挿入する。

【００３３】変調部２６は図１６に示すようにバッファ
２８ａ、インバータ２９ａ、ラッチ３０ａ、３１、３
２、ＡＮＤ回路３３、３４、ＯＲ回路３５からなってい
る。変調部２６には転送ビット対Ｘｂｉｔ０およびＸｂ
ｉｔ１とともにクロック送受信部１６（図３）のクロッ
ク発生器３６からクロックが供給されている。このクロ
ックはバッファ２８ａを介してＸＢｃｌｏｃｋとされ、
ゲート３１、３２およびＡＮＤ回路３３を制御する。ま
たインバータ２９ａを介してＸＣｃｌｏｃｋとされラッ
チ３０ａおよびＡＮＤ回路３４を制御する。転送ビット
対Ｘｂｉｔ０およびＸｂｉｔ１は図１７に示すようにＸ
ビット列に合成され、駆動線２７を介して光電変換アッ
センブリ５に供給される。クロック発生器３６で生成さ
れたクロックはインバータ３７を介して転送クロックＸ
ＣＬＯＣＫとされて光電変換アッセンブリ５に供給され
て二次側システムに送られ、伝送信号の復調に用いられ
る。図１７から明らかなように転送データのビット・レ
ートはクロックの２倍になっている。したがってクロッ
クの発生の処理に関連する回路は比較的低速のもので済
む。

【００３４】二次側システムから送られてくるビット列
は復調部３０でビット対の列に変換され、さらにデシリ
アライザ２８でパケット・フィールドに変換され、パケ
ット・デコーダ２７に供給される。ＰＬＬ部２９はパケ
ット・フィールドの同期を検出してパケット・フィール
ドを抽出するのに用いられる。パケット・デコーダ２７
はパケットに応じた制御信号やデータをバス・サイクル
変換／逆変換部１２のバス・サイクル・レシーバ２１や
雑信号変換／逆変換部１３のＩＲＱレシーバ３８やＭＳ
Ｃレシーバ３９に供給し、二次側システムのマイクロチ
ャネルの信号が一次側のマイクロチャネル・バス１１に
送出されるようにする。

【００３５】復調部３０は図１８に示すようにバッファ
４０、インバータ４１、ラッチ４２、４３、４４からな
り、図１９に示すように一次側システムから送られてき
たビット列Ｒｂｉｔ列およびクロックＲＣＬＯＣＫから
ビット対の列を復調する。

【００３６】Ｄ．雑信号変換／逆変換部つぎに図６等を参照して雑信号変換／逆変換部１３につ
いて説明する。図６において、雑信号パケット変換／逆
変換部１３は−ＩＲＱｎ信号、ＣＨＲＥＳＥＴ信号およ
び−ＰＲＥＥＭＰＴ信号の処理等をするものであり、Ｉ
ＲＱ処理部４５およびＭＳＣ（その他の）処理部４６と
からなっている。

【００３７】ＩＲＱ処理部ＩＲＱ処理部４５はＩＲＱシャドウ・レジスタ４６、Ｉ
ＲＱシャドウ・シャドウ・レジスタ４７、ＩＲＱ要求優
先付け部４８、ＩＲＱトランスミッタ４９およびＩＲＱ
レシーバ５０等からなっている。ここでは説明の理解を
助けるために−ＩＲＱｎ信号について説明しておく。−
ＩＲＱｎ信号は本来の割り込み要求信号の−ＩＲＱ３〜
７、−ＩＲＱ９〜１２、−ＩＲＱ１４および−ＩＲＱ１
５のほかに−ＣＨＣＫも便宜上含む。これらの信号はア
クティブ・ローのワイアード・オア型の信号であり、オ
ープン・コレクタ型の駆動素子で駆動される。たとえば
図２０に示すように所定の周辺装置（アダプタ）がＭＰ
Ｕに割り込みを要求するときには、当該周辺装置に割り
当てられている−ＩＲＱｎ線をロー（低電位）に駆動す
る（Ａ）。周辺割り込みコントローラ（ＰＩＣ。図示し
ない）はこの信号を検出して、ＭＰＵに割り込み要求−
ＩＮＴを送出し（Ｂ）、サービス中レジスタをセットす
る（Ｃ）。ＭＰＵは対応する割り込み処理ルーチンを実
行する。割り込み処理ルーチンの終了に応じてＭＰＵは
ＥＯＩ（割り込み終了）を周辺装置のアダプタに通知
し、−ＩＲＱｎ線をハイ（高電位）にさせる（Ｄ）。Ｍ
ＰＵは周辺割り込みコントローラのサービス中にレジス
タにＥＯＩを通知し、つぎの−ＩＮＴをイネーブルにす
る（Ｅ）。ＭＰＵは割り込み処理ルーチンを終了してつ
ぎのプロセスを実行する（Ｆ）。ところで−ＩＲＱｎ線
のレベルを一次側システムおよび二次側システムの間で
伝送する場合には、つぎの点に留意する必要がある。第
１に、エコーにより、永久にロー駆動が解除されなくな
ることである。すなわち、一方のシステムで所定の周辺
装置が−ＩＲＱｎ線をロー駆動して、これを他方のシス
テムに転送し、他方のシステムの−ＩＲＱｎ線をロー駆
動した場合、他方のシステムのロー駆動がさらに一方の
システムに戻され、このため、当該所定の周辺装置の割
り込み処理が終了して−ＩＲＱｎ線の駆動を停止して
も、ロー駆動状態が続いてしまうおそれがある。第２に
双方のシステムの周辺装置が同じレベルの−ＩＲＱｎ線
をほぼ同時に駆動し、そのロー駆動を相互に転送し合っ
た場合である。この場合もロック状態になる。

【００３８】この実施例では、まずシャドウ・レジスタ
４６を−ＩＲＱｎ線ごとに設けて二次側システムの−Ｉ
ＲＱｎ線の状態を代理させ、さらにシャドウ・レジスタ
が二次側システムの−ＩＲＱｎ線のロー駆動状態を指示
するときは、たとえ一次側システムの−ＩＲＱｎ線がロ
ー駆動されてもそれを二次側システムに通知しないよう
にした。通知されなかったロー駆動状態は後にシャドウ
・シャドウ・レジスタ４７と比較して再送信する。これ
については後述する。このようにすればロー駆動状態の
通知がエコーされず、エコーによるロックが解決され
る。二次側の−ＩＲＱｎ線のレベルを一次側のシャドウ
・レジスタ４６に代理させるには、二次側の−ＩＲＱｎ
線のレベルの反転の都度ＩＲＱパケットを二次側システ
ムから一次側システムに送信する。

【００３９】第２の問題は通信プロトコールで解決す
る。まず一次側システムから送られるＩＲＱパケットに
対して二次側システムは応答パケットを返送する。そし
て一次側システムからＩＲＱパケットを送信したのち、
まだ応答パケットを受け取っていないときに、二次側か
らＩＲＱパケットが送信されてきた場合には、これを同
時のＩＲＱパケットの送信と判断する。この場合、一方
のシステム（たとえばパーソナル・コンピュータ１側）
ではＩＲＱパケットの応じてシャドウ・レジスタを反転
して肯定応答（ＡＣＫ）を他方に送信する。他方のシス
テム（たとえば拡張ボックス３側）ではＩＲＱパケット
を拒絶し、否定応答（ＮＡＫ）を一方のシステム側に送
る。当該他方のシステム側ではＩＲＱパケットが拒絶さ
れるのでシャドウ・レジスタおよび相手側のシャドウ・
シャドウ・レジスタは反転されない。このようにして同
時に双方のシャドウ・レジスタのインバータ５７による
反転出力がハイからローに反転することが回避され、第
２の問題も解決される。

【００４０】上述のように二次側からのロー駆動状態の
通知が拒絶されて、一次側のシャドウ・レジスタ４６に
反映されない場合には、シャドウ・シャドウ・レジスタ
４７を用いてロー駆動状態を再度通知する。すなわち一
次側のシャドウ・シャドウ・レジスタ４７は二次側から
のＡＣＫに応じて反転し、またＮＡＫに応じて状態を維
持するようになっており、この結果、一次側のシャドウ
・シャドウ・レジスタ４７は二次側のシャドウ・レジス
タ４６のミラー・イメージとなっている。また一次側か
ら二次側への通知が拒絶されていなければ、二次側のシ
ャドウ・レジスタ４６は一次側の−ＩＲＱｎ線のミラー
・イメージである。したがって一次側の−ＩＲＱｎ線の
状態がシャドウ・シャドウ・レジスタ４７の状態と一致
していれば、通知は肯定的に受付けられており、再度通
知を行う必要はない。これに対し、一次側−ＩＲＱｎ線
の状態と一次側のシャドウ・シャドウ・レジスタ４７の
状態が異なっていれば、通知が拒絶されたことを意味
し、この場合、一次側のシャドウ・レジスタ４６がロー
駆動状態から復帰したのちに再度二次側に一次側のロー
駆動状態を通知する。

【００４１】図２１Ａは一次側および二次側で当初−Ｉ
ＲＱｎ線がハイの状態から一次側のみがハイからローに
反転した場合の動作を示す。図２１Ａにおいてまず−Ｉ
ＲＱｎ線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−ＩＲＱｎ線がロ
ーになる（１）。つぎにこれに応じてＩＲＱパケットが
一次側から二次側に送られ、二次側のシャドウ・レジス
タ４６のインバータ５７による反転出力がハイからロー
に反転する（２）。さらにこの反転に応じて二次側から
一次側にＡＣＫ応答が返され、一次側のシャドウ・シャ
ドウ・レジスタ４７がハイ指示状態からロー指示状態に
反転する（３）。この場合二次側の−ＩＲＱｎ線は、二
次側のシャドウ・レジスタ４６のインバータ５７による
反転出力がローに反転したことに応じて同様にロー指示
状態に反転する（４）。ただし二次側ではすでにシャド
ウ・レジスタ４６のインバータ５７による反転出力がロ
ーであるから、二次側の−ＩＲＱｎ線の反転ともなって
ＩＲＱパケットが一次側に送られることはない（５）。

【００４２】図２１Ｂは図２１Ａの状態からさらに一次
側の−ＩＲＱｎ線がハイに復帰した場合の動作を示す。
図２１Ｂにおいてまず−ＩＲＱｎ線のレベルのアダプタ
がローからハイに反転すると、これに応じてワイヤード
・オアの−ＩＲＱｎ線がハイになる（１）。つぎにこれ
に応じてＩＲＱパケットが一次側から二次側に送られ
（−ＩＲＱｎ線がハイに立ち上がった時点ではシャドウ
・シャドウ・レジスタ４７は依然ロー指示状態のままで
あるので、すなわち二次側のシャドウ・レジスタ４６が
一次側の−ＩＲＱｎ線を代理していないので、ＩＲＱパ
ケットを出す）、二次側のシャドウ・レジスタ４６がロ
ー指示状態からからハイ指示状態に反転する（２）。さ
らにこの反転に応じて二次側から一次側にＡＣＫ応答が
返され、一次側のシャドウ・シャドウ・レジスタ４７が
ロー指示状態からハイ指示状態に反転する（３）。この
場合二次側の−ＩＲＱｎ線も、二次側のシャドウ・レジ
スタ４６の反転に応じてロー指示状態からハイ指示状態
になる（４）。ただし二次側のシャドウ・シャドウ・レ
ジスタ４７もハイ指示状態であるから（一次側のシャド
ウ・レジスタ４６がハイ指示状態であることを示してい
るから）、今回の二次側の−ＩＲＱｎ線の反転に応じて
ＩＲＱパケットを一次側に送出することはない（５）。

【００４３】図２２Ａは一次側および二次側の双方の−
ＩＲＱｎ線がほぼ同時にハイからローに反転した場合の
動作を示す。図２２Ａにおいてまず一次側（たとえばパ
ーソナル・コンピュータ１）および二次側の双方で−Ｉ
ＲＱｎ線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−ＩＲＱｎ線がロ
ーになる（１）。つぎにこれに応じてＩＲＱパケットが
クロスして送られる（２）。ただしこの時点では双方と
も応答パケットＡＣＫまたはＮＡＫを受け取っていない
ので、パーソナル・コンピュータ側ではシャドウ・レジ
スタ４６がハイ指示状態からロー指示状態に反転する一
方で、拡張ボックス３側ではシャドウ・レジスタ４６は
反転しない。さらにパーソナル・コンピュータ１側での
シャドウ・レジスタ４６の反転に応じてＡＣＫ応答がを
拡張ボックス３側に送ら、拡張ボックス側のシャドウ・
シャドウ・レジスタ４７がハイ指示状態からロー指示状
態に反転する（３）。他方拡張ボックス側３のシャドウ
・レジスタ４６は反転せずにハイ指示状態のままである
から、拡張ボックス側からはＮＡＫがパーソナル・コン
ピュータ１側に送られ、パーソナル・コンピュータ１側
のシャドウ・シャドウ・レジスタ４７はハイ指示状態の
ままである（３^）。

【００４４】図２２Ｂは図２２Ａの状態から二次側の−
ＩＲＱｎ線がハイに復帰した場合の動作を示す。図２２
Ｂにおいて二次側のアダプタがローからハイに反転する
と、二次側の−ＩＲＱｎ線のレベルも一旦ローからハイ
に反転する（１）。この時点で二次側のシャドウ・シャ
ドウ・レジスタ４７はロー指示状態であるから（したが
って一次側のシャドウ・レジスタがロー指示状態である
から）、二次側から一次側にＩＲＱパケットを送り、一
次側のシャドウ・レジスタ４６をハイ指示状態に反転さ
せる（２）。そしてこれに応じて二次側にＡＣＫが送ら
れて、二次側のシャドウ・シャドウ・レジスタ４７もハ
イ指示状態に反転する（３）。他方、一次側のシャドウ
・レジスタ４６がハイ指示状態になるから、一次側の−
ＩＲＱｎ線のロー状態が二次側に再度通知される。すな
わち一次側からＩＲＱパケットを出すことができ、しか
もこの時点で一次側の−ＩＲＱｎ線がローであり、かつ
シャドウ・シャドウ・レジスタ４７がハイ指示状態であ
るから、ＩＲＱパケットが一次側から二次側に転送さ
れ、これに応じて二次側のシャドウ・レジスタ４６がロ
ー指示状態に反転する（４）。そして二次側から一次側
にＡＣＫが戻されて、一次側のシャドウ・シャドウ・レ
ジスタ４７がロー指示状態に反転する（５）。なお二次
側ではシャドウ・レジスタ４６がロー指示状態に反転す
るので、これに応じて−ＩＲＱｎ線も再度ローに反転す
る（６）。

【００４５】さて図２３はＩＲＱ処理部４５のうち信号
送信部分の構成を詳細に示す部分であり、この図におい
て一次側のマイクロチャネル・バス１１の−ＩＲＱｎ線
５１の信号はサンプリングされたのち、インバータ５２
を介してＸＯＲ（排他的論理和）の比較回路５３に供給
される。比較回路５３の他方の入力にはシャドウ・シャ
ドウ・レジスタ４７の出力が供給される。シャドウ・シ
ャドウ・レジスタ４７は二次側システムからのＡＣＫに
応じて内容を反転させる。比較回路５３の出力はＡＮＤ
回路５４に供給され、このＡＮＤ回路５４の他方の入力
にはシャドウ・レジスタ４６の出力がインバータ４６ａ
を介して入力されている。ＡＮＤ回路５４の出力はＩＲ
Ｑ要求優先付け部４９およびＩＲＱパケット・トランス
ミッタ４９を介してパケット・データ送受信部１４のパ
ケット・エンコーダ２３（図５）側に供給される。ＩＲ
Ｑ優先付け部４８ではＣＨＣＫが最優先であり、あとは
割り込みのレベルに応じて決定される。なお要求中フラ
グ５５はＩＲＱパケット送信に応じてセットされ、二次
側システムから応答ＡＣＫまたはＮＡＫのパケットの受
信に応じてリセットされるようになっている。これはＩ
ＲＱパケットが二次側および一次側で同時に転送されて
きたときのロックを既述のように解消するために用いら
れる。また５６はＡＣＫ／ＮＡＫレシーバである。

【００４６】このような構成で、アダプタ（図示しな
い）により−ＩＲＱｎ線５１がアサート（ハイ（高電
位）からロー（低電位）に反転）されたとする。そうす
るとインバータ５２の出力は「１」になる。ここで、そ
れまでのネゲート状態（「０」またはハイ指定状態）は
二次側のシャドウ・レジスタ４６に反映されており、こ
のため一次側のシャドウ・シャドウ・レジスタ４７は
「０」（ハイ指示状態）になっているものとする。そう
すると比較回路５３の出力は「１」になり、シャドウ・
レジスタ４６の内容が「０」（ハイ指示状態）であれば
ＡＮＤ回路５４の出力も「１」となり、ＩＲＱ要求優先
付け部４８にパケット送出を要求し、優先度に応じてパ
ケット・エンコーダ２３がＩＲＱパケットを送出する。

【００４７】他方シャドウ・レジスタ４６が「１」（ロ
ー指示状態）の場合（二次側の−ＩＲＱｎ線がアサート
されている場合）には、ＡＮＤ回路５４の一方の入力が
「０」であるから、その出力はつねに「０」となる。こ
のため一次側の−ＩＲＱｎ線５１がアサートされてもＩ
ＲＱパケットの送出は禁止される。こののち二次側の−
ＩＲＱｎ線がネゲートされると、二次側からＩＲＱパケ
ットが送られ、一次側のシャドウ・レジスタ４６が
「０」（ハイ指示状態）に反転し、一次側の−ＩＲＱｎ
線５１のアサートの応じてＩＲＱパケットが二次側に送
出される。

【００４８】図２４はＩＲＱ処理部４５のうち信号受信
部分の構成を詳細に示す部分であり、この図においてシ
ャドウ・レジスタ４６の出力がインバータ５７を介して
オープン・ドレインの駆動素子５８に供給されている。
パケット・デコーダ２７（図５）からのデコード出力は
ＡＣＫ／ＮＡＫ判別部５９に供給される。ＡＣＫ／ＮＡ
Ｋ判別部５９は要求中フラグ５５を参照して、拒絶か肯
定かを決定する。要求中フラグ５５が要求中であること
を示す場合は、拡張ボックス３側でのみ拒絶の決定を行
いシャドウ・レジスタ４６の反転を行わず、パケット・
エンコーダ２３を介してＮＡＫパケットを二次側に返
す。それ以外の場合は肯定の決定を行い、ＡＣＫパケッ
トを二次側に返す。

【００４９】このような構成では、一次側の要求中フラ
グ５５が要求中であることを示さない限り、二次側から
送出されてきたＩＲＱパケットに応じてシャドウ・レジ
スタ４６を反転して、ＩＲＱｎ線をアサートに反転した
り、ネゲートに反転したりする。

【００５０】さて一次側および二次側の双方において同
時に−ＩＲＱｎ線５１が反転する場合を考える。このよ
うな場合のうち、実際に双方がＩＲＱパケットを送出し
合うのは、双方のＩＲＱｎ線がネゲートからアサートに
反転する場合だけである。一方がすでにアサートされて
いればシャドウ・レジスタ４６により他方からのＩＲＱ
パケットの転送が禁止されるからである。さて双方から
ほぼ同時にＩＲＱパケットが送出された場合には、双方
とも自分が送出したＩＲＱパケットに対する応答ＡＣＫ
またはＮＡＫを受領する前に相手からのＩＲＱパケット
を受けることになる。パーソナル・コンピュータ１側で
はこのとき承諾の決定が行われ、シャドウ・レジスタ４
６が反転（「０」から「１」）する。同時にＡＣＫパケ
ットが拡張ボックス３側に転送され、拡張ボックス３が
わのシャドウ・シャドウ・レジスタ４７が反転する
（「０」から「１」）。他方拡張ボックス３に送られた
ＩＲＱパケットに対しては拒絶の決定がなされ、拡張ボ
ックス３側のシャドウ・レジスタ１は「０」のままであ
り、パーソナル・コンピュータ１側にＮＡＫパケットが
送られて、パーソナル・コンピュータ１側のシャドウ・
シャドウ・レジスタ４７も「０」のままである。こうし
て同時に−ＩＲＱｎ線５１が反転する場合に生じるロッ
クが解消される。なお拡張ボックス３側の−ＩＲＱｎ線
５１がネゲートされると、パーソナル・コンピュータ１
側からのＩＲＱパケットの転送が許容される。

【００５１】なお上述のように拡張ボックス３側でＮＡ
Ｋの応答を行い、パーソナル・コンピュータ１側でＡＣ
Ｋの応答を行うと、拡張ボックス３側の−ＩＲＱｎ信号
はパーソナル・コンピュータ１側に送信されやすいが、
その逆は送信されにくくなる。通常、周辺割り込み制御
装置はパーソナル・コンピュータ１側にあると考えられ
るから、このようにするのが有効である。拡張ボックス
３側に周辺割り込み制御装置がある場合には非対称性を
逆にすることが好ましい。

【００５２】ＭＳＣ処理部つぎにＭＳＣ処理部４６について説明する。図６におい
てＭＳＣ処理部４６はＣＨＲＥＳＥＴシャドウ・レジス
タ６０、ＣＨＲＥＳＥＴシャドウ・シャドウ・レジスタ
６１、−ＰＲＥＥＭＰＴシャドウ・レジスタ６２、−Ｐ
ＲＥＥＭＰＴサプレッサ６３、ＥＯＴ状態検出部６４、
ＣＡＣＰ（中央調停制御ポイント）コントローラ６５、
ＭＳＣトランスミッタ６６、ＭＳＣレシーバ６７等から
なる。

【００５３】ＣＨＲＥＳＥＴシャドウ・レジスタ６０お
よびシャドウ・シャドウ・レジスタ６１はＩＲＱ処理部
４５のシャドウ・レジスタ４６およびシャドウ・シャド
ウ・レジスタ４７と同様なものであり、同様にしてＣＨ
ＲＥＳＥＴ信号をパーソナル・コンピュータ１側から拡
張ボックス３側に転送するものである。その動作はＩＲ
Ｑ処理部４５のものほぼと同じであるので説明を繰り返
さない。

【００５４】−ＰＲＥＥＭＰＴシャドウ・レジスタ６２
およびサプレッサ６３は−ＰＲＥＥＭＰＴ信号の送受信
を行うものである。ここでは−ＰＲＥＥＭＰＴ信号につ
いて若干説明しておく。図２５はバースト転送中の装置
に他の装置がバスの使用を要求する動作を示している。
この図において、まずＡＲＢ／−ＧＮＴがハイのときに
調停バス上で調停が行われる。調停に勝った調停参加者
は−ＢＵＲＳＴをローにしてバスを保持してバースト転
送を行う。他の装置がバスを使用したいときは−ＰＲＥ
ＥＭＰＴをローにしてバスを保持している装置に通知す
る。バスを保持している装置は−ＰＲＥＥＭＰＴのロー
・レベルに応じて−ＢＵＲＳＴをハイに戻し、ＥＯＴ状
態にする。ＣＡＣＰはＥＯＴ状態を検出してＡＲＢ／−
ＧＮＴをハイにして調停を開始させる。調停に勝った装
置は自分のローの−ＰＲＥＥＭＰＴの送出をやめる。

【００５５】図２６はこれらシャドウ・レジスタ６２お
よびサプレッサ６３等、−ＰＲＥＥＭＰＴ信号の送信に
関連する部分を示すものであり、この図において一次側
のマイクロチャネル・バス１１の−ＰＲＥＥＭＰＴ線６
８は常時サンプリングされており、この線６８がローに
駆動されると（バス・マスタ等が現在のバス保持者にバ
スを手放すことを要求すると）、ローのレベル信号がイ
ンバータ６９を介してＰＲＥＥＭＰＴアサート要求部７
０に供給される。アサート要求部７０はこれに応じてサ
プレッサ６３からの抑制信号がないかぎり、ＭＳＣトラ
ンスミッタ６６を制御してエンコーダ２３から−ＰＲＥ
ＥＭＰＴ信号をアサートするパケットを送出させる。

【００５６】サプレッサ６３は送出済みフラグ７１、バ
ス保持者自分側フラグ７２および−ＰＲＥＥＭＰＴシャ
ドウ・レジスタ６２の内容ならびにＡＲＢ／−ＧＮＴ信
号を受け取って、−ＰＲＥＥＭＰＴ信号のアサートを通
知するパケットの送信を禁止できるようになっている。
バス保持者自分側フラグ７２は現在のバス保持者がどち
らのシステムに存在するかを指示するものであり、バス
調停終了時（ＡＲＢ／−ＧＮＴがロー）のときの一次側
の調停信号のレベルと調停シャドウ・レジスタ７３（後
述する。二次側の調停信号のレベルを示す）のレベルを
比較して内容が決定される。たとえば一次側の調停信号
のレベルが高ければ、一次側のバス・マスタがバス保持
者になるので、以降たとえば「１」（自分側）となる。
逆の場合はたとえば「０」（相手側）になる。バス保持
者が一次側のシステムに存在するときは、二次側のシス
テムには−ＰＲＥＥＭＰＴ信号を送る必要がないから、
アサート要求部７０の動作を禁止する。

【００５７】ＡＲＢ／−ＧＮＴ信号がローのとき、すな
わち調停が行われているときも、アサート要求部７０の
動作を禁止する。また転送済みフラグ７１は、ＰＲＥＥ
ＭＰＴパケットがすでに送出されたことを示し、この場
合もアート要求部７０の動作が禁止される。また二次側
で−ＰＲＥＥＭＰＴ線がアサートしていることをシャド
ウ・レジスタ６２が示すときも、アサート要求部７０の
動作を禁止する。エコーによるロックを回避するためで
ある。

【００５８】なおＥＯＴ状態検出部６４は、信号−Ｓ
０、−Ｓ１、−ＡＤＬ、−ＣＭＤ、−ＢＵＲＳＴの不存
在を検出して、バス・サイクルが終了したこと（ＥＯＴ
状態）を検出する。このように検出されたＥＯＴ状態は
ＭＳＣパケット・トランスミッタ６６に通知されてパケ
ット・エンコーダ２３からＥＯＴパケットとして二次側
に送出される。

【００５９】図２７は−ＰＲＥＥＭＰＴ信号の受信に関
連する部分を示すものであり、この図においてパケット
・デコーダ２７を介して二次側での−ＰＲＥＥＭＰＴ信
号のアサートが通知されると、シャドウ・レジスタ６２
が反転し、さらにＡＣＫトランスミッタ７４がＡＣＫパ
ケットの通知をパケット・エンコーダ２３に要求する。
シャドウ・レジスタ６２の出力はインバータ７５を介し
てオープン・ドレインの駆動素子７６に供給され−ＰＲ
ＥＥＭＰＴ線６８を駆動する。シャドウ・レジスタ６２
はＡＲＢ／−ＧＮＴ信号が立ち上がった時点で（バスが
開放されて調停が介しされた時点で）リセットされる。
そしてこれに応じてハイに駆動される。

【００６０】つぎにＥＯＴ状態検出部６４およびＣＡＣ
Ｐコントローラ６５について説明する。ＣＡＣＰ（中央
調停制御ポイント）はさきに図２５を参照して説明した
ように通常はＡＲＢ／−ＧＮＴをローにし、ＥＯＴ状態
が検出されたときにこのＡＲＢ／−ＧＮＴをハイにして
調停を開始させるものである。このＣＡＣＰは一方のシ
ステムたとえばパーソナル・コンピュータ１側のみに設
けられる。さて拡張ボックス３のバス・マスタ等がバス
を保持している場合、パーソナル・コンピュータ１側の
ＣＡＣＰが新たな調停を開始しないようにする必要があ
る。この実施例では、拡張ボックス３側のバス・マスタ
等がバスを保持したことを、パーソナル・コンピュータ
１側のＣＡＣＰコントローラ６５がこれを判別して、疑
似の−ＢＵＲＳＴ信号を生じるようにしている。こうし
てＥＯＴ状態を阻止して、ＣＡＣＰが新たな調停を開始
しないようにする。他方拡張ボックス３側でバス活動が
終了すると拡張ボックス３側のＥＯＴ検出部６４がこれ
を検出してパーソナル・コンピュータ１側のＣＡＣＰコ
ントローラ６５にＥＯＴ検出をパケットで通知し、これ
によって、疑似の−ＢＵＲＳＴを停止し、新たな調停を
開始できるようにする。以上の様子を図２８に示す。

【００６１】以上で雑信号パケット変換／逆変換部１３
の説明を終える。なおこれに関連するパケットのエンコ
ードおよびデコードはバス・サイクルに関連する信号と
同様にパケット・データ送受信部１４で行われる。ここ
では詳細を繰り返さない。

【００６２】非パケット・データ送受信部つぎに図６等を参照して非パケット・データ送受信部１
５について説明する。非パケット・データ送受信部１５
は信号の瞬時値をサンプリングし、そのサンプリング値
を直接に送信するものである。このような送信にすれ
ば、パケットの送受信に伴う遅延を抑えることができ、
タイミングの遅れが許容できない信号に有効である。こ
の実施例では調停に関連するＡＲＢ／−ＧＮＴ、ＡＲＢ
ｎ、ＤＭＡコントローラに関連する−ＢＵＲＳＴ、−Ｔ
Ｃをこの非パケット・データ送受信部１５で扱ってい
る。

【００６３】リモート調停処理部まずリモート調停処理部７７について説明する。ここで
は理解を容易にするためにマイクロチャネル・バスのバ
ス調停について説明しておく。マイクロチャネル・バス
ではバス要求を行うバス・マスタやＤＭＡスレーブ（Ｄ
ＭＡコントローラを利用する周辺装置）にローカル・ア
ービタが設けられ、ＣＡＣＰの制御のもと分散的に調停
を行うようになっている。ＣＡＣＰはＥＯＴ状態に応じ
てＡＲＢ／−ＧＮＴをハイにして調停が開始されたこと
を各ローカル・アービタに通知する。各ローカル・アー
ビタは図２９に示すように構成され、それぞれのＡＲＢ
ｎ線はマイクロチャネル・バスのＡＲＢｎ線にワイアー
ド・オア接続されている。各ローカル・アービタは調停
が始まると、自分の優先度ＡＲＢｎをマイクロチャネル
・バスのＡＲＢｎ線に出力する。こののち上位ビット
（ＡＲＢ３）からローカル・アービタのＡＲＢｎがマイ
クロチャネル・バスのＡＲＢｎ（各ローカル・アービタ
のＡＲＢｎの負論理の論理和）と比較されていき、ロー
カル・アービタのビットの方が劣位であればそれ以降の
下位のビットの出力が停止される。そうするとマイクロ
チャネル・バスのＡＲＢｎも変化し、最終的には最も優
先度の高いローカル・アービタのＡＲＢｎがマイクロチ
ャネル・バスのＡＲＢｎ線に生じ、すべてのビットで同
等の当該ローカル・アービタが勝ち残り信号を生じる。
調停終了後（ＡＲＢ／−ＧＮＴがローになる）勝ち残り
信号を出していれば、勝ち残ったことがわかる。

【００６４】図３０は調停の一例を示す。図３０に示す
ように、調停のフェーズとしては、前回の勝者の調停レ
ベルをオフにしＡＲＢｎ線を再生するフェーズ１（Ｔｏ
ｆｆ＋Ｔｒｃ。Ｔｏｆｆは駆動素子の動作遅延。Ａ
ＲＢｎ線の立ち上がりには分布容量およびプル・アップ
抵抗等による遅延Ｔｒｃが生じる）、今回の参加者の調
停レベルをオープン・ドライブ型の駆動素子を介して出
力するフェーズ２（Ｔｏｎ）、自分のレベルがＡＲＢｎ
線より劣位かどうかをＯＲ回路で決定し、劣位であれば
駆動素子をオフとし、ＡＲＢｎ線を再生するフェーズ３
（Ｔｏｆｆ＋Ｔｒｃ）、および再生したＡＲＢｎ線のレ
ベルの変化に応じて所定のオープン・ドライブ型の駆動
素子をオンにするフェーズ４がある。

【００６５】フェーズ１：参加者Ａに着目すると、まず
前回の勝者のレベルすなわち現在のＡＲＢｎ線のレベル
ＡＲＢ３，２，１，０が（０，０，０，０）であるか
ら、ＡＲＢ３線の「０」（ロー）の入力と、参加者のレ
ベルＡＲＢ３の反転入力によりＯＲ回路の出力が「０」
になり、ＡＲＢ２，１，０に対応する駆動素子がディス
エーブルされ、その出力が高インピーダンスＺになる。
したがってローカル・アービタは（１，Ｚ，Ｚ，Ｚ）を
ＡＲＢｎ線に出力する。なおオープン・コレクタ型の駆
動素子の出力「１」は高インピーダンスに対応するが、
この場合は「１」を用いて表し、駆動素子がディスエー
ブルされて出力が高インピーダンスとなる場合を「Ｚ」
を用いて区別して表すことにした。他の参加者も同様に
して図に示すような出力を生じる。そしてＡＲＢｎ線の
レベルはＡＲＢｎ線の分布容量やプル・アップ抵抗等に
応じた遅延で（０，０，０，０，）から（１，１，１，
１）に立ち上がる。

【００６６】なお理解を容易にするためにＯＲ回路の真
理値を以下に示す。ＭｙＡｒｂＢｎＡＲＢｎ線のＯＲ回路の後段のイネーブル／レベル出力ディスエーブル００１イネーブル０１１イネーブル１００ディスエーブル１１１イネーブルフェーズ２：各参加者のローカル・アービタは自分のレ
ベルをＡＲＢｎ線に出力する。ＡＲＢｎ線は負論理のワ
イヤード・オア接続であるから（説明上「ハイ」を
「１」としているので論理的（正論理）にはＡＮＤであ
る）、（１，０，０，０）になる。

【００６７】フェーズ３：参加者Ａに着目すると、まず
現在のＡＲＢｎ線のレベルＡＲＢ３，２，１，０が
（１，０，０，０）であるから、ＡＲＢ３、ＡＲＢ２に
対応するＯＲ回路の出力はともに「１」であり、ＡＲＢ
３、ＡＲＢ２は後段をディスエーブルすることなく、そ
れぞれ「１」、「０」を出力する。他方ＡＲＢ１の出力
は「１」であり、ＡＲＢ１線のレベルが「０」であるか
ら、上述の真理値表から明らかなようにＯＲ回路の出力
は「０」になり、ＡＲＢ１は後段をディスエーブルしな
がら「１」を出力する。こうしてしたがってローカル・
アービタは（１，０，１，Ｚ）をＡＲＢｎ線に出力す
る。他の参加者も同様にして図に示すような出力を生じ
る。そしてＡＲＢｎ線のレベルはＡＲＢｎ線の分布容量
やプル・アップ抵抗等に応じた遅延で（１，０，０，
０，）から（１，０，１，１）になる。

【００６８】フェーズ４：参加者Ａに着目する。フェー
ズ３でＡＲＢｎ線のレベルが（１，０，１，１）になる
と、それまで「０」であったＡＲＢ１に対応するＯＲ回
路の出力も「１」を出力し、この結果ローカル・アービ
タは（１，０，１，０）を出力する。他の参加者のロー
カル・アービタの出力も図に示すとおりである。ただし
参加者Ａ以外はＺの出力を含むので勝者とはならない。
ＡＲＢｎ線のレベルも（１，０，１，０）になる。

【００６９】さて以上の調停は、この実施例のように２
つのシステムを光ファイバ・アッセンブリ２等で連結し
た場合にはそのままでは適切に動作しない。そこでこの
実施例では２段階の調停を行う。まず双方のシステムで
１回目の調停を行う。そして双方の勝者の調停レベルを
他方のシステムのリモート調停処理部７７に送り、当該
勝者を代理させる。リモート調停処理部７７は先のロー
カル・アービタの機能を有する調停コントローラ７９
と、勝者の調停レベルを代弁するシャドウ・レジスタ７
３とを有している。１回目の調停が終わり、それぞれの
リモート調停処理部７７のシャドウ・レジスタ７３が相
手の勝者のレベルを保持するようになると、２回目の調
停を行う。この調停はそれぞれのシステムの勝者と、相
手のシステムの勝者すなわちシャドウ・レジスタとの間
で行われる。こうしていずれかのシステムの実際の装置
と、それに対応する他方のシステムのリモート調停処理
部７７とがそれぞれのシステムで勝ち残る。ただし、実
際にバス・サイクルを開始するのは実際の装置のみであ
る。なお調停を２段階に行っているので、調停に要する
期間をソフト・スイッチによって延長するようにしてい
る。

【００７０】図３１はリモート調停処理部７７の構成を
示している。図３１においてリモート調停処理部７７は
調停コントローラ７９と、リモートＡＲＢｎ用のシャド
ウ・レジスタ７３と、送信タイミング・コントローラ８
０と、受信タイミング・コントローラ８１と、２ビット
・エンコーダ８２と、２ビット・デコーダ８３とを含ん
でいる。なお変調部８４はパケット・データ送受信部１
４の変調歩２６と同様に構成され、復調部８５はパケッ
ト・データ送受信部１４の復調部３０と同様に構成され
る。

【００７１】また図３２は調停がどのように行われるか
を示している。なおこの例ではＣＡＣＰはパーソナル・
コンピュータ１側にあるものとしている。図３１および
図３２において、パーソナル・コンピュータ１側でＡＲ
Ｂ／−ＧＮＴがハイになり、調停が開始される（１。図
３２参照）。図３２中ＸＸＸＸは調停中であることを示
し、＊はバス上の信号のサンプル時を示す。このＡＲＢ
／−ＧＮＴは２ビット・エンコーダ８２、変調部８４、
光電変換アッセンブリ５、光ファイバ・アッセンブリ２
を介して拡張ボックス３側に伝送され、拡張ボックス３
側でも調停が開始される（２）。パーソナル・コンピュ
ータ１および拡張ボックス３で別々に調停が終了して勝
ち残った参加者のみがマイクロチャネル・バスのＡＲＢ
ｎ線にＡＲＢｎを送出することになる（３）。勝ち残っ
た参加者のＡＲＢｎは送信タイミングコントローラ８０
の制御のもとで４−１マルチプレクサ８６を介して二次
側に送信される（４）。また二次側から送られてきたＡ
ＲＢｎはシャドウ・レジスタ７３に保持され、再度一次
側で勝ち残った参加者と２段目の調停を行う。調停コン
トローラ７９はローカル・アービタの調停動作を実行す
る組み合わせ論理回路とほぼ同一である。最終的にはパ
ーソナル・コンピュータ１および拡張ボックス３のいず
れか一方で実際の装置が勝ち残り、他方でこれに対応す
る調停コントローラ７９が勝ち残る（５）。そして勝ち
残っている実際の装置がバス活動を実行することになる
（勝ち残っている調停コントローラ７９は自分ではバス
活動に関与しない）。なお拡張ボックス３側のリモート
調停処理部７７においては図３１に破線で示すようにデ
コーダ８３でデコードされたＡＲＢ／−ＧＮＴ信号がＡ
ＲＢ／−ＧＮＴ信号線に供給される。

【００７２】なお図３２において拡張ボックス３の調停
手順がパーソナル・コンピュータ１の調停手順より短か
い期間で行われるようになっている。これは、拡張ボッ
クスの調停機構に、図２９、図３０に示すような手法で
なく、より高速な手法を採用することにより実現でき
る。具体的にはアダプタのスロットに個別の優先順位を
設定し、スロットと中央集中的な調停機構との間に調停
線を引き回し、スロットから調停機構に直接に調停レベ
ルが入力されるようになっている。調停機構は入力され
た調停レベルを比較して最大の優先順位を持つスロット
に許諾信号を供給する。このような構成では図２９、図
３０に示すようにここの装置が互いに競争し合う構成で
ないので高速に調停を行える。この場合拡張ボックス３
側に送られてきた、パーソナル・コンピュータ１内で最
高の調停レベルと、拡張ボックス３内で最高順位の調停
レベルとが２回目の調停で中央集中的な調停機構により
比較される。このように拡張ボックス３側の調停を短時
間で行うことにより、時間的な余裕が生じる。これによ
り、光ファイバ・アッセンブリ２を長くして遅延がより
生じる場合にも対処できるようになる。

【００７３】図３３は２ビット・エンコーダ８２の出力
および２ビット・デコーダ８３の入力を示す。ＧＮＴ期
間（ＡＲＢ／−ＧＮＴがロー）には、２ビット・エンコ
ーダ８２から（０１）が送出され、変調部（２ビット−
１ビット・マルチプレクサ）８４等を介して拡張ボック
ス３側に供給される。ＡＲＢ期間になると、２ビット・
エンコーダ８２からは（１０）が出力される。これに応
じて拡張ボックス３側でバス上でＡＲＢ／−ＧＮＴ信号
が生成される。ただしＧＮＴ期間のうち特定のコード位
置（タイミング・スロット）は一次側の調停の勝者のレ
ベルの送出に用いられる。すなわち、パーソナル・コン
ピュータ１側ではコード位置１６、１７、１８、１９が
ＡＲＢ３、２、１、０の送出に用いられる。この場合
（００）がレベル０を示し、（１１）がレベル１を示
す。またコード位置２０、２１、２２、２３のコード！
Ａ３、！Ａ２、！Ａ１、！Ａ０はＡＲＢｎの補償コード
（１１）または（００）である。ＣＤもグラント期間の
オフセット調整用の補償コードである。補償コードによ
り直流成分を抑圧できる。また拡張ボックス３側ではコ
ード位置８〜１５を用いてこれらのコードを送出する。
なお拡張ボックス３側のＡＲＢ／−ＧＮＴ自体は本来パ
ーソナル・コンピュータ１側で再生する必要はないが
（ＣＡＣＰがパーソナル・コンピュータ１側にあるか
ら）、拡張ボックス３からの信号のコード位置を決定す
るためにＧＮＴ期間のコード（０１）およびＡＲＢ期間
のコード（１０）がパーソナル・コンピュータ１側に送
られている。

【００７４】ＤＭＡ同期部図６のＤＭＡ同期部は、ＤＭＡコントローラとＤＭＡス
レーブとが別のシステムに存在する場合に同期を取るも
のであり、ＤＭＡコントローラ側からは−ＴＣおよび−
ＣＭＤが送出され、ＤＭＡスレーブ側からは−ＢＵＲＳ
Ｔが転送されるようになっている。

【００７５】クロック送受信部図６においてクロック発生器３６からのデータ変調、復
調用のクロックは光電変換アッセンブリ５および光ファ
イバ２を介して二次側に供給される。また二次側から送
られてきたクロックは光電変換アッセンブリ５で再生さ
れ、復調用に用いられる。また拡張ボックス３ではクロ
ックを受信しているかどうかをクロック検出部８７で検
出し、検出後にスタンバイ状態から動作状態に立ち上が
るようにしている。

【００７６】なおこの発明は上述の実施例に限定される
ものではなく種々の変更が可能である。たとえば上述の
例では、３対の光ファイバを用いたが、１対の光ファイ
バや、２対の光ファイバを用いるようにしてもよい。す
なわち信号の授受をすべてパケットにより行えば、２対
の光ファイバで済み、さらにクロックをＰＬＬ等により
受信側で再生すれば、１対の光ファイバで足りる。この
場合優先度の高いパケットを割り込んで送るときには、
割り込まれるパケットにコード上発生しないビット列を
挿入し、当該パケットを破棄し、代わりに優先度の高い
パケットを送信する。破棄されたパケットは再送信す
る。コードとしてたとえば５Ｂ／６Ｂコードを用いれ
ば、このような割り込みを実現できる。また通信路も光
ファイバに限定されない。

【００７７】マイクロチャネル・アーキテクチャの信号
の説明以下では上述の説明の理解を助ける範囲でマイクロチャ
ネル・アーキテクチャの信号を説明する。なお詳細につ
いては「IBM Personal System/2 Hardware Interface T
echnical Reference」を参照されたい。

【００７８】−ＡＤＬ：この信号線は制御マスタによっ
てドライブされる。この信号線により、スレーブは有効
アドレスとステータス・ビットを簡便にラッチすること
ができる。この信号はスレーブがアドレスをバスからラ
ッチするために使える。 −ＣＤＤＳ１６：この信号線は１６ビットまたは３
２ビットのメモリ、Ｉ／ＯまたはＤＭＡスレーブによっ
てドライブされ、アドレス指定された位置にあるデータ
・ポートが１６ビットなのか３２ビットなのかをチャネ
ル上に示す。 −ＤＳ１６ＲＴＮ：この信号線は各チャネル・コネ
クタからの−ＣＤＤＳ１６信号の否定ＯＲである。い
ずれかの装置が自分の−ＣＤＤＳ１６をアクティブ
にするとこの出力がアクティブになる。この信号によ
り、制御マスタはデータ・サイズ情報を監視することが
できる。 −Ｓ０−、Ｓ１：これらの信号はチャネル・サイクルを
開始するとともに、チャネル・サイクルのタイプを定義
する。これらの信号をＭ／−ＩＯとともに使用すること
でメモリの読み出し／書き込み操作とＩ／Ｏの読み出し
／書き込み操作とが区別される。 −ＣＭＤ：この信号はデータがデータ・バス上でいつ有
効になるかを定義するために使用される。この信号の終
了エッジがバス・サイクルの終わりを示す。ＣＤＣＨＲＤＹ：この信号線は通常はアクティブ（レ
ディ状態）である。メモリまたはＩ／Ｏスレーブがチャ
ネル操作を完了させるためにさらに時間を与える目的で
この信号をインアクティブ（レディでない）にする。ＣＨＲＤＹＲＴＮ：この出力信号線はＣＤＣＨＲＤＹ
信号のＡＮＤである。この信号を用いると制御マスタが
レディ情報を監視できる。ＡＲＢ０〜ＡＲＢ３：これらの信号線は調停（アービト
レーション）バスを構成する。調停バスの最大値が最低
の優先順位を持ち、最小値（１６進の０）が最高の優先
順位を持つ。バス参加者はＡＲＢ／−ＧＮＴの立ち上が
りエッジの直後にかぎって調停バスの状態を変更するこ
とを許される。すべてのバス参加者は調停バスを監視す
る。低い優先順位を持つ参加者は下位の調停ビットをド
ライブしないことにより自分の優先順位レベルを引き下
げる。最高優先順位要求者の１６進コードは一定のセト
リング時間の後バス上で有効になる。チャネルが要求者
に許諾されたのち最高優先順位の参加者は自分の優先順
位信号線をドライブし続ける。ＡＲＢ／−ＧＮＴ：この信号が高レベルのとき調停サイ
クルが進行中であることが示される。低レベルのときは
中央調停制御ポイントからチャネル制御を許諾された調
停バス参加者（ローカル・アービタ）やＤＭＡコントロ
ーラへの肯定応答となる。この信号は−Ｓ０、−Ｓ１、
−ＢＵＲＳＴおよび−ＣＭＤがインアクティブになった
のち一定期間内に中央調停制御ポイントによって高レベ
ルにされる。ＡＲＢ／−ＧＮＴが負から正に移行すると
き調停サイクルが始動され、正から負に移行するとき調
停サイクルが終了する。この信号線をアクティブにした
り、インアクティブにするのは中央調停制御ポイントの
みである。 −ＰＲＥＥＭＰＴ：この信号は調停バス参加者（ローカ
ル・アービタ）が調停を通じてチャネルの使用を要求す
るときに使う。チャネル要求を出すローカル・アービタ
は−ＰＲＥＥＭＰＴをアクティブにし調停サイクルを起
動する。ローカル・アービタはチャネルが許諾された時
点で自分の−ＰＲＥＥＭＰＴを取り除く。 −ＢＵＲＳＴ：この信号はデータのブロック転送のため
にチャネルが拡張使用されていることを中央調停制御ポ
イントに示す。参加者は転送サイクルの最後の間に−Ｂ
ＵＲＳＴのアクティブ状態を解除しなければならない。 −ＴＣ：この信号線は読み出しまたは書き込みコマンド
の実効中にパルスを出力して現行のＤＭＡチャネルが最
終カウントに達したことを示す。これはＤＭＡスレーブ
に予めプログラムされたＤＭＡ転送の最終サイクルを実
行すべきことを示す。−ＴＣはＤＭＡコントローラによ
ってドライブされる。 −ＩＲＱ３〜７、−ＩＲＱ９〜１２および−ＩＲＱ１４
〜１５：これらの信号線は装置がアテンションを要求し
ていることを示す。スレーブが割り込み要求信号のひと
つを低レベルにすると割り込み要求が生成される。割り
込み要求信号の極性はアクティブ・ローであり、複数の
スレーブが１つのレベルを共用する。 −ＣＨＣＫ：この信号線はシステムの操作を続けられな
い致命的なエラーを示すために用いる。ＣＨＲＥＳＥＴ：電源投入時または信号線の電圧低下時
にすべてのアダプタをリセットしたり、初期設定する目
的で、システム論理回路がこの信号を生成する。

【００７９】

【発明の効果】以上説明したように、この発明によれ
ば、通常のバス信号線と異なる通信路でバスを結合した
場合でも、バスのワイヤード・オア信号線をレベルのイ
ンターロックを回避しつつ結合することができる。

【図面の簡単な説明】

【図１】この発明の実施例の使用態様を示す図であ
る。

【図２】上述実施例の全体構成を示すブロック図であ
る。

【図３】上述実施例の要部であるＯＳＭＣコントロー
ラの構成を全体的に示すブロック図である。

【図４】図５および図６の配置関係を示す図である。

【図５】図３のＯＳＭＣコントローラの詳細を示すブ
ロック図である。

【図６】図３のＯＳＭＣコントローラの詳細を示すブ
ロック図である。

【図７】図５のバス・サイクル・モニタ１７の動作を
説明する図である。

【図８】上述実施例のパケットの構成を説明する図で
ある。

【図９】上述実施例のパケットの種類を説明する図で
ある。

【図１０】図５のバス・サイクル・トランスミッタ１
８の動作を説明する図である。

【図１１】図５のバス・サイクル・レシーバ２１の動
作を説明する図である。

【図１２】図５のバス・サイクル・ジェネレータ２０
の動作を説明する図である。

【図１３】バス・サイクルの動作を説明する図であ
る。

【図１４】バス・サイクルの動作を説明する図であ
る。

【図１５】上述パケットの送出順位を説明する図であ
る。

【図１６】図５の変調部２６の構成を示す回路図であ
る。

【図１７】図５の変調部２６の動作を説明するタイム
・チャートである。

【図１８】図５の復調部３０の構成を示す回路図であ
る。

【図１９】図５の復調部３０の動作を説明するタイム
・チャートである。

【図２０】割り込み動作を説明するタイム・チャート
である。

【図２１】ＩＲＱ処理部４５の動作を説明する図であ
る。

【図２２】ＩＲＱ処理部４５の動作を説明する図であ
る。

【図２３】ＩＲＱ処理部４５の詳細な構成を示すブロ
ック図である。

【図２４】ＩＲＱ処理部４５の詳細な構成を示すブロ
ック図である。

【図２５】調停動作の概要を示すタイム・チャートで
ある。

【図２６】ＳＭＣ処理部４６の詳細な構成を示すブロ
ック図である。

【図２７】ＳＭＣ処理部４６の詳細な構成を示すブロ
ック図である。

【図２８】ＳＭＣ処理部４６の動作を説明するタイム
・チャートである。

【図２９】ローカル・アービタの構成を示す回路図で
ある。

【図３０】ローカル・アービタによる従来の調停の動
作を説明するタイム・チャートである。

【図３１】図６のリモート調停部７７の構成を示すブ
ロック図である。

【図３２】図６のリモート調停部７７の動作を説明す
るタイム・チャートである。

【図３３】図６のリモート調停部７７の動作を説明す
るタイム・チャートである。

【符号の説明】

１・・・パーソナル・コンピュータ、２・・・光ファイ
バ・アッセンブリ、３・・・拡張ボックス、６、９・・
・ＯＳＭＣコントローラ、１１・・・マイクロチャネル
仕様のバス、１５・・・非パケット・データ送受信部、
７３・・・調停用のシャドウ・レジスタ、７７・・・リ
モート調停部、７９・・・調停コントローラ、８０・・
・送信タイミング・コントローラ、８１・・・受信タイ
ミング・コントローラ、８２・・・２ビット・エンコー
ダ、８３・・・２ビット・デコーダ、８４・・・変調
部、８５・・・復調部。

Claims

【特許請求の範囲】

【請求項１】第１システム、第２システム、および上
記第１システムのバスと、上記第２システムのバスとを
接続し、上記バスと異なる態様で信号を伝送する信号伝
送路を含むコンピュータ・システムにおいて、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを検出する第１検出手段と、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを検出する第２検出手段と、上記第１検出手段の検出に応じて上記信号伝送路を介し
て上記第２システムがわに所定の信号を伝送する第１伝
送手段と、上記第２検出手段の検出に応じて上記信号伝送路を介し
て上記第１システムがわに所定の信号を伝送する第２伝
送手段と、上記第１システムがわに伝送された上記所定の信号に応
じて上記第２システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第１システムのバスのワイヤー
ド・オア信号線に出力する第１信号再生出力手段と、上記第２システムがわに伝送された上記所定の信号に応
じて上記第１システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第２システムのバスのワイヤー
ド・オア信号線に出力する第２信号再生出力手段と、上記第１信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第１伝送手段の動作を禁止す
る第１禁止手段と、上記第２信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第２伝送手段の動作を禁止す
る第２禁止手段とを有することを特徴とするコンピュー
タ・システム。
【請求項２】上記ワイヤード・オア信号線に割り込み
信号線が含まれる請求項１記載のコンピュータ・システ
ム。
【請求項３】上記信号伝送路はパケット化された信号
を伝送するの信号線を含む請求項１または２記載のコン
ピュータ・システム。
【請求項４】上記信号伝送路は光ファイバから構成さ
れる請求項１、２または３記載のコンピュータ・システ
ム。
【請求項５】第１システム、第２システム、および上
記第１システムのバスと、上記第２システムのバスとを
接続し、上記バスと異なる態様で信号を伝送する信号伝
送路を含むコンピュータ・システムにおいて、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを所定時間間隔ごとに検出する第１検出手段と、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを所定時間間隔ごとに検出する第２検出手段と、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを上記第１システムにおいて代理する第１レジスタ
手段と、上記第１レジスタのレベルを上記第１システムのバスの
ワイヤード・オア信号線に出力する手段と、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを上記第２システムにおいて代理する第２レジスタ
手段と、上記第２レジスタのレベルを上記第２システムのバスの
ワイヤード・オア信号線に出力する手段と、上記第１システムがわにおいて上記第２レジスタのミラ
ー・イメージをなす第３レジスタと、上記第２システム側において上記第１レジスタのミラー
・イメージをなす第４レジスタと、上記第１検出手段の検出したレベルが上記第３レジスタ
のレベルと不一致のときに上記信号伝送路を介して上記
第２システムがわに所定の信号を伝送する第１伝送手段
と、上記第２検出手段の検出したレベルが上記第４レジスタ
のレベルと不一致のときに上記信号伝送路を介して上記
第１システムがわに所定の信号を伝送する第２伝送手段
と、上記第１システムがわに伝送された上記所定の信号に応
じて上記第１レジスタのレベルを上記第２システムのバ
スのワイヤード・オア信号線のレベルにセットする第１
レジスタ・セット手段と、上記第２システムがわに伝送された上記所定の信号に応
じて上記第２レジスタのレベルを上記第１システムのバ
スのワイヤード・オア信号線のレベルにセットする第２
レジスタ・セット手段と、上記第１レジスタのレベルが所定のものであるときに、
上記第１伝送手段の動作を禁止する第１禁止手段と、上記第２レジスタのレベルが所定のものであるときに、
上記第２伝送手段の動作を禁止する第２禁止手段と、上記所定の信号が上記第１システム側および上記第２シ
ステム側に同時に伝送されたときに、上記第１レジスタ
・セット手段および上記第２レジスタ・セット手段の一
方の動作を禁止する第３禁止手段とを有することを特徴
とするコンピュータ・システム。
【請求項６】第１バスを含む第１システムに接続され
るシステム拡張装置において、第２バスを含む第２システムと、上記第１バスと上記第２バスとを接続し、上記第１バス
および第２バスと異なる態様で信号を伝送する信号伝送
路と、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを検出する第１検出手段と、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを検出する第２検出手段と、上記第１検出手段の検出に応じて上記信号伝送路を介し
て上記第２システムがわに所定の信号を伝送する第１伝
送手段と、上記第２検出手段の検出に応じて上記信号伝送路を介し
て上記第１システムがわに所定の信号を伝送する第２伝
送手段と、上記第１システムがわに伝送された上記所定の信号に応
じて上記第２システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第１システムのバスのワイヤー
ド・オア信号線に出力する第１信号再生出力手段と、上記第２システムがわに伝送された上記所定の信号に応
じて上記第１システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第２システムのバスのワイヤー
ド・オア信号線に出力する第２信号再生出力手段と、上記第１信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第１伝送手段の動作を禁止す
る第１禁止手段と、上記第２信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第２伝送手段の動作を禁止す
る第２禁止手段とを有することを特徴とするシステム拡
張装置。
【請求項７】第１バスを含む１システムと、第２バス
を含む第２システムとを有するコンピュータ・システム
に用いられ、上記第１バスおよび第２バスを連結するバ
ス連結装置において、上記第１バスと上記第２バスとを接続し、上記第１バス
および第２バスと異なる態様で信号を伝送する信号伝送
路と、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを検出する第１検出手段と、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを検出する第２検出手段と、上記第１検出手段の検出に応じて上記信号伝送路を介し
て上記第２システムがわに所定の信号を伝送する第１伝
送手段と、上記第２検出手段の検出に応じて上記信号伝送路を介し
て上記第１システムがわに所定の信号を伝送する第２伝
送手段と、上記第１システムがわに伝送された上記所定の信号に応
じて上記第２システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第１システムのバスのワイヤー
ド・オア信号線に出力する第１信号再生出力手段と、上記第２システムがわに伝送された上記所定の信号に応
じて上記第１システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第２システムのバスのワイヤー
ド・オア信号線に出力する第２信号再生出力手段と、上記第１信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第１伝送手段の動作を禁止す
る第１禁止手段と、上記第２信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第２伝送手段の動作を禁止す
る第２禁止手段とを有することを特徴とするバス連結装
置。
【請求項８】第１バスを含む第１システムと、第２バ
スを含む第２システムと、上記第１バスと上記第２バス
とを接続し、上記第１バスおよび第２バスと異なる態様
で信号を伝送する信号伝送路とを有するコンピュータ・
システムにおいて用いられバス信号伝送方法おいて、上記第１システムのバスのワイヤード・オア信号線のレ
ベルを検出する第１検出ステップと、上記第２システムのバスのワイヤード・オア信号線のレ
ベルを検出する第２検出ステップと、上記第１検出ステップの検出に応じて上記信号伝送路を
介して上記第２システムがわに所定の信号を伝送する第
１伝送ステップと、上記第２検出ステップの検出に応じて上記信号伝送路を
介して上記第１システムがわに所定の信号を伝送する第
２伝送ステップと、上記第１システムがわに伝送された上記所定の信号に応
じて上記第２システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第１システムのバスのワイヤー
ド・オア信号線に出力する第１信号再生出力ステップ
と、上記第２システムがわに伝送された上記所定の信号に応
じて上記第１システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第２システムのバスのワイヤー
ド・オア信号線に出力する第２信号再生出力ステップ
と、上記第１信号再生出力ステップによって出力しているレ
ベルが所定のものであるときに、上記第１伝送ステップ
の動作を禁止する第１禁止ステップと、上記第２信号再生出力ステップによって出力しているレ
ベルが所定のものであるときに、上記第２伝送ステップ
の動作を禁止する第２禁止ステップとを有することを特
徴とするバス信号伝送方法。