JPH02232758A - マルチプロセッサ用システム制御ユニットをインタフェースするための装置 - Google Patents
マルチプロセッサ用システム制御ユニットをインタフェースするための装置Info
- Publication number
- JPH02232758A JPH02232758A JP1310482A JP31048289A JPH02232758A JP H02232758 A JPH02232758 A JP H02232758A JP 1310482 A JP1310482 A JP 1310482A JP 31048289 A JP31048289 A JP 31048289A JP H02232758 A JPH02232758 A JP H02232758A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- transmitting
- buffer
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 22
- 230000004044 response Effects 0.000 claims abstract description 10
- 239000000872 buffer Substances 0.000 claims description 102
- 238000012546 transfer Methods 0.000 claims description 32
- 230000001360 synchronised effect Effects 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims 5
- 238000004891 communication Methods 0.000 abstract description 30
- 230000005540 biological transmission Effects 0.000 abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000036039 immunity Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本明細書は、本願に対応する米国特許出願と同時出願さ
れた以下に述べる米国特許願書に更に記述される計算シ
ステムの或る種の態様について開示する.即ち: E
VANSその他による“ディジタル・コンピュータのシ
ステム制御ユニットとシステム処理ユニット間インタフ
ェース゜; ARNOLDその他による“中央処理ユ
ニットを備えたマルチプロセッサ・システム用システム
制御ユニットをインタフェースするための方法と装置”
; GAGLIARDOその他による“システム・メイ
ン・メモリを備えたマルチプロセッサ・システム用シス
テム制御ユニットをインタフェースするための方法と装
置”;D. FITf!その他による“導管を使用した
コンピュータ・システムにおいて発生可能な種々のメモ
リ・アクセスに関する矛盾を解決するための方法と装置
”;El. FITBその他による“可変長インストラ
クション構造におけるマルチブル・スペシファイアのデ
コーディング;o. FITEその他による“仮想イン
ストラクション・キャッシュ・リフィル・アルゴリズム
”; HERMANその他による“レジスタのバイブ
ライン処理及び同一インストラクション内におけるレジ
スタ変更スペシファイア”;MURRAYその他による
1ディジタル・コンピュータ用データ従属度分解能を備
えた多重インストラクション処理システム”;o. P
ITHその他による“導管を使用したプロセッサにおけ
るブリプロセシング含みスベシファイア” ; D.
fITIl!その他による“分岐予測”; FOSS
UMその他による“ディジタル・コンピュータ用の導管
を用いた浮動小数点アダー . GRUNDMANN
その他による“自己タイミング式レジスタ・ファイル”
; BEAVENその他による1バイブラインを用い
たコンピュータ・システムにおいてエラーを検出及び訂
正するための方法及び装jl” ;FLYNNその他に
よる“マルチプロセッサ・システムにおいてシステム制
御ユニットを用いて通信リクエストを裁定するための方
法と装置”; E. FITHその他による“マイクロ
コード化された実行ユニットにおいて並列作動する多重
機能ユニットの制御” , WEBB, JR.その他
による“仮想メモリ・システムをMfiとするデイジタ
ル・コンピュータのインストラクション・バイブライン
内におけるブリフェッチされたインストラクションによ
るメモリ・アクセス例外事項の処理ゝ;WEBR, J
R.その他による“四語記入”; }IETHERI
NGTONその他による1ディジタル・コンピュータ・
システムにおける仮想的から物理的メモリ・アドレスへ
の変換を制御するための方法と装置”;HHTIIER
INGTONその他による“エラー訂正能力をもつ書戻
しバッファ . Fi,YNNその他による“マルチ
プロセッサ・システムにおいてシステム制御ユニ,トを
用いて通信リクエストを裁定するための方法と手段”;
CHINNASEAYその他による“マルチプロセ
ッサ・システムにおけるシステム・ユニット間のデータ
・トランザクションのためのモジュール式クロスバ連絡
接続ネットワーク”; GAGLIARDOその他に
よる6システム・メイン・メモリ付きマルチプロセッサ
・システム用システム制御ユニットをインタフェースす
るための手段を用いるためのメモリ・コンフィギュレー
ション”:及び、GAGLIARDOその他による1シ
ステム・モジュールのドラム制御信号のエラーをチェソ
クするための方法と手段”。
れた以下に述べる米国特許願書に更に記述される計算シ
ステムの或る種の態様について開示する.即ち: E
VANSその他による“ディジタル・コンピュータのシ
ステム制御ユニットとシステム処理ユニット間インタフ
ェース゜; ARNOLDその他による“中央処理ユ
ニットを備えたマルチプロセッサ・システム用システム
制御ユニットをインタフェースするための方法と装置”
; GAGLIARDOその他による“システム・メイ
ン・メモリを備えたマルチプロセッサ・システム用シス
テム制御ユニットをインタフェースするための方法と装
置”;D. FITf!その他による“導管を使用した
コンピュータ・システムにおいて発生可能な種々のメモ
リ・アクセスに関する矛盾を解決するための方法と装置
”;El. FITBその他による“可変長インストラ
クション構造におけるマルチブル・スペシファイアのデ
コーディング;o. FITEその他による“仮想イン
ストラクション・キャッシュ・リフィル・アルゴリズム
”; HERMANその他による“レジスタのバイブ
ライン処理及び同一インストラクション内におけるレジ
スタ変更スペシファイア”;MURRAYその他による
1ディジタル・コンピュータ用データ従属度分解能を備
えた多重インストラクション処理システム”;o. P
ITHその他による“導管を使用したプロセッサにおけ
るブリプロセシング含みスベシファイア” ; D.
fITIl!その他による“分岐予測”; FOSS
UMその他による“ディジタル・コンピュータ用の導管
を用いた浮動小数点アダー . GRUNDMANN
その他による“自己タイミング式レジスタ・ファイル”
; BEAVENその他による1バイブラインを用い
たコンピュータ・システムにおいてエラーを検出及び訂
正するための方法及び装jl” ;FLYNNその他に
よる“マルチプロセッサ・システムにおいてシステム制
御ユニットを用いて通信リクエストを裁定するための方
法と装置”; E. FITHその他による“マイクロ
コード化された実行ユニットにおいて並列作動する多重
機能ユニットの制御” , WEBB, JR.その他
による“仮想メモリ・システムをMfiとするデイジタ
ル・コンピュータのインストラクション・バイブライン
内におけるブリフェッチされたインストラクションによ
るメモリ・アクセス例外事項の処理ゝ;WEBR, J
R.その他による“四語記入”; }IETHERI
NGTONその他による1ディジタル・コンピュータ・
システムにおける仮想的から物理的メモリ・アドレスへ
の変換を制御するための方法と装置”;HHTIIER
INGTONその他による“エラー訂正能力をもつ書戻
しバッファ . Fi,YNNその他による“マルチ
プロセッサ・システムにおいてシステム制御ユニ,トを
用いて通信リクエストを裁定するための方法と手段”;
CHINNASEAYその他による“マルチプロセ
ッサ・システムにおけるシステム・ユニット間のデータ
・トランザクションのためのモジュール式クロスバ連絡
接続ネットワーク”; GAGLIARDOその他に
よる6システム・メイン・メモリ付きマルチプロセッサ
・システム用システム制御ユニットをインタフェースす
るための手段を用いるためのメモリ・コンフィギュレー
ション”:及び、GAGLIARDOその他による1シ
ステム・モジュールのドラム制御信号のエラーをチェソ
クするための方法と手段”。
本発明は、一II的には、コンピュータ・システムの機
能的成分間のインタフェースに関し、更に詳細には、マ
ルチプロセッサ・コンピュータ・システムのシステム制
1nユニットと関連入力/出力( I /O)装置との
間のインタフェースに関する。
能的成分間のインタフェースに関し、更に詳細には、マ
ルチプロセッサ・コンピュータ・システムのシステム制
1nユニットと関連入力/出力( I /O)装置との
間のインタフェースに関する。
コンピュータ・システムの分野において、システムの作
動速度を上げるために、並列作動する複数個の中央処理
ユニッ}(CPU)を備えることは、システムにとって
一般的でない。一船には、それぞれのCPUは、単一コ
ンピュータ・ブ凸グラム特有のLi様で作動するので、
メモリに記憶されている同一プログラム及びバリアブル
へのアクセスが必要とされる。それぞれのCPUは、共
用共通メイン・メモリ、及び入力/出力ユニット( I
/O)へのアクセスを必要とする。I/Oは、−a的
にはコンピュータ・システム、及び、特にCPUに対し
、外界との交信を可能にする。例えば、I/Oとしては
、衆知のディスク及びテープ・ドライブ、通信装置、プ
リンタ・ブロック・ワークステーション等々が用いられ
る。
動速度を上げるために、並列作動する複数個の中央処理
ユニッ}(CPU)を備えることは、システムにとって
一般的でない。一船には、それぞれのCPUは、単一コ
ンピュータ・ブ凸グラム特有のLi様で作動するので、
メモリに記憶されている同一プログラム及びバリアブル
へのアクセスが必要とされる。それぞれのCPUは、共
用共通メイン・メモリ、及び入力/出力ユニット( I
/O)へのアクセスを必要とする。I/Oは、−a的
にはコンピュータ・システム、及び、特にCPUに対し
、外界との交信を可能にする。例えば、I/Oとしては
、衆知のディスク及びテープ・ドライブ、通信装置、プ
リンタ・ブロック・ワークステーション等々が用いられ
る。
この種並列作動の場合には、共用メモリ及びI/′0ヘ
アクセスする形式上の矛盾を生ずる。この種のインクユ
ニット通信を管理するにはシステム制御ユニット(S
C U)が用いられる。SCUは、独立した一連のイン
タフェースを介してメイン・メモリ及びI/OにCPU
をリンクする.それぞれのユニットからのデータ・リク
エストはSCUによって受信されるが、この場合のデー
タ・リクエストは、CPUの並列作動に起因して予定し
ない時点、特別な場合として同一時点において発生する
。データ転送に対するこの種リクエストは、裁定アルゴ
リズムに従ってスケジュールされ、識別されたユニット
に対する適当なインタフェースを介して処理される. SCUにポートをもつ全てのシステム・ユニッ1・間で
効率の良い通信を行なうには、コンピュータ・システム
の並列作動を最適化することが重要である.データのボ
トルネックの発生を防ぐには、コンピュータ・システム
の全体としての動作にとって、インタフェースの速度が
極めて重要な要因となる。個々のユニットが他のユニッ
トからのデータを継続的に待たねばならない場合には、
個々のユニットが高速で作動しても殆ど無意味である.
この種コンピュータ・システムの設計者は、一般に、そ
れぞれのシステム・ユニット間のインタフェース全体に
わたって制御し、所要速度で作動可能なインタフェース
を開発することができるが、この種の方法は、SCUか
らI/Oへのインタフェースにとって必ずしも適切でな
い.I/O装置は、一般に、標準的な設計及び構造であ
り、事実、他のメーカの既製品を購入して使用すること
が多い。従って、インタフェースの設計者は、I/Oユ
ニットの物理的な特性に制約される。例えば、極めて重
要な設計上の制限条件の1つは、通信ラインの物理的な
本数である.通信ラインの本数が制限されると、データ
の転送速度に、直接影響する。
アクセスする形式上の矛盾を生ずる。この種のインクユ
ニット通信を管理するにはシステム制御ユニット(S
C U)が用いられる。SCUは、独立した一連のイン
タフェースを介してメイン・メモリ及びI/OにCPU
をリンクする.それぞれのユニットからのデータ・リク
エストはSCUによって受信されるが、この場合のデー
タ・リクエストは、CPUの並列作動に起因して予定し
ない時点、特別な場合として同一時点において発生する
。データ転送に対するこの種リクエストは、裁定アルゴ
リズムに従ってスケジュールされ、識別されたユニット
に対する適当なインタフェースを介して処理される. SCUにポートをもつ全てのシステム・ユニッ1・間で
効率の良い通信を行なうには、コンピュータ・システム
の並列作動を最適化することが重要である.データのボ
トルネックの発生を防ぐには、コンピュータ・システム
の全体としての動作にとって、インタフェースの速度が
極めて重要な要因となる。個々のユニットが他のユニッ
トからのデータを継続的に待たねばならない場合には、
個々のユニットが高速で作動しても殆ど無意味である.
この種コンピュータ・システムの設計者は、一般に、そ
れぞれのシステム・ユニット間のインタフェース全体に
わたって制御し、所要速度で作動可能なインタフェース
を開発することができるが、この種の方法は、SCUか
らI/Oへのインタフェースにとって必ずしも適切でな
い.I/O装置は、一般に、標準的な設計及び構造であ
り、事実、他のメーカの既製品を購入して使用すること
が多い。従って、インタフェースの設計者は、I/Oユ
ニットの物理的な特性に制約される。例えば、極めて重
要な設計上の制限条件の1つは、通信ラインの物理的な
本数である.通信ラインの本数が制限されると、データ
の転送速度に、直接影響する。
所要の転送速度を実現するには2つの方法がある.先ず
、それぞれのクロック・サイクル期間に送るデータ量を
簡単に増加させるために、並列インタフェースの幅を増
加させることができる。しかし、この場合、I/Oユニ
ットが提供する通信ラインの本数が制限されているので
、設計者が、インタフェースの幅全体を制御することは
できない.第2の方法は、同じ継続時間内に実施される
転送量を増加させるためにクロックの速度を上げること
に関係する。勿論、クロック信号をどの程度まで増加さ
せることができるかという点については制限がある.或
る速度に達すると、ハードウェアは簡単に作動不能とな
る。
、それぞれのクロック・サイクル期間に送るデータ量を
簡単に増加させるために、並列インタフェースの幅を増
加させることができる。しかし、この場合、I/Oユニ
ットが提供する通信ラインの本数が制限されているので
、設計者が、インタフェースの幅全体を制御することは
できない.第2の方法は、同じ継続時間内に実施される
転送量を増加させるためにクロックの速度を上げること
に関係する。勿論、クロック信号をどの程度まで増加さ
せることができるかという点については制限がある.或
る速度に達すると、ハードウェアは簡単に作動不能とな
る。
この設計上の制限を更に悪化させる要因は、■/0ユニ
ットの物理的な設置場所である。一般に、I/Oユニッ
トは、SCUから離れた場所に設置される.2個のユニ
フトを連絡接続するケーブルは、それぞれ独特の相対々
地電位をもつ多重キャビネットを通過する際に、激しい
電磁環境にさらされる.更に、クロック・システムの周
波数が高いことも電磁干渉に影響する。これ等のノイズ
問題に対処してデータの保全性を確保するには、一般に
、インタフェースでは、例えば差動通信のようなノイズ
減少方法を用いる。具合の悪いことに、この種のノイズ
減少方法を用いると、通信ラインの本数を更に減少させ
ることになる。
ットの物理的な設置場所である。一般に、I/Oユニッ
トは、SCUから離れた場所に設置される.2個のユニ
フトを連絡接続するケーブルは、それぞれ独特の相対々
地電位をもつ多重キャビネットを通過する際に、激しい
電磁環境にさらされる.更に、クロック・システムの周
波数が高いことも電磁干渉に影響する。これ等のノイズ
問題に対処してデータの保全性を確保するには、一般に
、インタフェースでは、例えば差動通信のようなノイズ
減少方法を用いる。具合の悪いことに、この種のノイズ
減少方法を用いると、通信ラインの本数を更に減少させ
ることになる。
ノイズ免疫性はこの種の方法によって改善できるが、偶
然なエラーは依然として発生する。従って、この種のエ
ラーを認識して連絡する方法を用いなければならない。
然なエラーは依然として発生する。従って、この種のエ
ラーを認識して連絡する方法を用いなければならない。
そのためには、通信ラインの制限本数は、エラ一連絡が
必要なために更に減少する。
必要なために更に減少する。
従来、計算システム内の連絡は、比較的短距離C6ft
未満)にwJ限されてきた。従って、一般に、同期並列
通信スキームが用いられる。この通信方法は、所定の技
術及びワイヤの使用可能本数に対し、帯域を広くするこ
とができる。連絡ケーブルの長さは、一般に、システム
・クロック・スキュ対データ経路の伝搬遅延時間によっ
て制限される. 中間距離通信(20ft未満)には、一般に、簡単な非
同期並列通信スキームが用いられる。この方法によると
、一般に、所定の技術及び所定のワイヤ使用本数に対し
て、送信距離を更に長くすることができるが、帯域幅は
著しく狭くなる。データ転送用の信号としては、一般に
、非同期ストローブ信号及び対応するハンドシェーキン
グ信号が用いられる. 通信距離が長くなると(20ftを超過)、一触に、非
同期マルチドロップ直列バスが用いられる.この種の通
信スキームの例はイーサネットである. マルチプロセシング・システムにおけるシステム制御ユ
ニットと各種I/Oユニット間に能率的で高速のインタ
フェースを提供するには、既述のシステム制御ユニット
と既述の入力/出力ユニット間で既述のデータ・パケッ
トを逐次送信するための手段及び既述のシステム制御ユ
ニントと既述の入力/出力ユニット間で送信されたデー
タ・パケットを逐次受信するための手段を備えたインク
フェースが必要である。受信手段は、複数個の既述デー
タ・パケットを逐次受信して記憶するためのバッファ手
段、既述の受信バッファ手段からデータ・パケットを制
御可能にアンロードするための手段、及び、既述の受信
バッファ手段からアンロードされるデータ・パケットに
応答してバッファ空信号を発信するための手段を備える
。送信手段は、既述の受信バッファ手段に記憶されたデ
ータ・パケットの個数を算定し、算定個数に応答して信
号を発信するための手段及び、既述の算定数が所定の大
きさに達することに応答して既述の送信手段が追加デー
タ・パケットを発信しないようにするための手段を備え
る。
未満)にwJ限されてきた。従って、一般に、同期並列
通信スキームが用いられる。この通信方法は、所定の技
術及びワイヤの使用可能本数に対し、帯域を広くするこ
とができる。連絡ケーブルの長さは、一般に、システム
・クロック・スキュ対データ経路の伝搬遅延時間によっ
て制限される. 中間距離通信(20ft未満)には、一般に、簡単な非
同期並列通信スキームが用いられる。この方法によると
、一般に、所定の技術及び所定のワイヤ使用本数に対し
て、送信距離を更に長くすることができるが、帯域幅は
著しく狭くなる。データ転送用の信号としては、一般に
、非同期ストローブ信号及び対応するハンドシェーキン
グ信号が用いられる. 通信距離が長くなると(20ftを超過)、一触に、非
同期マルチドロップ直列バスが用いられる.この種の通
信スキームの例はイーサネットである. マルチプロセシング・システムにおけるシステム制御ユ
ニットと各種I/Oユニット間に能率的で高速のインタ
フェースを提供するには、既述のシステム制御ユニット
と既述の入力/出力ユニット間で既述のデータ・パケッ
トを逐次送信するための手段及び既述のシステム制御ユ
ニントと既述の入力/出力ユニット間で送信されたデー
タ・パケットを逐次受信するための手段を備えたインク
フェースが必要である。受信手段は、複数個の既述デー
タ・パケットを逐次受信して記憶するためのバッファ手
段、既述の受信バッファ手段からデータ・パケットを制
御可能にアンロードするための手段、及び、既述の受信
バッファ手段からアンロードされるデータ・パケットに
応答してバッファ空信号を発信するための手段を備える
。送信手段は、既述の受信バッファ手段に記憶されたデ
ータ・パケットの個数を算定し、算定個数に応答して信
号を発信するための手段及び、既述の算定数が所定の大
きさに達することに応答して既述の送信手段が追加デー
タ・パケットを発信しないようにするための手段を備え
る。
本発明の前記以外の目的及び利点は、次に示す図面を参
照しながら、以下の詳細な記述を読むことによって明ら
かになるはずである。
照しながら、以下の詳細な記述を読むことによって明ら
かになるはずである。
本発明は、種々の変更をほどこし、或は、種々の代習形
式を採用することが可能であるが、本発明の特定の実施
例を例として図面に示し、詳細に説明すること\する。
式を採用することが可能であるが、本発明の特定の実施
例を例として図面に示し、詳細に説明すること\する。
たりし、本発明が、こ\に開示される特定の形式にのみ
限定されることを意図するものではなく、その反対に、
本発明は、特許請求の範囲によって規定される本発明の
趣旨及び範囲に属する全ての変更、等価事象及び代替事
象に適応されるものであることを理解されたい。
限定されることを意図するものではなく、その反対に、
本発明は、特許請求の範囲によって規定される本発明の
趣旨及び範囲に属する全ての変更、等価事象及び代替事
象に適応されるものであることを理解されたい。
第1図は、複数個の中央処理装置(CPUI.−CPt
J4)11、12、13、14で構成されるマルチプロ
セッサ・コンピュータ・システム10のブロノク図であ
る,CPtJは、共用共通主メモリ16及び入力/出力
装Z (T/0)1 8にアクセス可能でな《ではなら
ない。I/018は、全体的にはコンピュータ・システ
ム10を、また、具体的にはCPUを、外部世界と連絡
可能にする.例えば、I/018は、ディスク及びテー
プ・ドライブ、通信装置、プリンタ、ブロッタ、ワーク
ステーション等の衆知の装置を意味する。
J4)11、12、13、14で構成されるマルチプロ
セッサ・コンピュータ・システム10のブロノク図であ
る,CPtJは、共用共通主メモリ16及び入力/出力
装Z (T/0)1 8にアクセス可能でな《ではなら
ない。I/018は、全体的にはコンピュータ・システ
ム10を、また、具体的にはCPUを、外部世界と連絡
可能にする.例えば、I/018は、ディスク及びテー
プ・ドライブ、通信装置、プリンタ、ブロッタ、ワーク
ステーション等の衆知の装置を意味する。
多重CPUを有効に利用するために、システムは、CP
UI−CPU4が並列作動できるように構成される。こ
の種の並列作動では、共同メモリ16及びr/018へ
のアクセス・コンフリクトの形で或る種の問題が起きる
。これ等のユニソl・間交信を管理するには、システム
・コントロール・ユニソト(SCtJ)20を用いる。
UI−CPU4が並列作動できるように構成される。こ
の種の並列作動では、共同メモリ16及びr/018へ
のアクセス・コンフリクトの形で或る種の問題が起きる
。これ等のユニソl・間交信を管理するには、システム
・コントロール・ユニソト(SCtJ)20を用いる。
SCU2 0は、一連の独立インタフェースを介し2て
、主メモリl6及びI/018にCPUiCPU4をリ
ンクする。CPUの並列作動の当然の結果として、予定
されない時点において、具体的には同時にSCU20は
、個々のCPtJからデータを受信する。
、主メモリl6及びI/018にCPUiCPU4をリ
ンクする。CPUの並列作動の当然の結果として、予定
されない時点において、具体的には同時にSCU20は
、個々のCPtJからデータを受信する。
デー・夕転送に関するこの種のリクエストは、任意アル
ゴリズムに従ってスケジュールされ、識別されたCPU
に対して該当するインタフェースを介して処理される。
ゴリズムに従ってスケジュールされ、識別されたCPU
に対して該当するインタフェースを介して処理される。
SCU20は、このほかに、状態決定及び処理システム
の動作全体の制御を含む従来のコンソール機能を実施す
るサービス・プロセッサ・ユニッ} (SPU)22に
、各種システムをリンクする.具体的には、SCU2
0は、SPU22に対して、複数個のCPUと交信する
ための手段を提供し、CPU内の全ての記憶エレメント
へのアクセスを可能にする。
の動作全体の制御を含む従来のコンソール機能を実施す
るサービス・プロセッサ・ユニッ} (SPU)22に
、各種システムをリンクする.具体的には、SCU2
0は、SPU22に対して、複数個のCPUと交信する
ための手段を提供し、CPU内の全ての記憶エレメント
へのアクセスを可能にする。
SCU2 0へのボートを備えた全てのシステム・ユニ
ソト間において効率の良い交信を実施するには、コンピ
ュータ・システム10の並列作動を最適化することが極
めて重要である。この種コンピュータ・システム10の
設計者は、一mに、それぞれのシステム・ユニット間の
インタフェース全体を制御する方式を用いる。就も、こ
の場合のインタフェースは、純粋にSCLJからI/O
へのインタフェースというわけではなく、I//0装置
には一般に標準設計及び標準構造の装置が用いられ、実
際には、他の製造者から既製品を購入して使用すること
も少くない.従って、インタフェースの設計担当者は、
I/Oユニットに関しては物理的な制約を受ける.例え
ば、重大な設計上の制限条件のうちの1つは、交信ライ
ンの物理的な本数の問題である。こ一で取扱っている場
合では、I/O装置の交信ラインは120本に限られる
。
ソト間において効率の良い交信を実施するには、コンピ
ュータ・システム10の並列作動を最適化することが極
めて重要である。この種コンピュータ・システム10の
設計者は、一mに、それぞれのシステム・ユニット間の
インタフェース全体を制御する方式を用いる。就も、こ
の場合のインタフェースは、純粋にSCLJからI/O
へのインタフェースというわけではなく、I//0装置
には一般に標準設計及び標準構造の装置が用いられ、実
際には、他の製造者から既製品を購入して使用すること
も少くない.従って、インタフェースの設計担当者は、
I/Oユニットに関しては物理的な制約を受ける.例え
ば、重大な設計上の制限条件のうちの1つは、交信ライ
ンの物理的な本数の問題である。こ一で取扱っている場
合では、I/O装置の交信ラインは120本に限られる
。
この設計上の制限は、I/Oユニットの物理的な設置場
所によって更に悪化する。I/Oユニットは、一般に、
SCU20から離れた場所に設置され、12ftまで離
れていても差支えないとされている。これ等両ユニット
を連絡接続するケーブルは、それぞれのキャビネットが
それぞれ固有の対地電位をもつ多数のキャビネットを通
過すると、激しいtm環境のもとにおかれること\なる
.更に、高周波数クロック・システム(例えば500M
Hz )も電磁干渉に影響する。この種のノイズ問題に
対処し、データに保全性をもたせるために、インタフェ
ースでは差動直列終了ECLレベル信号を用いる.直列
終了ECLを用いると、2方向交信に信号ワイヤを使用
できなくなることに注意されたい。即ち、直列終了EC
Lを用いると、信号は、それぞれのワイヤ上で1方向に
のみ伝達可能である.従って、両方向に信号を伝達する
には、ラインの必要本数は2倍になる。
所によって更に悪化する。I/Oユニットは、一般に、
SCU20から離れた場所に設置され、12ftまで離
れていても差支えないとされている。これ等両ユニット
を連絡接続するケーブルは、それぞれのキャビネットが
それぞれ固有の対地電位をもつ多数のキャビネットを通
過すると、激しいtm環境のもとにおかれること\なる
.更に、高周波数クロック・システム(例えば500M
Hz )も電磁干渉に影響する。この種のノイズ問題に
対処し、データに保全性をもたせるために、インタフェ
ースでは差動直列終了ECLレベル信号を用いる.直列
終了ECLを用いると、2方向交信に信号ワイヤを使用
できなくなることに注意されたい。即ち、直列終了EC
Lを用いると、信号は、それぞれのワイヤ上で1方向に
のみ伝達可能である.従って、両方向に信号を伝達する
には、ラインの必要本数は2倍になる。
残念なことであるが、これ等2方法は、両方共に、デー
タの保全性を保証するために、交信ラインの本数を半分
にする。従って、ノイズ免疫レベルを充分にするには、
交信ラインの本数は120から30に減少する。
タの保全性を保証するために、交信ラインの本数を半分
にする。従って、ノイズ免疫レベルを充分にするには、
交信ラインの本数は120から30に減少する。
ノイズ免疫性はこれ等2方法によって改善できるが、偶
然なエラーは依然として発生する。従って、この種のエ
ラーを認識し、訂正する何等かの方法を用いなければな
らない.そのためには、データと共にパリテイ信号が伝
達される。更に、パリテイ・エラーがあれば、2回目に
データを送るために、送信機にエラーを送り返す手段が
必要である.以上のように、パリティ用及び何等かの形
のハンドシェーキング用としてラインを使用しなければ
ならないので、交信に使用できるラインの本数は更に減
少する. 最後に、SCU20とI/018の間隔が大きいので(
12ft)、インタフェースを通って送信される信号は
可成り遅延する(例えば、インタフェース・ケーブルの
場合の遅延時間は2 0 nsec)送信されたデータ
がこのようにゆがむと、離れているユニット間に同期化
の問題を生ずる。この同期化問題を解決するには、離れ
て設置されたユニットは、独立した非対称クロック信号
を用いてそれぞれ作動し、データと共に当該ユニットの
クロック信号を他の離れて設置されたユニットに送信す
る方法が用いられる。この方法では、クロック信号及び
データは、送信遅延によって同様に影響されるので、遅
延したクロック信号を用いて、受信機ラッチに同期化問
題を解決させることができる。しかし、クロック信号を
送信すると、データ伝達に使用できる通信ラインの本数
に更に減少する。
然なエラーは依然として発生する。従って、この種のエ
ラーを認識し、訂正する何等かの方法を用いなければな
らない.そのためには、データと共にパリテイ信号が伝
達される。更に、パリテイ・エラーがあれば、2回目に
データを送るために、送信機にエラーを送り返す手段が
必要である.以上のように、パリティ用及び何等かの形
のハンドシェーキング用としてラインを使用しなければ
ならないので、交信に使用できるラインの本数は更に減
少する. 最後に、SCU20とI/018の間隔が大きいので(
12ft)、インタフェースを通って送信される信号は
可成り遅延する(例えば、インタフェース・ケーブルの
場合の遅延時間は2 0 nsec)送信されたデータ
がこのようにゆがむと、離れているユニット間に同期化
の問題を生ずる。この同期化問題を解決するには、離れ
て設置されたユニットは、独立した非対称クロック信号
を用いてそれぞれ作動し、データと共に当該ユニットの
クロック信号を他の離れて設置されたユニットに送信す
る方法が用いられる。この方法では、クロック信号及び
データは、送信遅延によって同様に影響されるので、遅
延したクロック信号を用いて、受信機ラッチに同期化問
題を解決させることができる。しかし、クロック信号を
送信すると、データ伝達に使用できる通信ラインの本数
に更に減少する。
本発明では、ケーブルの長さは12ftまでに制限され
、送信ラインは120本に過ぎないが、それぞれの方向
に毎秒125メガバイトの生通信速度を達成できること
に注意されたい。更に、この生速度のうちの約80から
100メガバイト/秒は使用可能なデータで構成される
。更に、クロック・サイクル時間がケーブル遅延時間よ
りも短い(16nsec対20nsec)ことにも注意
されたい。
、送信ラインは120本に過ぎないが、それぞれの方向
に毎秒125メガバイトの生通信速度を達成できること
に注意されたい。更に、この生速度のうちの約80から
100メガバイト/秒は使用可能なデータで構成される
。更に、クロック・サイクル時間がケーブル遅延時間よ
りも短い(16nsec対20nsec)ことにも注意
されたい。
これは、12ftインタフェース・ケーブル1本に、デ
ータのサイクル2個が同時に所在することを意味する。
ータのサイクル2個が同時に所在することを意味する。
更に、インタフェース・ケーブルの長さは次式によって
拘束される: こ\に; LENGT}l−インチで表わしたケーブル長さTCV
C ”’ピコ秒で表わしたサイクル時間TMLII一受
信フリフブ・フロップのホールド時間 Tst+ 一受信フリフプ・フロップのセントアンプ
時間 TSKI 一送信機及び受信機のエッチ(食刻)及びS
in,の固有スキュー(ゆがみ)(ピコ秒冫 TSKC一ケーブルがゆがみに及ぼす影響(ピコ秒/イ
ンチ) 第2図1よ、SCUからI/Oへのインタフェースの全
般的なブロック図である.この図には、1個ずつの送信
機及び受信機が示されているに過ぎないが、それぞれの
方向におけるデータ伝達を容易にするために、SCU及
びI/O両方共に1個の送信機及び受信機を備える。D
タイプ・フリップ・フロップ28に含まれるデータは、
送信機24から、差動ラインを通って、受信機26のバ
ッファ30に送られる。フリンプ・フロップ28用のク
ロック信号には送信機24内で発信されるソース・クロ
ンク信号が用いられる.送信されたデータを受信機ハー
ドウエアと同期させるには、ソース・クロック信号が、
差動ラインを通って、バンファ32から、受信機26の
バッファ34に送信される。次に、受信機バッツ726
は、受信機26のDタイプ・フリップ・フロップ36の
クロック入力に、クロソク信号を送る。この図では1組
のフリップ・フロ7プ28、36及びバンファ30だけ
が示されているが、このほかに17個のこの種セットが
並列作動し、2−ビット・パリティをもつ2−バイト・
ワードの同時転送が可能である。18個の並列フリップ
・フロップ36は、全て、その出力をレジスタ・ファイ
ル38に送信し、受信機の特定ロジックがレジスタ・フ
ァイルをアンロードし、送信されたデータを使用するた
めに作動するまで、データはこ\に保持される。
拘束される: こ\に; LENGT}l−インチで表わしたケーブル長さTCV
C ”’ピコ秒で表わしたサイクル時間TMLII一受
信フリフブ・フロップのホールド時間 Tst+ 一受信フリフプ・フロップのセントアンプ
時間 TSKI 一送信機及び受信機のエッチ(食刻)及びS
in,の固有スキュー(ゆがみ)(ピコ秒冫 TSKC一ケーブルがゆがみに及ぼす影響(ピコ秒/イ
ンチ) 第2図1よ、SCUからI/Oへのインタフェースの全
般的なブロック図である.この図には、1個ずつの送信
機及び受信機が示されているに過ぎないが、それぞれの
方向におけるデータ伝達を容易にするために、SCU及
びI/O両方共に1個の送信機及び受信機を備える。D
タイプ・フリップ・フロップ28に含まれるデータは、
送信機24から、差動ラインを通って、受信機26のバ
ッファ30に送られる。フリンプ・フロップ28用のク
ロック信号には送信機24内で発信されるソース・クロ
ンク信号が用いられる.送信されたデータを受信機ハー
ドウエアと同期させるには、ソース・クロック信号が、
差動ラインを通って、バンファ32から、受信機26の
バッファ34に送信される。次に、受信機バッツ726
は、受信機26のDタイプ・フリップ・フロップ36の
クロック入力に、クロソク信号を送る。この図では1組
のフリップ・フロ7プ28、36及びバンファ30だけ
が示されているが、このほかに17個のこの種セットが
並列作動し、2−ビット・パリティをもつ2−バイト・
ワードの同時転送が可能である。18個の並列フリップ
・フロップ36は、全て、その出力をレジスタ・ファイ
ル38に送信し、受信機の特定ロジックがレジスタ・フ
ァイルをアンロードし、送信されたデータを使用するた
めに作動するまで、データはこ\に保持される。
離れて設置された2個のユニント間のハンドシェーキン
グは、Dタイプ・フリップ・フロップ39に保持されて
いる実際の信号により、ソース・コントロールから、送
信機24内で開始される状態として図示されている。送
信機クロック信号は、フリソブ・フロソブ39のクロソ
ク入力に送信される。差動信号は、フリンブ・フロツプ
39から、受信機26のバッファ40へ送信される。
グは、Dタイプ・フリップ・フロップ39に保持されて
いる実際の信号により、ソース・コントロールから、送
信機24内で開始される状態として図示されている。送
信機クロック信号は、フリソブ・フロソブ39のクロソ
ク入力に送信される。差動信号は、フリンブ・フロツプ
39から、受信機26のバッファ40へ送信される。
バッファ40ぱ、バッファ36に接続されたクロソク入
力を備えたDタイプ・フリソプ・フロフプ42に、ハン
ドシエーキング信号を送信する。フリップ・フロップ4
2の出力は、制御機械44に接続されており、この制′
4B機械は、信号をレジスタ・ファイル38に送る。こ
の簡易化されたブロック図では、ハンドシェー・キング
信号は、送信機24から受信機26に通ずるたゾ1組の
差動ラインだけが示されているが、実際には、両方向に
通ずるハンドシェーキング・ライン4本が備えられる。
力を備えたDタイプ・フリソプ・フロフプ42に、ハン
ドシエーキング信号を送信する。フリップ・フロップ4
2の出力は、制御機械44に接続されており、この制′
4B機械は、信号をレジスタ・ファイル38に送る。こ
の簡易化されたブロック図では、ハンドシェー・キング
信号は、送信機24から受信機26に通ずるたゾ1組の
差動ラインだけが示されているが、実際には、両方向に
通ずるハンドシェーキング・ライン4本が備えられる。
実際のハンドシエーキング信号については、残りの明細
書に関連して詳しく検討する。この段階では、コントロ
ール44は、ハンドシェーキング信号に応答して、レジ
スタ・ファイル38に含まれているデータをバリデート
/インバリデートし、誤りデータの再試行を開始するこ
とが理解され\ば充分である。
書に関連して詳しく検討する。この段階では、コントロ
ール44は、ハンドシェーキング信号に応答して、レジ
スタ・ファイル38に含まれているデータをバリデート
/インバリデートし、誤りデータの再試行を開始するこ
とが理解され\ば充分である。
送信機及び受信機のコントロール・アーキテクチャの詳
細なブロック図を、それぞれ第3及び4図に示す。送信
機24と受信機26の間には可成りの対話が行なわれる
ので、それぞれの対話について、相手側の動作と関連し
て検討すると便利である。従って、2個のユニット間の
データ及び制御信号の理論的な流れに従って、第3及び
4図について検討を進める。
細なブロック図を、それぞれ第3及び4図に示す。送信
機24と受信機26の間には可成りの対話が行なわれる
ので、それぞれの対話について、相手側の動作と関連し
て検討すると便利である。従って、2個のユニット間の
データ及び制御信号の理論的な流れに従って、第3及び
4図について検討を進める。
送信しようとするデータは、相手ユニットにデータを送
ろうとするユニットによって供給され、送信パケット・
データ・バッファ50内に配置される。I/018又は
SCU20のいずれか一方は、いずれかの方向にデータ
転送を開始可能であるが、説明し易くするために、SC
[J2 0が■/018にデータを送っているものと仮
定する。従って、SCU2 0は、データのパケットを
バッファ50内に配置する。バッファ50は、別のデー
タ・パケットと個別に識別可能な多重記憶場所を備える
。換言すると、バッファ50は、実際には、選定した所
定場所にデータを記憶し、そのデータにアクセスするた
めに用いられるインサート及びリムーブ・ポインタを備
えた多重バッファによって構成される。更に、データの
パケットを構成する2−バイト・ワードの個数は限定さ
れない。たy“し、構成個数が限定されないという事は
、パケットの長さが未知数であることを意味するもので
はなく、長さの許容範囲内であれば任意の所要長さであ
って差支えないことを意味する。パケットの長さに関す
る情報を含ませるには、パケット内のデータの最初の2
−バイト・ワードのビット4及びビット5をエンコード
する。同様に、受信機26は、バッファの個数と構成が
相互に類似した受信パケット・データ・バッファ51を
備える。
ろうとするユニットによって供給され、送信パケット・
データ・バッファ50内に配置される。I/018又は
SCU20のいずれか一方は、いずれかの方向にデータ
転送を開始可能であるが、説明し易くするために、SC
[J2 0が■/018にデータを送っているものと仮
定する。従って、SCU2 0は、データのパケットを
バッファ50内に配置する。バッファ50は、別のデー
タ・パケットと個別に識別可能な多重記憶場所を備える
。換言すると、バッファ50は、実際には、選定した所
定場所にデータを記憶し、そのデータにアクセスするた
めに用いられるインサート及びリムーブ・ポインタを備
えた多重バッファによって構成される。更に、データの
パケットを構成する2−バイト・ワードの個数は限定さ
れない。たy“し、構成個数が限定されないという事は
、パケットの長さが未知数であることを意味するもので
はなく、長さの許容範囲内であれば任意の所要長さであ
って差支えないことを意味する。パケットの長さに関す
る情報を含ませるには、パケット内のデータの最初の2
−バイト・ワードのビット4及びビット5をエンコード
する。同様に、受信機26は、バッファの個数と構成が
相互に類似した受信パケット・データ・バッファ51を
備える。
同時に、パケットを送信するためのリクエストは、SC
U20によってパケット送信キュー52に送られる。キ
ュー52は、バッファ50と同様に、バッファ50内の
多重バッファのうちの1個に対応するそれぞれのキュー
記憶場所を備えた加重記憶場所で構成される。この様に
して、キュー52は、バッファ50のうちのどのバッフ
プが、送信機に送ろうとするデータを含んでいるかを送
信機に対して表示する一種のフラグとなる。従って、キ
二一52の出力は、データ発信を最終的に制御する。キ
ュー52が、パケット送信リクエストを含んでいる限り
、バッファ50を所定のパケットを送信可能にする“空
でない′信号が発イ3される。“空でなレ蓼信号は、A
NDゲート54の入力に送信され、それにより、A.
N Dゲート54を、受信機バッファ・カウンタ56か
らの信号が通過可能にする。
U20によってパケット送信キュー52に送られる。キ
ュー52は、バッファ50と同様に、バッファ50内の
多重バッファのうちの1個に対応するそれぞれのキュー
記憶場所を備えた加重記憶場所で構成される。この様に
して、キュー52は、バッファ50のうちのどのバッフ
プが、送信機に送ろうとするデータを含んでいるかを送
信機に対して表示する一種のフラグとなる。従って、キ
二一52の出力は、データ発信を最終的に制御する。キ
ュー52が、パケット送信リクエストを含んでいる限り
、バッファ50を所定のパケットを送信可能にする“空
でない′信号が発イ3される。“空でなレ蓼信号は、A
NDゲート54の入力に送信され、それにより、A.
N Dゲート54を、受信機バッファ・カウンタ56か
らの信号が通過可能にする。
受信機バッファ・カウンタ56は、送{HH4に対して
、受信パケット・データ・バッファ51が満杯か否かを
追跡する手段の一部を形成する。
、受信パケット・データ・バッファ51が満杯か否かを
追跡する手段の一部を形成する。
このように配列にすると、インタフェースの転送速度を
上げることができる.例えば、これに代わる方法として
、受信機がデータ・パケットを受信可能な機能になる度
に、受信機26が、送信機24に信号を送る方法を用い
ることができる。この場合、送信機26は、データ・パ
ケットを送信する前に、必ず待ち状態になることが必要
である。
上げることができる.例えば、これに代わる方法として
、受信機がデータ・パケットを受信可能な機能になる度
に、受信機26が、送信機24に信号を送る方法を用い
ることができる。この場合、送信機26は、データ・パ
ケットを送信する前に、必ず待ち状態になることが必要
である。
送信時間が無視できないものとすると(わずかに1 6
Nsecクロック・サイクルの場合に2 0Nsec
)、遅延時間は累積され、インタフェースの機能は著し
く低下する。しかし、即刻実施の場合には、受信機バッ
ファ51が満杯であるか又は待つ必要があるかどうかを
送信機24が承知しており、送信機24は、遅延するこ
となく、パケットの送信を継続することができる。
Nsecクロック・サイクルの場合に2 0Nsec
)、遅延時間は累積され、インタフェースの機能は著し
く低下する。しかし、即刻実施の場合には、受信機バッ
ファ51が満杯であるか又は待つ必要があるかどうかを
送信機24が承知しており、送信機24は、遅延するこ
となく、パケットの送信を継続することができる。
受信機バッファ・カウンタ56は、増分及び減分入力を
備える.′$i.分入力は、送信状態機械58の出力、
具体的には、送信コマンド使用可能信号(XMT CM
DAVAIL) ニ接続される。状態機械58は、最終
的に、データ・パケットが何時送信されるかを決定し、
受信機26及びカウンタ56に送信されたXMT CM
DAVAIL信号をデータに先行させる。カウンタ56
は、受信バッファ5l内に、バッファの個数に等しい値
を初期設定する。従って、それぞれのデータ・パケット
が受信[26に送信されると、XMT CMDAVAr
L信号によッテカウンタ56を減少させ、1だけ少いバ
ッファが使用可能であることを表示する。カウンタがゼ
ロでない限り、カウンタ56は、ANDゲート54を通
ってイネイブル信号を状態機械58に供給する。
備える.′$i.分入力は、送信状態機械58の出力、
具体的には、送信コマンド使用可能信号(XMT CM
DAVAIL) ニ接続される。状態機械58は、最終
的に、データ・パケットが何時送信されるかを決定し、
受信機26及びカウンタ56に送信されたXMT CM
DAVAIL信号をデータに先行させる。カウンタ56
は、受信バッファ5l内に、バッファの個数に等しい値
を初期設定する。従って、それぞれのデータ・パケット
が受信[26に送信されると、XMT CMDAVAr
L信号によッテカウンタ56を減少させ、1だけ少いバ
ッファが使用可能であることを表示する。カウンタがゼ
ロでない限り、カウンタ56は、ANDゲート54を通
ってイネイブル信号を状態機械58に供給する。
送信機24と受信機26は自律的に作動するようにしな
ければならない。例えば、送信機24がデータを受信機
26に送信している間に、受信機26は、そのデータを
バッファからアンロードし、更にデータ・パケットを受
信できるように、これ等のバッフ1を自由にしなければ
ならない。受信機26が、バッファ51からデータを回
収すると、受信機バッファ空信号(RCV BUFEM
PTD)が送信機24に送られる。この信号は、シンク
ロナイザ60を介して送信機クロックと同期をとってか
ら、受信機バッファ・カウンタ56の増分入力に送られ
る。従って、それぞれの受信バッファ51が自由化され
て追加データの受信が可能になると、カウンタがインク
リメントされて、追加バッファが使用可能であることを
表示する。このようにして、カウンタ56がゼロでない
場合には、送信機24は、遅延無しに、データ・パケッ
トの出力を継続する. 送信状態機械58は、パケットの長さを表示する送信バ
ッファ50からの入力も受信する。既に検討したように
、最初の2−バイト・ワードのビット4及び5は、長さ
を表示するためにエンコードされ、送信状態機械58に
送られる。状態機械は、次のデータ・パケットの送信時
期を”知る”ためには、パケットの長さを“知る”必要
がある.例えば、8−バイト・パケットを送るには4ク
ロック・サイクルが必要である.従って、パケットが4
サイクルを必要とすることを“知る”ことによって、状
態機械58は、第5番目のクロック・サイクルで次のパ
フケージを送る準備をすることができる。
ければならない。例えば、送信機24がデータを受信機
26に送信している間に、受信機26は、そのデータを
バッファからアンロードし、更にデータ・パケットを受
信できるように、これ等のバッフ1を自由にしなければ
ならない。受信機26が、バッファ51からデータを回
収すると、受信機バッファ空信号(RCV BUFEM
PTD)が送信機24に送られる。この信号は、シンク
ロナイザ60を介して送信機クロックと同期をとってか
ら、受信機バッファ・カウンタ56の増分入力に送られ
る。従って、それぞれの受信バッファ51が自由化され
て追加データの受信が可能になると、カウンタがインク
リメントされて、追加バッファが使用可能であることを
表示する。このようにして、カウンタ56がゼロでない
場合には、送信機24は、遅延無しに、データ・パケッ
トの出力を継続する. 送信状態機械58は、パケットの長さを表示する送信バ
ッファ50からの入力も受信する。既に検討したように
、最初の2−バイト・ワードのビット4及び5は、長さ
を表示するためにエンコードされ、送信状態機械58に
送られる。状態機械は、次のデータ・パケットの送信時
期を”知る”ためには、パケットの長さを“知る”必要
がある.例えば、8−バイト・パケットを送るには4ク
ロック・サイクルが必要である.従って、パケットが4
サイクルを必要とすることを“知る”ことによって、状
態機械58は、第5番目のクロック・サイクルで次のパ
フケージを送る準備をすることができる。
データの転送を開始するには、状態機械58は、最初の
クロック信号期間中に、選択信号と共にXMT CMD
AVArLを、送信バ77y 5 0の該当するバッフ
ァに送信する。その後で、送信バ7ファ50は、16−
ビット・ワイド・データ・インタフェースを通って、そ
れぞれの2−バイト・ワードを連続的に送信する.受信
バッファ51は、それぞれの2−バイト・ワードを受信
し、選定した所定のバッファ内の連続的な場所に記憶す
る。同時に、パリティ及び送信クロック信号も、インタ
フェースを通って送信される。送信クロック信号は、受
信バッファ5工をイネイブルし、送信データを受信バッ
ファ51と同調させる。受信したデータのパリティは、
送信されたパリテイ信号と比較され、パリテイのエラー
は、受信状態機械62に伝達される。パリティ・エラー
があった場合は、最終的に、パケット全体がインタフェ
ースを通って再送信される, 受信バッファ51によって検出されたパリテイ・エラー
は、受信状態機械62に伝達され、こ\で信号が送信機
24に戻され、当該データ・バケソトの再試行が開始さ
れる。状態機械62から送信された不良パリテイ信号は
、シンクロナイザ64を経て受信ク07クと同期され、
受f3転送再試行信号(RCV XFERRETRY)
として送信機に送られる。送信機シンクロナイザ66は
RCνXFERRETRYを受信し、送信機クロツクと
同期させ、その信号を送信状態機械58に送信する。状
嘘機械58は、既に述べたように、XMT C?lDA
VAILを受信機に、また、八ソファ選択信号を同じバ
ノファ送ることによって応答する。次のクロック・サイ
クル開始に際し2て、送信バッファ50は、データ・パ
ケットを再び送信し始める。
クロック信号期間中に、選択信号と共にXMT CMD
AVArLを、送信バ77y 5 0の該当するバッフ
ァに送信する。その後で、送信バ7ファ50は、16−
ビット・ワイド・データ・インタフェースを通って、そ
れぞれの2−バイト・ワードを連続的に送信する.受信
バッファ51は、それぞれの2−バイト・ワードを受信
し、選定した所定のバッファ内の連続的な場所に記憶す
る。同時に、パリティ及び送信クロック信号も、インタ
フェースを通って送信される。送信クロック信号は、受
信バッファ5工をイネイブルし、送信データを受信バッ
ファ51と同調させる。受信したデータのパリティは、
送信されたパリテイ信号と比較され、パリテイのエラー
は、受信状態機械62に伝達される。パリティ・エラー
があった場合は、最終的に、パケット全体がインタフェ
ースを通って再送信される, 受信バッファ51によって検出されたパリテイ・エラー
は、受信状態機械62に伝達され、こ\で信号が送信機
24に戻され、当該データ・バケソトの再試行が開始さ
れる。状態機械62から送信された不良パリテイ信号は
、シンクロナイザ64を経て受信ク07クと同期され、
受f3転送再試行信号(RCV XFERRETRY)
として送信機に送られる。送信機シンクロナイザ66は
RCνXFERRETRYを受信し、送信機クロツクと
同期させ、その信号を送信状態機械58に送信する。状
嘘機械58は、既に述べたように、XMT C?lDA
VAILを受信機に、また、八ソファ選択信号を同じバ
ノファ送ることによって応答する。次のクロック・サイ
クル開始に際し2て、送信バッファ50は、データ・パ
ケットを再び送信し始める。
パリテイ・エラーが検出されない場合には、受信機26
は、受信転送肯定応答信号(RCV XFEIIACK
)を用いて応答し、パケットが正しく受信されたことを
表示し、送信機24は、当該データ転送リクエストをキ
ュー52から安全に除去することができる。受信状態機
砿62は、転送されるパケットの長さを示す受信バッフ
ァ51からの信号を受信する。既に述べたように、最初
の2−バイト・ワードのビ・ノト4及び5はパケットの
長さを示す.これ等2個のビットは状態機械62に送信
され、所定数のクロック・サイクルの終結に際して、転
送肯定応答信号が発信される。この信号は、シンクロナ
イザ68を経て受信クロツクと同期し、送信機24に送
られる。送信機シンクロナイザ70は、RCV XFE
RACKを受信し、送信クロノクと同期させてから、そ
の信号をパケット転送キュー52に通す。キュー52で
は、当該バッフプに対して正当なビットカ《リセットさ
れ、リムーブ・ポインタがインクリメントされて、その
次のアドレスを表示する。
は、受信転送肯定応答信号(RCV XFEIIACK
)を用いて応答し、パケットが正しく受信されたことを
表示し、送信機24は、当該データ転送リクエストをキ
ュー52から安全に除去することができる。受信状態機
砿62は、転送されるパケットの長さを示す受信バッフ
ァ51からの信号を受信する。既に述べたように、最初
の2−バイト・ワードのビ・ノト4及び5はパケットの
長さを示す.これ等2個のビットは状態機械62に送信
され、所定数のクロック・サイクルの終結に際して、転
送肯定応答信号が発信される。この信号は、シンクロナ
イザ68を経て受信クロツクと同期し、送信機24に送
られる。送信機シンクロナイザ70は、RCV XFE
RACKを受信し、送信クロノクと同期させてから、そ
の信号をパケット転送キュー52に通す。キュー52で
は、当該バッフプに対して正当なビットカ《リセットさ
れ、リムーブ・ポインタがインクリメントされて、その
次のアドレスを表示する。
!?CV XFL’RRETI?Yは受信機固有ロジフ
クによっても開始できることに注意されたい。ORゲー
ト72はシンクロナイザ62からの入力及び受信機固有
ロジックからの受信機ビジイ信号を受信する。
クによっても開始できることに注意されたい。ORゲー
ト72はシンクロナイザ62からの入力及び受信機固有
ロジックからの受信機ビジイ信号を受信する。
従って、何等かの理由によって受信機ユニフト(この例
では、I/Oユニットのうちの1個)が、送信されたパ
ケットを受信不能か又は受信拒否している場合には、I
?CV XFERRETRYを発生させるために、受信
機ビジイ信号を肯定するだけで充分である。更に、受信
機ビジイ信号が肯定された場合に、受信機26がパケッ
トに応答することを防止するために、RCV XFER
AC)[をブロックすることが好ましい。従って、AN
Dゲート74は、1個の入力として状態機械62からR
CVχFERACKを受信する。ANDゲート74に対
する第2の入力は、逆受信機ビジイ信号である.従って
、受信機ビジイ信号が肯定されると、ANDゲート74
は、RCV XFERACKを通過不能となる。
では、I/Oユニットのうちの1個)が、送信されたパ
ケットを受信不能か又は受信拒否している場合には、I
?CV XFERRETRYを発生させるために、受信
機ビジイ信号を肯定するだけで充分である。更に、受信
機ビジイ信号が肯定された場合に、受信機26がパケッ
トに応答することを防止するために、RCV XFER
AC)[をブロックすることが好ましい。従って、AN
Dゲート74は、1個の入力として状態機械62からR
CVχFERACKを受信する。ANDゲート74に対
する第2の入力は、逆受信機ビジイ信号である.従って
、受信機ビジイ信号が肯定されると、ANDゲート74
は、RCV XFERACKを通過不能となる。
状態機械62は、パケット受信が完了し、どのバッファ
が使用可能であるかを表示するために、受信機固有ロジ
ックに対して、バッファ使用可能信号を供給する。シン
クロナイザ76は、パンファ使用可能信号を受信機クロ
プクと同期させ、その信号を受信機固有ロジックに通過
させる。その後で、受信機固有ロジックは、アンロード
・バ,ファ信号を受信バッファ5lに対して開始する。
が使用可能であるかを表示するために、受信機固有ロジ
ックに対して、バッファ使用可能信号を供給する。シン
クロナイザ76は、パンファ使用可能信号を受信機クロ
プクと同期させ、その信号を受信機固有ロジックに通過
させる。その後で、受信機固有ロジックは、アンロード
・バ,ファ信号を受信バッファ5lに対して開始する。
アンロード信号は、バッファ51に対し、指定されたバ
ッファに含まれているデータを受信機固有ロジックに送
信させる。
ッファに含まれているデータを受信機固有ロジックに送
信させる。
受信バッファ51のローディングは受信バッファ・カウ
ンタ78によって制御される。カウンタ78は、受信バ
ッファ51内のバッファの個数とゼロの間をカウントす
るように構成されており、カウンタ78の出力は、受信
バッファ5lに対するインサート・ポインタとして作用
する.カウンタ78の増分入力は、XMT CMDAV
AILからの制御信号を受信する。これとは逆に、カウ
ンタ78の減分入力は、受信機固有ロジックから制in
信号を受信する.受信機固有信号が、受信バッファ51
のバッファを継続的にアンロードすると、受信バ、,7
7空信号CFICV B[IFEMPTD)を発信する
.この信号は、バッファのうちの1個が継続的にアンロ
ードされ、別のデータ・バケントを受信可能になったこ
とを表示する。既に述べたように、この同一信号が送信
機の受信機バッファ・カウンタ56の減分入力に供給さ
れる。従って、カウンタ78は、受信バッファ51にお
いてその次に使用可能なバッファをポイントする。
ンタ78によって制御される。カウンタ78は、受信バ
ッファ51内のバッファの個数とゼロの間をカウントす
るように構成されており、カウンタ78の出力は、受信
バッファ5lに対するインサート・ポインタとして作用
する.カウンタ78の増分入力は、XMT CMDAV
AILからの制御信号を受信する。これとは逆に、カウ
ンタ78の減分入力は、受信機固有ロジックから制in
信号を受信する.受信機固有信号が、受信バッファ51
のバッファを継続的にアンロードすると、受信バ、,7
7空信号CFICV B[IFEMPTD)を発信する
.この信号は、バッファのうちの1個が継続的にアンロ
ードされ、別のデータ・バケントを受信可能になったこ
とを表示する。既に述べたように、この同一信号が送信
機の受信機バッファ・カウンタ56の減分入力に供給さ
れる。従って、カウンタ78は、受信バッファ51にお
いてその次に使用可能なバッファをポイントする。
送信及び受信状態機械58、62の動作は、第5及び6
図に示す1対のa能フロー・チャートと関連して説明す
れば、理解し易い。送信状態機械58の機能フロー・チ
ャートを示す第5図において、状態機械58が送信バッ
ファ50からパケットの長さを受信するブロック80で
制御が始まる。
図に示す1対のa能フロー・チャートと関連して説明す
れば、理解し易い。送信状態機械58の機能フロー・チ
ャートを示す第5図において、状態機械58が送信バッ
ファ50からパケットの長さを受信するブロック80で
制御が始まる。
パケットの長さは、パケット転送が何時終了するかを決
定するために重要である。例えば、4個の2−バイト・
ワードを含むパケットの送信は、第6番目のクロック・
サイクルが開始すると終了する(XMT CMDAVA
TLに対するクロック・サイクル1個及びそれぞれの2
〜バイト・ワードに対してクロ7ク・サイクル1個). その後で、状態機械58は、ANDゲート54からの送
信パケット信号を待つ。この信号が無い場合には、受信
バッファ51が満杯か、或は、送信バッファ50内に送
信さるべきデータが所在しないことを示表する。決定ブ
ロック82は、状態機械58のこの部分を表わす。送信
パケット信号が受信されなければ、決定ブロック82は
自己折返しを行ない、機能フロー・チャートの残りの部
分を進行させるための制御を不可能にする。送信パケッ
トが受信されると、制御はブロック84に移り、こ\で
データ転送が実際に開始される。状態機械58はXMT
CMDAVAILを、受信機26に送信する。この信
号は、受信機26に対し、その次の送信クロック信号に
おいてデータ・ラインの監視が開始されることを通知す
る。
定するために重要である。例えば、4個の2−バイト・
ワードを含むパケットの送信は、第6番目のクロック・
サイクルが開始すると終了する(XMT CMDAVA
TLに対するクロック・サイクル1個及びそれぞれの2
〜バイト・ワードに対してクロ7ク・サイクル1個). その後で、状態機械58は、ANDゲート54からの送
信パケット信号を待つ。この信号が無い場合には、受信
バッファ51が満杯か、或は、送信バッファ50内に送
信さるべきデータが所在しないことを示表する。決定ブ
ロック82は、状態機械58のこの部分を表わす。送信
パケット信号が受信されなければ、決定ブロック82は
自己折返しを行ない、機能フロー・チャートの残りの部
分を進行させるための制御を不可能にする。送信パケッ
トが受信されると、制御はブロック84に移り、こ\で
データ転送が実際に開始される。状態機械58はXMT
CMDAVAILを、受信機26に送信する。この信
号は、受信機26に対し、その次の送信クロック信号に
おいてデータ・ラインの監視が開始されることを通知す
る。
ブロック86において、状態機械58は、送信バッファ
50に選択信号を送信する。この信号は、選定されたバ
ッファに対し、その次の送信クロック信号によって開始
される2−バイト・ワードで構成されたデータのアンロ
ーディングの開始を可能にする。
50に選択信号を送信する。この信号は、選定されたバ
ッファに対し、その次の送信クロック信号によって開始
される2−バイト・ワードで構成されたデータのアンロ
ーディングの開始を可能にする。
パケット転送に際して、送信されたデータ内に、受信機
26によってエラーが検出されたかどうかを決定するた
めにXFERRETRYが監視される.決定ブロック8
8において、XFERRETRYが肯定されると、ブロ
ック84に対する制御が行なわれ、転送が再試行される
。肯定されない場合には、制御は決定ブロック90にバ
スされ、転送が完了したかどうかを決定するために用い
られる。状態機械はパケットの長さを知っており、従っ
て、パケットを転送するためにa・要なクロック・サイ
クルの個数を知っているので、所要個数のクロ7ク・サ
イクルが完了すると同時に転送が完了する。決定ブロッ
ク90は、単にクロック・サイクルの個数をカウントし
、必要個数のクロソク・サイクルが未だ発生していない
場合には、制御を決定ブロック88に戻す。この様にし
て制御をルービングすることにより、XFERRETR
Y信号の定期的監視が実施される。クロック・サイクル
が所要個数に達すると、状態機械5日は自由になり、新
しくプロセスを開始し、別のデータ・パケットの送信が
可能となる。
26によってエラーが検出されたかどうかを決定するた
めにXFERRETRYが監視される.決定ブロック8
8において、XFERRETRYが肯定されると、ブロ
ック84に対する制御が行なわれ、転送が再試行される
。肯定されない場合には、制御は決定ブロック90にバ
スされ、転送が完了したかどうかを決定するために用い
られる。状態機械はパケットの長さを知っており、従っ
て、パケットを転送するためにa・要なクロック・サイ
クルの個数を知っているので、所要個数のクロ7ク・サ
イクルが完了すると同時に転送が完了する。決定ブロッ
ク90は、単にクロック・サイクルの個数をカウントし
、必要個数のクロソク・サイクルが未だ発生していない
場合には、制御を決定ブロック88に戻す。この様にし
て制御をルービングすることにより、XFERRETR
Y信号の定期的監視が実施される。クロック・サイクル
が所要個数に達すると、状態機械5日は自由になり、新
しくプロセスを開始し、別のデータ・パケットの送信が
可能となる。
受信状態機械62の機能フローチャートを示す第6図に
おいて、状態機械62が送信バッファ51からのパケッ
トの長さを受信するブロック92において制御が始まる
.この場合にも、何時パケット転送が完了するかを決定
するためにパケット長は重要である。
おいて、状態機械62が送信バッファ51からのパケッ
トの長さを受信するブロック92において制御が始まる
.この場合にも、何時パケット転送が完了するかを決定
するためにパケット長は重要である。
データのそれぞれの2−バイト・ワードを受信すると、
制御は、決定ブロック94、96を通ってループする。
制御は、決定ブロック94、96を通ってループする。
決定ブロンク94において、データのそれぞれのバイト
のパリティが、送信バッファによって住成された対応す
るパリテイ・ピントと比較される。パリティ・エラーが
検出すれば、データ全てが受信済みでない場合には、決
定ブロック96は制御を転送して決定ブロック94に戻
し、その次の2−バイト・データのパリテイをチェック
する。パリテイ・エラーが検出された場合は、制御はブ
ロック98に移り、こ\で、状態機械62は、送信機2
4に対してXF[!RRETI?Yを開始する。
のパリティが、送信バッファによって住成された対応す
るパリテイ・ピントと比較される。パリティ・エラーが
検出すれば、データ全てが受信済みでない場合には、決
定ブロック96は制御を転送して決定ブロック94に戻
し、その次の2−バイト・データのパリテイをチェック
する。パリテイ・エラーが検出された場合は、制御はブ
ロック98に移り、こ\で、状態機械62は、送信機2
4に対してXF[!RRETI?Yを開始する。
パリテイ・エラーが検出されることなく、所定個数のク
ロック・サイクルが終了すると、制御はブロック100
に移る。この時点でパケット転送は完了し、成功する。
ロック・サイクルが終了すると、制御はブロック100
に移る。この時点でパケット転送は完了し、成功する。
従って、バッファ使用可能信号が受信機固有ロジックに
送信される。同様に、ブロソク102において、状態機
械62は、送信機24に対して、XFERACKを開始
する。制御プロセスが完了し、状ti械62は、その次
のデータ・パケソトを受信可能な状態となる。
送信される。同様に、ブロソク102において、状態機
械62は、送信機24に対して、XFERACKを開始
する。制御プロセスが完了し、状ti械62は、その次
のデータ・パケソトを受信可能な状態となる。
シンクロナイザ60の全体概略図を第7図に示す。シス
ンクロナイザ64、66、68、69、70、73、7
6の構成は同じである。シンクロナイザ60は、5個の
Dタイプ・フリップ・フロノブ110、111、112
、113、114で構成され、第1のフリフブ・フロソ
ブ110は、そのD入力において入力信号を受信する。
ンクロナイザ64、66、68、69、70、73、7
6の構成は同じである。シンクロナイザ60は、5個の
Dタイプ・フリップ・フロノブ110、111、112
、113、114で構成され、第1のフリフブ・フロソ
ブ110は、そのD入力において入力信号を受信する。
入力信号は、クロック信号と同期させようとする信号で
ある。例えば、シンクロナイザ60(第3図参照)は、
送信クロック信号と同期させようとするRCVBUFE
MPTDを、入力として受信する。
ある。例えば、シンクロナイザ60(第3図参照)は、
送信クロック信号と同期させようとするRCVBUFE
MPTDを、入力として受信する。
フリップ・フロップ110へのクロック入力は、クロッ
ク信号を生成するシステムのクロツク信号である。例え
ば、シンクロナイザ60へのクロソク入力はRCV C
LOCKである。この入力は、インタフェースを通って
送信されたクロック信号及びデ一夕のスキューイングを
取扱う.RCV BUFEMPTDは1;’CV CL
O(Jを用いて受信機26によって生成され、両信号共
に、インタフェース・ケーブルを通過する際に同様の遅
延を生ずるので、RCV BUFEMPTDの値は、R
CV CLO(Jの移行に際して安定かつ妥当である。
ク信号を生成するシステムのクロツク信号である。例え
ば、シンクロナイザ60へのクロソク入力はRCV C
LOCKである。この入力は、インタフェースを通って
送信されたクロック信号及びデ一夕のスキューイングを
取扱う.RCV BUFEMPTDは1;’CV CL
O(Jを用いて受信機26によって生成され、両信号共
に、インタフェース・ケーブルを通過する際に同様の遅
延を生ずるので、RCV BUFEMPTDの値は、R
CV CLO(Jの移行に際して安定かつ妥当である。
フリソブ・フロツブ110のQ出力はフリフプ・フロフ
ブ111のクロツク入力に接続されているが、フリップ
・フロフブ11工のD入力は論理的に高い値に接続され
ている。従って、フリップ・フロソブ110への入力が
状態を変えると、フリップ・フロップ111がクロック
され、そのQ出力を経てハイ信号を通過させる。フリッ
プ・フロップ111は、そのQ出力の値を論理的ハイか
らローにセットするために用いられるリセット入力も備
える。
ブ111のクロツク入力に接続されているが、フリップ
・フロフブ11工のD入力は論理的に高い値に接続され
ている。従って、フリップ・フロソブ110への入力が
状態を変えると、フリップ・フロップ111がクロック
され、そのQ出力を経てハイ信号を通過させる。フリッ
プ・フロップ111は、そのQ出力の値を論理的ハイか
らローにセットするために用いられるリセット入力も備
える。
残りのフリップ・フロップ112、113、114は、
それぞれ、先行するフリソブ・フロフブQ出力に接続さ
れたD入力及び、信号を同期させようとするシステムの
クロック信号に接続されたクロック信号を用いる。例え
ば、シンクロナイザ60は、そのクロック入力XMT
CLOCKを備える。
それぞれ、先行するフリソブ・フロフブQ出力に接続さ
れたD入力及び、信号を同期させようとするシステムの
クロック信号に接続されたクロック信号を用いる。例え
ば、シンクロナイザ60は、そのクロック入力XMT
CLOCKを備える。
最終フリソブ・フロップ114のQ出力は、シンクロナ
イザの出力として用いられるが、非Q出力は、フリソブ
・フロップ111、112のリセット入力に接続されて
いる。
イザの出力として用いられるが、非Q出力は、フリソブ
・フロップ111、112のリセット入力に接続されて
いる。
シンクロナイザの動作は、入力クロノク信号と合致し、
フリップ・フロップ110に記憶されている入力信号と
共に始まる.シンクロナイザは、入力及び出力クロック
信号の相対周波数とは独立じて作動するように設計され
ている。しかし、その内部フリップ・フロップの動作は
、データ及びクロソク信号の同時発生変化に対して特に
敏感である。この種の同時発生変化が起きると、フリッ
プ・フロップの作動結果は予測不可能であり、フリップ
・フロップを準安定状態にし、その出力は肯定的又は否
定的のいずれでもなくなる。
フリップ・フロップ110に記憶されている入力信号と
共に始まる.シンクロナイザは、入力及び出力クロック
信号の相対周波数とは独立じて作動するように設計され
ている。しかし、その内部フリップ・フロップの動作は
、データ及びクロソク信号の同時発生変化に対して特に
敏感である。この種の同時発生変化が起きると、フリッ
プ・フロップの作動結果は予測不可能であり、フリップ
・フロップを準安定状態にし、その出力は肯定的又は否
定的のいずれでもなくなる。
従って、準安定的なシンクロナイザからの出力が最終的
に発信されることを防止するために、逐次的に接続した
フリップ・フロツブで構成される多重ステージが用いら
れる。シンクロナイザのそれぞれのフリップ・フロフブ
・ステージは、準安定状態にもちこまれないように増加
する。好ましい場合としては、最終ステージが準安定状
態に達する確率が107年間に1度であるような3ステ
ージが用いられる。
に発信されることを防止するために、逐次的に接続した
フリップ・フロツブで構成される多重ステージが用いら
れる。シンクロナイザのそれぞれのフリップ・フロフブ
・ステージは、準安定状態にもちこまれないように増加
する。好ましい場合としては、最終ステージが準安定状
態に達する確率が107年間に1度であるような3ステ
ージが用いられる。
3ステージ・シンクロナイザでは、シンクロナイザに向
けて発信された全てのハンドシエーキング信号に3サイ
クル遅延を生ずる.従って、ハンドシエーキング信号は
、出力クロック周波数の3分の1の割合においてのみ発
信可能である。
けて発信された全てのハンドシエーキング信号に3サイ
クル遅延を生ずる.従って、ハンドシエーキング信号は
、出力クロック周波数の3分の1の割合においてのみ発
信可能である。
フリップ・フロップ110のQIIO出力は、フリップ
・フロップ111のクロック入力に接続される。フリッ
プ・フロップ111のD入力は、論理的ハイ信号に接続
される。従って、ハイ・データ入力及び結果として0か
ら1へのQIIOの移行により、Q111出力はハイと
なる。この出力は、3ステージ112、113、114
のうちの最初のステージであるフリノプ・フロフプ11
2に供給される。これ等3ステージに供給されるクロッ
ク入力は、出力クロック信号によって制御される. データとクロックの移行が同時に発生しないものと仮定
すると、ハイ・データ信号は、3ステージ112、11
3、114を通って3ステージ出カクロンク・サイクル
でリフブルし、シンクロナイザの出力として送信される
.最終ステージのQN114出力は、フリップ・フロッ
プ111、112へのフィードバック信号として作用し
、データ信号と出力信号の同期が達成されたことを表示
する。従って、フリップ・フロンプ111、112は、
その次のデータ信号を準備するためにQN114出力が
ローに移行することにより、リセットされる。フリフブ
・フロップ113はリセントされないので、シンクロナ
イザの出力の幅は、クロック・サイクル2個分以上であ
る.フリップ・フロップ113はリセットされず、フリ
ップ・フロップ114と同じでなくてはならないので、
その出力も、フリフブ・フロップ114を通って、第4
番目のクロック・サイクルでリフブルする。
・フロップ111のクロック入力に接続される。フリッ
プ・フロップ111のD入力は、論理的ハイ信号に接続
される。従って、ハイ・データ入力及び結果として0か
ら1へのQIIOの移行により、Q111出力はハイと
なる。この出力は、3ステージ112、113、114
のうちの最初のステージであるフリノプ・フロフプ11
2に供給される。これ等3ステージに供給されるクロッ
ク入力は、出力クロック信号によって制御される. データとクロックの移行が同時に発生しないものと仮定
すると、ハイ・データ信号は、3ステージ112、11
3、114を通って3ステージ出カクロンク・サイクル
でリフブルし、シンクロナイザの出力として送信される
.最終ステージのQN114出力は、フリップ・フロッ
プ111、112へのフィードバック信号として作用し
、データ信号と出力信号の同期が達成されたことを表示
する。従って、フリップ・フロンプ111、112は、
その次のデータ信号を準備するためにQN114出力が
ローに移行することにより、リセットされる。フリフブ
・フロップ113はリセントされないので、シンクロナ
イザの出力の幅は、クロック・サイクル2個分以上であ
る.フリップ・フロップ113はリセットされず、フリ
ップ・フロップ114と同じでなくてはならないので、
その出力も、フリフブ・フロップ114を通って、第4
番目のクロック・サイクルでリフブルする。
フリソブ・フロップ110へのデータ入力が口−の値で
あれば、Q110出力はローのま\であり、フリップ・
フロップ111をクロックしないことが理解されるはず
である。従って、フリ・ノブ・フロフプ111は既にリ
セットされているので、その出力はローであり、それに
よってデータ入力にマッチする。ハイ・データ入力と同
様に、このロー・データ入力は、フリップ・フロップ1
12、113、114の3ステージを通ってリソプルし
、シンクロナイザの出力としてバスされる。
あれば、Q110出力はローのま\であり、フリップ・
フロップ111をクロックしないことが理解されるはず
である。従って、フリ・ノブ・フロフプ111は既にリ
セットされているので、その出力はローであり、それに
よってデータ入力にマッチする。ハイ・データ入力と同
様に、このロー・データ入力は、フリップ・フロップ1
12、113、114の3ステージを通ってリソプルし
、シンクロナイザの出力としてバスされる。
インタフェースの動作を説明するには例を用いると便利
である。第8図は、簡単な単一肯定応答パケット用デー
タ及びハンドシエーキング信号のタイミング・ダイアダ
ラムである。プロセスは、マッチング受信機に送信しよ
うとするlO一バイトのデータ・パケットを含む送信パ
ケット・データ・バッファによって始まる。従って、送
信機械58はX?IT CMDAVAIL信号を発{i
tる。次ニ、送信機械58は、送信パケット・データ・
バッファ50に対して、“選択N”信号を発信する。そ
の次のクロック・サイクルが始まると、直ちに、送信パ
ケット・データ・バンファ50は、データ・パケットの
発信を開始する.2−バイト・データは、送信パケット
・データ・バッファが空になるまで、後続する5個のク
ロック・サイクルのそれぞれのサイクルにおいて発信さ
れる。受信された制御機械62は、受信したデータ・パ
ケットのパリテイ・エラーをチェックし、受信機が使用
中でなければ、送信機に対してRCVχFERACK信
号が送信される, RCV XFERACκ信号は、
パケットNを送信させるためのもとのリクエストをキュ
ー52から除去するパケット送信キュー52に向けて発
信され、その後で、受信機固有ロジックは、受信パケッ
ト・データ・バッファ51に向ってUNLOADBUF
FERN信号を発信し、当該データ・パケットをバンフ
ァ51から除去する.バ,ファ51が空になると、受信
機固有ロジックは、送信機に向ってRCV BUFEM
PTO信号を発信する, RCV BUFEMPTD信
号は、受信バッファ・カウンタ56をインクリメントす
るために送信機によって用いられ、受信機内で追加バッ
ファ場所が使用可能であることを表示する。
である。第8図は、簡単な単一肯定応答パケット用デー
タ及びハンドシエーキング信号のタイミング・ダイアダ
ラムである。プロセスは、マッチング受信機に送信しよ
うとするlO一バイトのデータ・パケットを含む送信パ
ケット・データ・バッファによって始まる。従って、送
信機械58はX?IT CMDAVAIL信号を発{i
tる。次ニ、送信機械58は、送信パケット・データ・
バッファ50に対して、“選択N”信号を発信する。そ
の次のクロック・サイクルが始まると、直ちに、送信パ
ケット・データ・バンファ50は、データ・パケットの
発信を開始する.2−バイト・データは、送信パケット
・データ・バッファが空になるまで、後続する5個のク
ロック・サイクルのそれぞれのサイクルにおいて発信さ
れる。受信された制御機械62は、受信したデータ・パ
ケットのパリテイ・エラーをチェックし、受信機が使用
中でなければ、送信機に対してRCVχFERACK信
号が送信される, RCV XFERACκ信号は、
パケットNを送信させるためのもとのリクエストをキュ
ー52から除去するパケット送信キュー52に向けて発
信され、その後で、受信機固有ロジックは、受信パケッ
ト・データ・バッファ51に向ってUNLOADBUF
FERN信号を発信し、当該データ・パケットをバンフ
ァ51から除去する.バ,ファ51が空になると、受信
機固有ロジックは、送信機に向ってRCV BUFEM
PTO信号を発信する, RCV BUFEMPTD信
号は、受信バッファ・カウンタ56をインクリメントす
るために送信機によって用いられ、受信機内で追加バッ
ファ場所が使用可能であることを表示する。
第9図は、簡単な単一再試行パケット用タイミング・ダ
イアグラムである。簡単な単一肯定応答パケットの場合
と同様に、パケット送信キュー52にパケットNを送信
するためのリクエストを受信機が受信するとプロセスが
始まる。送信マシン58は送信XMT CMDAVAI
L信号を発信し、次に、直ちにデータ・パケットの送信
を開始する送信パケット・データ・バンファ50内の適
切なバッファを選定する。た!゜シ、この場合には、受
信機が使用中であるか、又は、データ送信にパリティ・
エラーが発生したかいずれかの理由により、受信機は、
RCV XPI!RRHTRY信号を送信機に向けて発
信する。このRCV XFERRf!TRY信号は、送
信機械58に向って発信され、追加時間にバケツ}Nを
送信しなければならない事を表示する。
イアグラムである。簡単な単一肯定応答パケットの場合
と同様に、パケット送信キュー52にパケットNを送信
するためのリクエストを受信機が受信するとプロセスが
始まる。送信マシン58は送信XMT CMDAVAI
L信号を発信し、次に、直ちにデータ・パケットの送信
を開始する送信パケット・データ・バンファ50内の適
切なバッファを選定する。た!゜シ、この場合には、受
信機が使用中であるか、又は、データ送信にパリティ・
エラーが発生したかいずれかの理由により、受信機は、
RCV XPI!RRHTRY信号を送信機に向けて発
信する。このRCV XFERRf!TRY信号は、送
信機械58に向って発信され、追加時間にバケツ}Nを
送信しなければならない事を表示する。
連続した2個のパケットが送信され、両方共肯定応答さ
れた場合のタイミング・ダイアグラムを第10図に示す
。送信機械58はXlIT CMDAVAIL信号を発
信し、次に、データ・バケソ1一の送信を開始させよう
とする送信パケット・データ・ハッファ50内の適切な
バッファを選定する。最初のデータ・バケソトが受信機
に送られた後で、送信機械58は別171XMT CM
DAVAIL信号を受信iに送り、次に、データ・パケ
ットの送信を開始させようとする送信パケット・データ
・バッファ50内の別のバッファを選定する。これに続
いて、受信制御機械62は、バケソトA及びパケットB
に対してRCV XFERACK信号を開始し、パケッ
ト送信キュー52に対し、データ・パケットを送信させ
る両リクエストを再試行させる。同様に、受信機の固有
ロジックは、パケットA及びBに対して、RCV BO
FEMPTD信号を生成し、受信機内の両方のバッファ
場所が自由であって、追加データ・パケットの受信が可
能であることを表示する。
れた場合のタイミング・ダイアグラムを第10図に示す
。送信機械58はXlIT CMDAVAIL信号を発
信し、次に、データ・バケソ1一の送信を開始させよう
とする送信パケット・データ・ハッファ50内の適切な
バッファを選定する。最初のデータ・バケソトが受信機
に送られた後で、送信機械58は別171XMT CM
DAVAIL信号を受信iに送り、次に、データ・パケ
ットの送信を開始させようとする送信パケット・データ
・バッファ50内の別のバッファを選定する。これに続
いて、受信制御機械62は、バケソトA及びパケットB
に対してRCV XFERACK信号を開始し、パケッ
ト送信キュー52に対し、データ・パケットを送信させ
る両リクエストを再試行させる。同様に、受信機の固有
ロジックは、パケットA及びBに対して、RCV BO
FEMPTD信号を生成し、受信機内の両方のバッファ
場所が自由であって、追加データ・パケットの受信が可
能であることを表示する。
連続したパケット2個を送信し、最初のパケットは再試
行され、第2番目のバケソトが肯定応答される場合のタ
イミング・ダイアグラムを第11図に示す。第10図の
場合と同様に、送信機58は、XMT CMDAVAI
L信号を発信し、選定されたパケソトA及びBの両パケ
ットに対するデータ・パケットが直ちに後続する。次に
、最初のバケソトAは受信に失敗したので再試行が必要
であることを表示するRCV XFERRETRY信号
が、第1のハンドシェーキング信号として受信機によっ
て返送される。
行され、第2番目のバケソトが肯定応答される場合のタ
イミング・ダイアグラムを第11図に示す。第10図の
場合と同様に、送信機58は、XMT CMDAVAI
L信号を発信し、選定されたパケソトA及びBの両パケ
ットに対するデータ・パケットが直ちに後続する。次に
、最初のバケソトAは受信に失敗したので再試行が必要
であることを表示するRCV XFERRETRY信号
が、第1のハンドシェーキング信号として受信機によっ
て返送される。
た\′し、受信機によって返送される第2のハンドシェ
ーキング信号はRCV XFHRACK{i号であり、
バケツ}Bの受信に成功したことを表示する。従って、
パケットBを送信させるためのリクエストはパケット送
信キュー52から除去され、送信機械58は、パケット
Aに対して、第2の送信試行を開始する。パケソトA及
びパケットBの両方に対して、受信機から、RCV M
UFMBPTO信号が返送され、されによって、カウン
タ56をデクリメントし、受信機内において、2個の追
加バッファ・ロケーションが使用可能であることを表示
する。
ーキング信号はRCV XFHRACK{i号であり、
バケツ}Bの受信に成功したことを表示する。従って、
パケットBを送信させるためのリクエストはパケット送
信キュー52から除去され、送信機械58は、パケット
Aに対して、第2の送信試行を開始する。パケソトA及
びパケットBの両方に対して、受信機から、RCV M
UFMBPTO信号が返送され、されによって、カウン
タ56をデクリメントし、受信機内において、2個の追
加バッファ・ロケーションが使用可能であることを表示
する。
第1図は、コンピュータ・システムのプロ・ノク図であ
る; 第2図は、第1図に示すコンピュータ・システムにおけ
るSCU−I/Oインタフェースのダイアダラムである
: 第3図は、SCU−1/Oインタフェースにおける送信
機制御ロジックのブロック図である;第4図は、SCU
−■/0インタフェースにおける受信機制御ロジ7クの
ブロック図である;第5図は、第3図に示す送信機制御
ロジックにおいて、送信状態機械が後続する制御スキー
ムのフローチャートである; 第6図は、第4図に示す受信機制御ロジックにおいて、
受信状態機械が後続する制御スキームのフロー千十一ト
である; 第7図は、送信又は受信クロック・シンクロナイザの概
略図である1 第8図は、単一肯定応答データ・パケット転送のための
データ及びハンドシェーキング信号のタイミング・ダイ
アグラムである; 第9図は、肯定応答されない単一データ・パケット転送
のためのデータ及びハンドシエーキング信号のタイミン
グ・ダイアダラムである;第10図は、連続する2個の
肯定応答されたデ−9・パケット転送のためのデータ及
びハンドシェーキング信号のタイミング・ダイアグラム
である。 第11図は、第1のデータ・バケソトは肯定応答され、
第2のデータ・パケットは肯定応答されない場合におい
て、連続する2個のデータ・パケットを転送するための
データ及びハンドシェーキング信号のタイミング・ダイ
アグラムである。 10・−マルチプロセッサ・コンピュータ・システム、 11、工2、13、14−・・中央処理装置、16・一
・主メモリ、 18一入力/出力装置、 20・−システム・コントロール・ユニット、22・・
−サービス・プロセッサ・ユニット、24・・送信機、 26・・・受信機バッファ、 2日−・フリップ・フロソブ、 30、32、34・−バッファ、 36・・−・フリップ・フロップ、 38−・−レジスタ・ファイル、 40・・・バッファ、 42−フリップ・フロソブ、 44−・制御機械。
る; 第2図は、第1図に示すコンピュータ・システムにおけ
るSCU−I/Oインタフェースのダイアダラムである
: 第3図は、SCU−1/Oインタフェースにおける送信
機制御ロジックのブロック図である;第4図は、SCU
−■/0インタフェースにおける受信機制御ロジ7クの
ブロック図である;第5図は、第3図に示す送信機制御
ロジックにおいて、送信状態機械が後続する制御スキー
ムのフローチャートである; 第6図は、第4図に示す受信機制御ロジックにおいて、
受信状態機械が後続する制御スキームのフロー千十一ト
である; 第7図は、送信又は受信クロック・シンクロナイザの概
略図である1 第8図は、単一肯定応答データ・パケット転送のための
データ及びハンドシェーキング信号のタイミング・ダイ
アグラムである; 第9図は、肯定応答されない単一データ・パケット転送
のためのデータ及びハンドシエーキング信号のタイミン
グ・ダイアダラムである;第10図は、連続する2個の
肯定応答されたデ−9・パケット転送のためのデータ及
びハンドシェーキング信号のタイミング・ダイアグラム
である。 第11図は、第1のデータ・バケソトは肯定応答され、
第2のデータ・パケットは肯定応答されない場合におい
て、連続する2個のデータ・パケットを転送するための
データ及びハンドシェーキング信号のタイミング・ダイ
アグラムである。 10・−マルチプロセッサ・コンピュータ・システム、 11、工2、13、14−・・中央処理装置、16・一
・主メモリ、 18一入力/出力装置、 20・−システム・コントロール・ユニット、22・・
−サービス・プロセッサ・ユニット、24・・送信機、 26・・・受信機バッファ、 2日−・フリップ・フロソブ、 30、32、34・−バッファ、 36・・−・フリップ・フロップ、 38−・−レジスタ・ファイル、 40・・・バッファ、 42−フリップ・フロソブ、 44−・制御機械。
Claims (10)
- (1)システム制御ユニットと入力/出力ユニット間に
おけるデータ・パケットの流れを制御するためのインタ
フェースであって、 前記システム制御ユニットと前記入力/出力ユニット間
において前記データ・パケットを逐次送信するための送
信手段と、 前記システム制御ユニットと前記入力/出力ユニット間
において前記データ・パケットを逐次受信するための受
信手段とを備えており、前記受信手段は、複数個の前記
データ・パケットを逐次受信して記憶するためのバッフ
ァ手段と、 前記受信バッファ手段からデータ・パケットを制御可能
にアンロードするための手段と、前記受信バッファ手段
からアンロードされるデータ・パケットに応答してバッ
ファ空信号を発信するための手段とを含んでおり、 前記送信手段は、 前記受信バッファ手段に記憶されているデータ・パケッ
トの個数を算定し、算定した個数に応答する信号を発信
する手段と、 前以て選定された大きさの前記算定個数に応答して前記
送信手段が追加データ・パケットを発信することを防止
するための手段とを含んでいる、 ことを特徴とするインタフェース。 - (2)前記送信手段は、送信されたデータに応答するパ
リテイ信号を算定し、前記パリテイ信号を前記受信手段
に送信するための手段を含む請求項(1)記載のインタ
フェース。 - (3)前記受信手段は、パリテイ信号を受信し、受信し
たデータのパリテイを決定し、受信したパリテイ信号を
決定したパリテイ信号と比較し、前記決定したパリテイ
と受信したパリテイの不一致に応答して前記送信手段に
再試行信号を発信し、前記決定したパリテイと受信した
パリテイの一致に応答して肯定応答信号を発信するため
の手段を含む請求項(2)記載のインタフェース。 - (4)前記送信手段は、前記再試行信号を受信し、前記
再試行信号に対応してデータ・パケットの転送を再開始
するための手段を含む請求項(3)記載のインタフェー
ス。 - (5)前記送信手段は、前記肯定応答信号を受信し、前
記肯定応答信号に対応して前記データ・パケットを再試
行するための手段を含む請求項(3)記載のインタフェ
ース。 - (6)前記送信手段は、送信手段の動作を同期化するた
めの第1の周期的クロック信号を生成するための手段、
及び、送信されたデータに対して前記受信バッファ手段
を受信可能にするために前記受信手段に前記第1のクロ
ック信号を送信するための手段を含む請求項(1)記載
のインタフェース。 - (7)前記受信手段は、受信手段の動作を同期化するた
めに、第1の周期的クロック信号と同期していない第2
の周期的なクロック信号を生成するための手段、及び、
前記バッファ空信号に対して送信手段を受信可能にする
ために、前記送信手段に向けて既述の第2のクロック信
号を発信するための手段を含む請求項(6)記載のイン
タフェース。 - (8)前記送信手段は、前記データ・パケットの発信に
先だって、第1の周期的クロック信号中にコマンド使用
可能信号を発信するための手段を含む請求項(1)記載
のインタフェース。 - (9)前記受信手段は、前記コマンド使用可能信号を受
信し、前記コマンド使用可能信号の受信に応答して前記
受信バッファ手段に対してインサート・ポインタをイン
クリメントするための手段を含む請求項(8)記載のイ
ンタフェース。 - (10)前記受信バッファ手段に記憶されたデータ・パ
ケットの個数を算定するための前記手段は、前記コマン
ド使用可能信号を受信し、算定された個数をインクリメ
ントする請求項(8)記載のインタフェース。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/306,862 US4965793A (en) | 1989-02-03 | 1989-02-03 | Method and apparatus for interfacing a system control unit for a multi-processor |
US306862 | 1989-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02232758A true JPH02232758A (ja) | 1990-09-14 |
JPH065519B2 JPH065519B2 (ja) | 1994-01-19 |
Family
ID=23187200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1310482A Expired - Lifetime JPH065519B2 (ja) | 1989-02-03 | 1989-11-29 | マルチプロセッサ用システム制御ユニットをインタフェースするための装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4965793A (ja) |
EP (1) | EP0380856A3 (ja) |
JP (1) | JPH065519B2 (ja) |
AU (1) | AU628532B2 (ja) |
CA (1) | CA1325286C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242006A (ja) * | 1992-02-28 | 1993-09-21 | Mitsubishi Electric Corp | メモリ制御方式 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7142091A (en) * | 1989-12-19 | 1991-07-18 | E-Systems Incorporated | Method and apparatus for dispersed end-entity flow control in computer networks |
JPH03225429A (ja) * | 1990-01-30 | 1991-10-04 | Sharp Corp | 集積回路装置 |
US5175727A (en) * | 1990-04-16 | 1992-12-29 | Maher John W | Communication system network interconnecting a plurality of communication systems |
US5130986A (en) * | 1990-04-27 | 1992-07-14 | At&T Bell Laboratories | High speed transport protocol with two windows |
AU652371B2 (en) * | 1990-06-29 | 1994-08-25 | Fujitsu Limited | Data transfer system |
JPH077975B2 (ja) * | 1990-08-20 | 1995-01-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ伝送を制御するためのシステムおよび方法 |
US5132967A (en) * | 1990-10-29 | 1992-07-21 | International Business Machines Corporation | Single competitor arbitration scheme for common bus |
US5226121A (en) * | 1990-11-19 | 1993-07-06 | Ag Communication Systems Corporation | Method of bit rate de-adaption using the ECMA 102 protocol |
US5555438A (en) * | 1991-07-24 | 1996-09-10 | Allen-Bradley Company, Inc. | Method for synchronously transferring serial data to and from an input/output (I/O) module with true and complement error detection coding |
US6157967A (en) * | 1992-12-17 | 2000-12-05 | Tandem Computer Incorporated | Method of data communication flow control in a data processing system using busy/ready commands |
US5838894A (en) * | 1992-12-17 | 1998-11-17 | Tandem Computers Incorporated | Logical, fail-functional, dual central processor units formed from three processor units |
US5664104A (en) * | 1992-12-18 | 1997-09-02 | Fujitsu Limited | Transfer processor including a plurality of failure display units wherein a transfer process is prohibited if failure is indicated in a failure display unit |
US5604866A (en) * | 1993-09-30 | 1997-02-18 | Silicon Graphics, Inc. | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver |
DE69433351T2 (de) * | 1993-10-05 | 2004-05-27 | Hitachi, Ltd. | Datenübertragungssteuerungssystem |
US5581705A (en) * | 1993-12-13 | 1996-12-03 | Cray Research, Inc. | Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system |
US5602848A (en) * | 1995-06-05 | 1997-02-11 | International Business Machines Corporation | Multi-mode TDM interface circuit |
FR2736176B1 (fr) * | 1995-06-30 | 1997-07-25 | Bull Sa | Dispositif d'echange de messages entre deux machines informatiques et procede d'execution de commandes utilisant ce dispositif |
US6003064A (en) * | 1996-02-22 | 1999-12-14 | Fujitsu Limited | System and method for controlling data transmission between network elements |
US5892766A (en) * | 1996-02-22 | 1999-04-06 | Fujitsu, Ltd. | Method and apparatus for coordinating access to an output of a routing device in a packet switching network |
US5991296A (en) * | 1996-02-22 | 1999-11-23 | Fujitsu, Ltd. | Crossbar switch and method with reduced voltage swing and no internal blocking data path |
US5841973A (en) * | 1996-03-13 | 1998-11-24 | Cray Research, Inc. | Messaging in distributed memory multiprocessing system having shell circuitry for atomic control of message storage queue's tail pointer structure in local memory |
US5864738A (en) * | 1996-03-13 | 1999-01-26 | Cray Research, Inc. | Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller |
JPH1051514A (ja) * | 1996-07-30 | 1998-02-20 | Oki Electric Ind Co Ltd | インタフェース装置 |
US6209072B1 (en) * | 1997-05-06 | 2001-03-27 | Intel Corporation | Source synchronous interface between master and slave using a deskew latch |
KR100280817B1 (ko) * | 1997-12-03 | 2001-02-01 | 정선종 | 상호연결망에서점대점연결프로토콜및제어방법 |
US6128672A (en) * | 1998-03-10 | 2000-10-03 | Motorola, Inc. | Data transfer using software interrupt service routine between host processor and external device with queue of host processor and hardware queue pointers on external device |
JP3592547B2 (ja) | 1998-09-04 | 2004-11-24 | 株式会社ルネサステクノロジ | 情報処理装置および信号転送方法 |
US6665807B1 (en) * | 1998-09-04 | 2003-12-16 | Hitachi, Ltd. | Information processing apparatus |
US6216174B1 (en) | 1998-09-29 | 2001-04-10 | Silicon Graphics, Inc. | System and method for fast barrier synchronization |
US6378029B1 (en) | 1999-04-21 | 2002-04-23 | Hewlett-Packard Company | Scalable system control unit for distributed shared memory multi-processor systems |
US6597692B1 (en) | 1999-04-21 | 2003-07-22 | Hewlett-Packard Development, L.P. | Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks |
US6263415B1 (en) | 1999-04-21 | 2001-07-17 | Hewlett-Packard Co | Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks |
JP4334173B2 (ja) * | 1999-07-06 | 2009-09-30 | 三菱電機株式会社 | 駆動制御システム |
US6298394B1 (en) * | 1999-10-01 | 2001-10-02 | Stmicroelectronics, Ltd. | System and method for capturing information on an interconnect in an integrated circuit |
US6813275B1 (en) * | 2000-04-21 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Method and apparatus for preventing underflow and overflow across an asynchronous channel |
US6732207B2 (en) * | 2001-07-31 | 2004-05-04 | Pri Automation, Inc. | Fast serial interface used for controller to robot communications |
US6910062B2 (en) * | 2001-07-31 | 2005-06-21 | International Business Machines Corporation | Method and apparatus for transmitting packets within a symmetric multiprocessor system |
JP2003177992A (ja) * | 2001-12-10 | 2003-06-27 | Seiko Epson Corp | 差分通信システム、差分通信装置及び差分通信プログラム、並びに差分通信方法 |
US20050262311A1 (en) * | 2004-05-20 | 2005-11-24 | Lippincott Louis A | Hierarchical processor architecture for video processing |
FR2884035B1 (fr) | 2005-04-04 | 2007-06-22 | St Microelectronics Sa | Interfacage de cicrcuits dans un circuit electronique integre |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4392200A (en) * | 1980-01-28 | 1983-07-05 | Digital Equipment Corporation | Cached multiprocessor system with pipeline timing |
US4449182A (en) * | 1981-10-05 | 1984-05-15 | Digital Equipment Corporation | Interface between a pair of processors, such as host and peripheral-controlling processors in data processing systems |
ZA83892B (en) * | 1982-02-19 | 1983-11-30 | Int Computers Ltd | Data transmission systems |
IT1155644B (it) * | 1982-03-17 | 1987-01-28 | Cselt Centro Studi Lab Telecom | Interfaccia di accesso a un bus a larga banda per traffico integrato fonia dati |
US4500958A (en) * | 1982-04-21 | 1985-02-19 | Digital Equipment Corporation | Memory controller with data rotation arrangement |
US4667287A (en) * | 1982-10-28 | 1987-05-19 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
US4543626A (en) * | 1982-12-06 | 1985-09-24 | Digital Equipment Corporation | Apparatus and method for controlling digital data processing system employing multiple processors |
US4543628A (en) * | 1983-01-28 | 1985-09-24 | Digital Equipment Corporation | Bus for data processing system with fault cycle operation |
US4730308A (en) * | 1985-10-04 | 1988-03-08 | International Business Machines Corporation | Interface between a computer bus and a serial packet link |
CA1266318A (en) * | 1985-10-07 | 1990-02-27 | Hiroshi Suzuki | High-speed packet-switched communications system with end-to-end flow control and retransmission |
GB8528891D0 (en) * | 1985-11-23 | 1986-01-02 | Int Computers Ltd | Data transmission system |
GB8605613D0 (en) * | 1986-03-07 | 1986-04-16 | Limb J O | Traffic scheduler |
JPS62251951A (ja) * | 1986-04-22 | 1987-11-02 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | デ−タ処理システム |
JPH0778781B2 (ja) * | 1986-06-02 | 1995-08-23 | 株式会社日立製作所 | 情報転送方法 |
US4823312A (en) * | 1986-10-30 | 1989-04-18 | National Semiconductor Corp. | Asynchronous communications element |
-
1989
- 1989-02-03 US US07/306,862 patent/US4965793A/en not_active Expired - Lifetime
- 1989-09-15 EP EP19890309386 patent/EP0380856A3/en not_active Withdrawn
- 1989-09-19 CA CA000611907A patent/CA1325286C/en not_active Expired - Fee Related
- 1989-11-29 JP JP1310482A patent/JPH065519B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-27 AU AU53953/90A patent/AU628532B2/en not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242006A (ja) * | 1992-02-28 | 1993-09-21 | Mitsubishi Electric Corp | メモリ制御方式 |
Also Published As
Publication number | Publication date |
---|---|
CA1325286C (en) | 1993-12-14 |
AU5395390A (en) | 1991-12-19 |
EP0380856A3 (en) | 1992-01-29 |
EP0380856A2 (en) | 1990-08-08 |
AU628532B2 (en) | 1992-09-17 |
JPH065519B2 (ja) | 1994-01-19 |
US4965793A (en) | 1990-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02232758A (ja) | マルチプロセッサ用システム制御ユニットをインタフェースするための装置 | |
US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
KR100290597B1 (ko) | 이중 버퍼링을 지원하는 유니버설 시리얼 버스 종단점 파이프의 실시장치 및 실시방법 | |
US5471488A (en) | Clock fault detection circuit | |
US7647435B2 (en) | Data communication method and apparatus utilizing credit-based data transfer protocol and credit loss detection mechanism | |
US5280584A (en) | Two-way data transfer apparatus | |
EP0335424B1 (en) | Improved parity checking apparatus | |
US7882278B2 (en) | Utilizing programmable channels for allocation of buffer space and transaction control in data communications | |
US5271020A (en) | Bus stretching protocol for handling invalid data | |
EP0321628B1 (en) | Shared memory interface for a data processing system | |
JPS6327738B2 (ja) | ||
JPS60186956A (ja) | デジタルデ−タ処理システムの入/出力部のためのバツフア装置 | |
KR19990067731A (ko) | 유니버설 시리얼 버스 제어 이전을 처리하는 장치 및 방법 | |
JPH086854A (ja) | アウトボードファイルキャッシュ外部処理コンプレックス | |
JPS63168732A (ja) | ノン・ロツキング待ち行列機構 | |
CA1322612C (en) | Interface between a system control unit and a service processing unit of a digital computer | |
JPH0635850A (ja) | コンピュータ・システムおよびシステム拡張装置 | |
JPH02255932A (ja) | マルチプロセツサ・システム | |
US5592685A (en) | Synchronous/asynchronous partitioning of an asynchronous bus interface | |
US20050050244A1 (en) | Method for controlling data transfer unit, data transfer unit, channel control unit, and storage device control unit | |
US6085285A (en) | Intermixing different devices along a single data communication link by placing a strobe signal in a parity bit slot | |
JPH06131244A (ja) | 共有メモリの非同期アクセス方式 | |
JPH04230563A (ja) | データ処理システム | |
US7882322B2 (en) | Early directory access of a double data rate elastic interface |