JPH0635825A - コンピュータ・システムおよびシステム拡張装置 - Google Patents
コンピュータ・システムおよびシステム拡張装置Info
- Publication number
- JPH0635825A JPH0635825A JP4165858A JP16585892A JPH0635825A JP H0635825 A JPH0635825 A JP H0635825A JP 4165858 A JP4165858 A JP 4165858A JP 16585892 A JP16585892 A JP 16585892A JP H0635825 A JPH0635825 A JP H0635825A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- level
- wired
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
- Image Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 コンピュータ・システムのバスを拡張ボック
スのバスまたは他のコンピュータ・システムのバスに、
信号形態がバスと異なる信号伝送路を介して結合するバ
ス結合装置において、ワイヤード・オア信号線をインタ
ーロックなしに結合できるようにする。 【構成】 各システムに、他方のバスのワイヤード・オ
ア信号線51のレベルを代弁する代弁機構46を設け
る。各システムのワイヤード・オア信号線のレベルは通
信路を介して他方のシステムの代弁機構に送られる。そ
してシステムの代弁機構が、所定のレベルの時には、当
該システムは当該ワイヤード・オア信号線のレベルを他
方のシステムに送らないようにする。このようにしてレ
ベルの送信が両システム間をエコーし続けるのを回避
し、インターロックを解消する。両システムにはさらに
他方のシステムの代弁機構のミラー・イメージをなす再
代弁機構47を設ける。各システムの再代弁機構のレベ
ルと当該システムのワイヤード・オア信号線のレベルと
の不一致に基づいて所定のレベルが他方のシステムの代
弁機構に送信される。
スのバスまたは他のコンピュータ・システムのバスに、
信号形態がバスと異なる信号伝送路を介して結合するバ
ス結合装置において、ワイヤード・オア信号線をインタ
ーロックなしに結合できるようにする。 【構成】 各システムに、他方のバスのワイヤード・オ
ア信号線51のレベルを代弁する代弁機構46を設け
る。各システムのワイヤード・オア信号線のレベルは通
信路を介して他方のシステムの代弁機構に送られる。そ
してシステムの代弁機構が、所定のレベルの時には、当
該システムは当該ワイヤード・オア信号線のレベルを他
方のシステムに送らないようにする。このようにしてレ
ベルの送信が両システム間をエコーし続けるのを回避
し、インターロックを解消する。両システムにはさらに
他方のシステムの代弁機構のミラー・イメージをなす再
代弁機構47を設ける。各システムの再代弁機構のレベ
ルと当該システムのワイヤード・オア信号線のレベルと
の不一致に基づいて所定のレベルが他方のシステムの代
弁機構に送信される。
Description
【0001】以下この発明をつぎの順序で説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 実施例 A.概要 B.バス・サイクル信号変換/逆変換部 バス・サイクル・モニタ バス・サイクル・トランスミッタ バス・サイクル・レシーバ バス・サイクル・ジェネレータ C.パケット・データ送受信部 D.雑信号変換/逆変換部 E.非パケット・データ送受信部 F.クロック送受信部 G.マイクロチャネル・アーキテクチャの信号の説明 発明の効果
【0002】
【産業上の利用分野】この発明はコンピュータ・システ
ムのバスを拡張ボックスのバスまたは他のコンピュータ
・システムのバスに、信号形態がバスと異なる信号伝送
路を介して結合するバス結合装置に関し、とくにワイヤ
ード・オア信号線をインターロックなしに結合できるよ
うにするものである。
ムのバスを拡張ボックスのバスまたは他のコンピュータ
・システムのバスに、信号形態がバスと異なる信号伝送
路を介して結合するバス結合装置に関し、とくにワイヤ
ード・オア信号線をインターロックなしに結合できるよ
うにするものである。
【0003】
【従来の技術】従来パーソナル・コンピュータの機能を
拡張する場合、バスの信号線すべてをコネクタ等を介し
てそのまま引出し、拡張ボックス内のバスに結合するよ
うにするのが普通であった。しかしパーソナル・コンピ
ュータの性能が年々高機能化するにつれてバスの信号に
高速の信号が増え、また信号線の本数も極めて多くな
り、つぎのような問題が生じてきた。 (1)高速の信号が搬送される信号線を長く引き回す
と、信号波形が劣化してしまう。 (2)高速の信号により不要輻射の問題が生じる。 (3)外部雑音が侵入しやすくなり、誤動作しやすくな
る。 (4)信号線が多いため多極コネクタを利用せざるを得
ない。 (5)多極コネクタにより信頼性が低下する。 そして以上の問題のために高機能のパーソナル・コンピ
ュータの拡張性が著しく制限されていた。
拡張する場合、バスの信号線すべてをコネクタ等を介し
てそのまま引出し、拡張ボックス内のバスに結合するよ
うにするのが普通であった。しかしパーソナル・コンピ
ュータの性能が年々高機能化するにつれてバスの信号に
高速の信号が増え、また信号線の本数も極めて多くな
り、つぎのような問題が生じてきた。 (1)高速の信号が搬送される信号線を長く引き回す
と、信号波形が劣化してしまう。 (2)高速の信号により不要輻射の問題が生じる。 (3)外部雑音が侵入しやすくなり、誤動作しやすくな
る。 (4)信号線が多いため多極コネクタを利用せざるを得
ない。 (5)多極コネクタにより信頼性が低下する。 そして以上の問題のために高機能のパーソナル・コンピ
ュータの拡張性が著しく制限されていた。
【0004】そこで通信リンクを介してコンピュータの
バスを他のコンピュータのバスや周辺装置のバスに結合
することが提案されている。特開昭59−71527号
公報のコンピュータ・システムは、ホスト・プロセッサ
と遠隔装置とを一本の通信リンクで結合し、さらにサイ
クル・スチール転送をサポートするようにしている。ま
た特開平3−4351号公報のシステム・バス・データ
・リンク装置は、たとえば2つのパラレル・バスをシリ
アル・リンクで接続するために特別なリンクモジュール
をそれぞれのパラレル・バスに設けている。一方のパラ
レル・バスのシステム・イニシエータから他方のパラレ
ル・バスのシステム・ターゲットにデータが送出される
ときに、当該一方のパラレル・バスのリンク・モジュー
ルが他方のパラレル・データをシミュレートし、さらに
パラレル・データをシリアル・データに変換して他方の
パラレル・バスに送出する。他方のパラレル・バスのリ
ンク・モジュールはシリアル・データをパラレルデータ
に変換し、さらにシステム・イニシエータをシミュレー
トしてシステム・ターゲットにパラレル・データを転送
する。
バスを他のコンピュータのバスや周辺装置のバスに結合
することが提案されている。特開昭59−71527号
公報のコンピュータ・システムは、ホスト・プロセッサ
と遠隔装置とを一本の通信リンクで結合し、さらにサイ
クル・スチール転送をサポートするようにしている。ま
た特開平3−4351号公報のシステム・バス・データ
・リンク装置は、たとえば2つのパラレル・バスをシリ
アル・リンクで接続するために特別なリンクモジュール
をそれぞれのパラレル・バスに設けている。一方のパラ
レル・バスのシステム・イニシエータから他方のパラレ
ル・バスのシステム・ターゲットにデータが送出される
ときに、当該一方のパラレル・バスのリンク・モジュー
ルが他方のパラレル・データをシミュレートし、さらに
パラレル・データをシリアル・データに変換して他方の
パラレル・バスに送出する。他方のパラレル・バスのリ
ンク・モジュールはシリアル・データをパラレルデータ
に変換し、さらにシステム・イニシエータをシミュレー
トしてシステム・ターゲットにパラレル・データを転送
する。
【0005】ところで以上のようなシステム同志を通信
路で結合する構成においては、ワイヤード・オア信号線
の扱いに留意する必要がある。すなわちパーソナル・コ
ンピュータ等のバスにおいては不特定多数のデバイスが
特定の要求を伝えるために、同じ信号線をオープン・コ
レクタまたはオープン・ドレイン型の駆動素子で駆動
し、信号線上で負論理のORを採るようにすることがあ
る。このような信号線にはたとえばマイクロチャネル
(米国インターナショナル・ビジネス・マシーンズ社の
商標)仕様のバス・アーキテクチャの割り込み要求信号
線がある。このような信号線を、信号形態がバスと異な
る伝送路たとえば光ファイバ通信路を介して結合するに
際し、単純に信号レベルを送信し合ってそれぞれの通信
路の行き先でオープン・コレクタによるワイヤード・オ
アに参加するようにすると、つぎのような身動きのでき
ない情況が発生する(インターロック)。
路で結合する構成においては、ワイヤード・オア信号線
の扱いに留意する必要がある。すなわちパーソナル・コ
ンピュータ等のバスにおいては不特定多数のデバイスが
特定の要求を伝えるために、同じ信号線をオープン・コ
レクタまたはオープン・ドレイン型の駆動素子で駆動
し、信号線上で負論理のORを採るようにすることがあ
る。このような信号線にはたとえばマイクロチャネル
(米国インターナショナル・ビジネス・マシーンズ社の
商標)仕様のバス・アーキテクチャの割り込み要求信号
線がある。このような信号線を、信号形態がバスと異な
る伝送路たとえば光ファイバ通信路を介して結合するに
際し、単純に信号レベルを送信し合ってそれぞれの通信
路の行き先でオープン・コレクタによるワイヤード・オ
アに参加するようにすると、つぎのような身動きのでき
ない情況が発生する(インターロック)。
【0006】(1)一方のシステムで1つのデバイスが
信号線をLoに駆動し、このレベルを通信路を介して他
方のシステムに送信し、他方のシステムで信号線がLo
にされる。すると当該他方のシステムの信号線のレベル
Loが通信路を介して一方のシステムに送信され、一方
のシステムの信号線をLoに駆動する。さきのデバイス
が当該一方のシステムでLoの駆動を止めても、通信路
から送られたレベルで信号線がLoに駆動され続ける。 (2)上の問題は通信路自身がLo駆動している場合に
は、その通信路を介してLo防止できる。しかしながら
通信路の両側で同時に別々のデバイスがLoに駆動した
場合には、やはり通信路が両側をLoに駆動し続けると
いう情況が発生する。
信号線をLoに駆動し、このレベルを通信路を介して他
方のシステムに送信し、他方のシステムで信号線がLo
にされる。すると当該他方のシステムの信号線のレベル
Loが通信路を介して一方のシステムに送信され、一方
のシステムの信号線をLoに駆動する。さきのデバイス
が当該一方のシステムでLoの駆動を止めても、通信路
から送られたレベルで信号線がLoに駆動され続ける。 (2)上の問題は通信路自身がLo駆動している場合に
は、その通信路を介してLo防止できる。しかしながら
通信路の両側で同時に別々のデバイスがLoに駆動した
場合には、やはり通信路が両側をLoに駆動し続けると
いう情況が発生する。
【0007】なおこの発明と関連する先行文献としては
つぎのものがある。IBM Technical Disclosure Bulleti
n, Vol. 28, No. 6, pp2346-2347, "STACKABLE UNIT PA
CHAGING CONCEPT",(1985年11月):この献は、
拡張可能なバスを具備する機能ユニットを用い、1つの
機能ユニットのハウジングの上に他の機能ユニットを載
置すると、コネクタを介して両機能ユニットの間の間の
信号線が結合される技術を開示している。IBM technica
l Disclosure Bulletin, vol. 26, No. 10A, pp5147-51
52, "EXTENDED DATA BUS WITH DIRECTION AND ENABLE C
ONTROL FEATURES",(1984年3月):この文献はコ
ンピュータ・システムと拡張システムとをパラレルにリ
ンクし、DMA要求があったときに、この要求がどちら
のシステムから生じたものかを検出してデータの転送方
向等を制御することを開示している。 特開昭56−166536号公報:この公報はインター
フェース・バスの間に一対のエクステンダを設けエクス
テンダの間で非同期通信制御を行い、インターフェース
・バスの間の非同期通信を行う技術を開示している。ま
た光ケーブルを用いてパラレルに2つのバスを結合する
ことを開示している。 IBM technical Disclosure Bulletin, vol. 19, No. 8,
pp3139-3143, "SERIAL CHANNEL TO I/O INTERFACE",
(1977年1月):この文献は、パラレルI/Oイン
ターフェースを置き換えるシリアルI/Oインターフェ
ースを開示している。このインターフェースはフラグと
これに続くシリアルデータからなるフレームまたはパケ
ットを用いてシリアルにデータを転送している。 特開平3−88055号:この公報にはシリアル・チャ
ネルをパラレルバス上のデバイスと結合するエクステン
ダにおいてデータ・チェーン(CCWレコード)のフラ
グとコマンド・チェーン(CCWレコードのリンク)の
フラグとを設けることを開示されている。 特願平3−15926号:この出願にはチャネルとデバ
イスとの間でシリアルにデータを転送する際にマイクロ
コードルーチンを利用して高速化を図ることが記載され
ている。 特開昭62−251951号:この出願にはシリアル・
チャネルとパラレル・デバイスを結合するエクステンダ
において転送バイト・カウントをコマンド・フィールド
に含めるととが開示されている。 特開平2−230356号公報:この出願には割り込み
信号を拡張システムから本体のシステムに通知するとき
に、レジスタにレベルを保持し、本体側が覗くようにし
ている。 特開平1−93941号公報:この出願にはパラレルな
信号のスナップショットをシリアルに転送し、シフトレ
ジスタに保持させることが開示されている。 しかしながら、いずれの文献も2つのシステムのバスの
間を、信号形態がバスと異なる伝送路で結合した場合に
生じる、ワイヤード・オア信号線のインターロックにつ
いてはなんら示唆していない。
つぎのものがある。IBM Technical Disclosure Bulleti
n, Vol. 28, No. 6, pp2346-2347, "STACKABLE UNIT PA
CHAGING CONCEPT",(1985年11月):この献は、
拡張可能なバスを具備する機能ユニットを用い、1つの
機能ユニットのハウジングの上に他の機能ユニットを載
置すると、コネクタを介して両機能ユニットの間の間の
信号線が結合される技術を開示している。IBM technica
l Disclosure Bulletin, vol. 26, No. 10A, pp5147-51
52, "EXTENDED DATA BUS WITH DIRECTION AND ENABLE C
ONTROL FEATURES",(1984年3月):この文献はコ
ンピュータ・システムと拡張システムとをパラレルにリ
ンクし、DMA要求があったときに、この要求がどちら
のシステムから生じたものかを検出してデータの転送方
向等を制御することを開示している。 特開昭56−166536号公報:この公報はインター
フェース・バスの間に一対のエクステンダを設けエクス
テンダの間で非同期通信制御を行い、インターフェース
・バスの間の非同期通信を行う技術を開示している。ま
た光ケーブルを用いてパラレルに2つのバスを結合する
ことを開示している。 IBM technical Disclosure Bulletin, vol. 19, No. 8,
pp3139-3143, "SERIAL CHANNEL TO I/O INTERFACE",
(1977年1月):この文献は、パラレルI/Oイン
ターフェースを置き換えるシリアルI/Oインターフェ
ースを開示している。このインターフェースはフラグと
これに続くシリアルデータからなるフレームまたはパケ
ットを用いてシリアルにデータを転送している。 特開平3−88055号:この公報にはシリアル・チャ
ネルをパラレルバス上のデバイスと結合するエクステン
ダにおいてデータ・チェーン(CCWレコード)のフラ
グとコマンド・チェーン(CCWレコードのリンク)の
フラグとを設けることを開示されている。 特願平3−15926号:この出願にはチャネルとデバ
イスとの間でシリアルにデータを転送する際にマイクロ
コードルーチンを利用して高速化を図ることが記載され
ている。 特開昭62−251951号:この出願にはシリアル・
チャネルとパラレル・デバイスを結合するエクステンダ
において転送バイト・カウントをコマンド・フィールド
に含めるととが開示されている。 特開平2−230356号公報:この出願には割り込み
信号を拡張システムから本体のシステムに通知するとき
に、レジスタにレベルを保持し、本体側が覗くようにし
ている。 特開平1−93941号公報:この出願にはパラレルな
信号のスナップショットをシリアルに転送し、シフトレ
ジスタに保持させることが開示されている。 しかしながら、いずれの文献も2つのシステムのバスの
間を、信号形態がバスと異なる伝送路で結合した場合に
生じる、ワイヤード・オア信号線のインターロックにつ
いてはなんら示唆していない。
【0008】
【発明が解決しようとする課題】この発明は上述のワイ
ヤード・オア信号線のインターロックを解消できるよう
にすることを目的としている。
ヤード・オア信号線のインターロックを解消できるよう
にすることを目的としている。
【0009】
【課題を解決するための手段】この発明では以上の目的
を達成するために、つぎのような構成を採用している。
まず通常のバス上の信号伝送形態と異なる信号伝送形態
の通信路を介して結合された第1のシステムおよび第2
のシステムのそれぞれに、他方のバスのワイヤード・オ
ア信号線のレベルを代弁する代弁機構を設ける。それぞ
れのシステムのワイヤード・オア信号線のレベルは通信
路を介して他方のシステムの代弁機構に送られる。そし
てシステムの代弁機構が、所定のレベルの時には、当該
システムは当該ワイヤード・オア信号線のレベルを他方
のシステムに送らないようにする。このようにしてレベ
ルの送信が両システム間をエコーし続けるのを回避し、
インターロックを解消する。両システムにはさらに他方
のシステムの代弁機構のミラー・イメージをなす再代弁
機構を設ける。上述のように代弁機構へのレベル送信の
禁止により(他方のシステムの代弁機構が所定のレベル
のため)、一時的に当該代弁機構が、他方のシステムの
デバイスが出力しているワイヤード・オアのレベルを再
現しなくなることがあるが、当該他方のシステムの代弁
機構が所定のレベルから解除されたときに、当該他方の
システムの再代弁機構のレベルとワイヤード・オア信号
線のレベルとの不一致に基づいて所定のレベルが一方の
システムの代弁機構に送信されるようになる。こうして
エコーによるインターロックを回避しつつ、しかもレベ
ルを確実に送信し合える。
を達成するために、つぎのような構成を採用している。
まず通常のバス上の信号伝送形態と異なる信号伝送形態
の通信路を介して結合された第1のシステムおよび第2
のシステムのそれぞれに、他方のバスのワイヤード・オ
ア信号線のレベルを代弁する代弁機構を設ける。それぞ
れのシステムのワイヤード・オア信号線のレベルは通信
路を介して他方のシステムの代弁機構に送られる。そし
てシステムの代弁機構が、所定のレベルの時には、当該
システムは当該ワイヤード・オア信号線のレベルを他方
のシステムに送らないようにする。このようにしてレベ
ルの送信が両システム間をエコーし続けるのを回避し、
インターロックを解消する。両システムにはさらに他方
のシステムの代弁機構のミラー・イメージをなす再代弁
機構を設ける。上述のように代弁機構へのレベル送信の
禁止により(他方のシステムの代弁機構が所定のレベル
のため)、一時的に当該代弁機構が、他方のシステムの
デバイスが出力しているワイヤード・オアのレベルを再
現しなくなることがあるが、当該他方のシステムの代弁
機構が所定のレベルから解除されたときに、当該他方の
システムの再代弁機構のレベルとワイヤード・オア信号
線のレベルとの不一致に基づいて所定のレベルが一方の
システムの代弁機構に送信されるようになる。こうして
エコーによるインターロックを回避しつつ、しかもレベ
ルを確実に送信し合える。
【0010】またレベルが同時に送信されたときには、
一方のシステムでのみ代弁機構がレベルを受信し、他方
のシステムの代弁機構は送信レベルを破棄するようにす
る。このようにすれば、同時送信によるインターロック
も回避できる。この場合も再代弁機構により、後の適宜
な時点でレベルが送信される。
一方のシステムでのみ代弁機構がレベルを受信し、他方
のシステムの代弁機構は送信レベルを破棄するようにす
る。このようにすれば、同時送信によるインターロック
も回避できる。この場合も再代弁機構により、後の適宜
な時点でレベルが送信される。
【0011】
【実施例】以下この発明の1実施例について図面を参照
して説明する。
して説明する。
【0012】A.概要 図1はこの発明の一実施例の使用態様を示すもので、こ
の図において、1はいわゆるノートブック型のコンパク
ト・パーソナル・コンピュータであり、このパーソナル
・コンピュータ1が光ファイバ・アッセンブリ2を介し
て拡張ボックス3に結合されている。このパーソナル・
コンピュータ1はたとえば日本アイ・ビー・エム株式会
社のPS/55noteであり、バスとしてマイクロチ
ャネル(米国インターナショナル・ビジネス・マシーン
ズ社の商標)仕様のバスを採用している。拡張ボックス
3はマイクロチャネル用のスロット、SCSI標準スロ
ット(DASD用)、シリアル・ポート、パラレル・ポ
ート等を有している。
の図において、1はいわゆるノートブック型のコンパク
ト・パーソナル・コンピュータであり、このパーソナル
・コンピュータ1が光ファイバ・アッセンブリ2を介し
て拡張ボックス3に結合されている。このパーソナル・
コンピュータ1はたとえば日本アイ・ビー・エム株式会
社のPS/55noteであり、バスとしてマイクロチ
ャネル(米国インターナショナル・ビジネス・マシーン
ズ社の商標)仕様のバスを採用している。拡張ボックス
3はマイクロチャネル用のスロット、SCSI標準スロ
ット(DASD用)、シリアル・ポート、パラレル・ポ
ート等を有している。
【0013】図2に示すように、パーソナル・コンピュ
ータ1の所定のスロット1aにオプティカル・シリアル
・マイクロチャネル・カード(OSMCカード)4が装
着されている。OSMCカード4には光電変換アッセン
ブリ5、OSMCコントローラ6、ロケーション・マッ
プ(SRAM)7が実装されている。他方拡張ボックス
3にも光電変換アッセンブリ8、OSMCコントローラ
9、ロケーション・マップ(SRAM)10が設けられ
ている。そしてOSMCカード4の光電変換アッセンブ
リ5と拡張ボックス3の光電変換アッセンブリ8との間
に光ファイバ・アッセンブリ2が接続される。光ファイ
バ・アッセンブリ2は6本の光ファイバ・リンクからな
り、たとえば10メートルの長さとなっている。光ファ
イバ・リンクのそれぞれは、パーソナル・コンピュータ
1から拡張ボックス3へ信号を伝送するキャリア・クロ
ック・リンク、パケット・リンクおよび調停リンクなら
びに拡張ボックス3からパーソナル・コンピュータ1へ
信号を伝送するキャリア・クロック・リンク、パケット
・リンクおよび調停リンクである。
ータ1の所定のスロット1aにオプティカル・シリアル
・マイクロチャネル・カード(OSMCカード)4が装
着されている。OSMCカード4には光電変換アッセン
ブリ5、OSMCコントローラ6、ロケーション・マッ
プ(SRAM)7が実装されている。他方拡張ボックス
3にも光電変換アッセンブリ8、OSMCコントローラ
9、ロケーション・マップ(SRAM)10が設けられ
ている。そしてOSMCカード4の光電変換アッセンブ
リ5と拡張ボックス3の光電変換アッセンブリ8との間
に光ファイバ・アッセンブリ2が接続される。光ファイ
バ・アッセンブリ2は6本の光ファイバ・リンクからな
り、たとえば10メートルの長さとなっている。光ファ
イバ・リンクのそれぞれは、パーソナル・コンピュータ
1から拡張ボックス3へ信号を伝送するキャリア・クロ
ック・リンク、パケット・リンクおよび調停リンクなら
びに拡張ボックス3からパーソナル・コンピュータ1へ
信号を伝送するキャリア・クロック・リンク、パケット
・リンクおよび調停リンクである。
【0014】図3はOSMCカード4のOSMCコント
ローラ6および拡張ボックスのOSMCコントローラ9
の構成を示す。OSMCコントローラ6、9はほぼ同様
の構成を有している。以下ではとくに必要な場合を除い
てどちらのOSMCコントローラか言及しない。そのか
わり説明の対象となっているものを一次側と呼び、相手
方を二次側と呼ぶことにする。
ローラ6および拡張ボックスのOSMCコントローラ9
の構成を示す。OSMCコントローラ6、9はほぼ同様
の構成を有している。以下ではとくに必要な場合を除い
てどちらのOSMCコントローラか言及しない。そのか
わり説明の対象となっているものを一次側と呼び、相手
方を二次側と呼ぶことにする。
【0015】図3において、左側は一次側システムのマ
イクロチャネル仕様のバス11へのインターフェースで
あり、右側は光電変換アッセンブリ5(符号は必要な場
合を除いてパーソナル・コンピュータ1側のものを用い
る)さらには光ファイバ・アッセンブリ2(図2)への
インターフェースである。OSMCコントローラ6はバ
ス・サイクル信号変換/逆変換部12、雑信号変換/逆
変換部13、パケット・データ送受信部14、非パケッ
ト・データ送受信部15およびクロック送受信部16等
からなっている。
イクロチャネル仕様のバス11へのインターフェースで
あり、右側は光電変換アッセンブリ5(符号は必要な場
合を除いてパーソナル・コンピュータ1側のものを用い
る)さらには光ファイバ・アッセンブリ2(図2)への
インターフェースである。OSMCコントローラ6はバ
ス・サイクル信号変換/逆変換部12、雑信号変換/逆
変換部13、パケット・データ送受信部14、非パケッ
ト・データ送受信部15およびクロック送受信部16等
からなっている。
【0016】図3のマイクロチャネル仕様のバス11の
信号(詳細は「マイクロチャネル・アーキテクチャの信
号の説明」の欄を参照されたい)は、これらバス・サイ
クル信号変換/逆変換部12、雑信号変換/逆変換部1
3、パケット・データ送受信部14、および非パケット
・データ送受信部15により、変換され、一部省略され
たのち、一次側システムの光電変換アッセンブリ8を介
して二次側システムに送られる。また二次側システムの
マイクロチャネルの信号も同様にして変換され、省略さ
れ、二次側システムの光電変換アッセンブリ8を介して
一次側システムに送られる。
信号(詳細は「マイクロチャネル・アーキテクチャの信
号の説明」の欄を参照されたい)は、これらバス・サイ
クル信号変換/逆変換部12、雑信号変換/逆変換部1
3、パケット・データ送受信部14、および非パケット
・データ送受信部15により、変換され、一部省略され
たのち、一次側システムの光電変換アッセンブリ8を介
して二次側システムに送られる。また二次側システムの
マイクロチャネルの信号も同様にして変換され、省略さ
れ、二次側システムの光電変換アッセンブリ8を介して
一次側システムに送られる。
【0017】一次側システムに送られた光信号は一次側
システムの光電変換アッセンブリ5を介して図3のバス
・サイクル信号変換/逆変換部12、雑信号変換/逆変
換部13、パケット・データ送受信部14および非パケ
ット・データ送受信部15に供給され、ここでマイクロ
チャネルの信号に戻される。二次側システムに送られた
光信号も同様にしてマイクロチャネルの信号に戻され
る。
システムの光電変換アッセンブリ5を介して図3のバス
・サイクル信号変換/逆変換部12、雑信号変換/逆変
換部13、パケット・データ送受信部14および非パケ
ット・データ送受信部15に供給され、ここでマイクロ
チャネルの信号に戻される。二次側システムに送られた
光信号も同様にしてマイクロチャネルの信号に戻され
る。
【0018】図3のOSMCコントローラではマイクロ
チャネルの信号のうちとくにタイミングの遅れが問題に
なる信号を非パケット・データ送信部15で処理し、他
の信号のうちバス・サイクルに関連する信号をバス・サ
イクル信号変換/逆変換部12およびパケット・データ
送受信部14で処理し、残りを雑信号変換/逆変換部1
3および先のパケット・データ送受信部14で処理す
る。以下これらを詳細に説明する。
チャネルの信号のうちとくにタイミングの遅れが問題に
なる信号を非パケット・データ送信部15で処理し、他
の信号のうちバス・サイクルに関連する信号をバス・サ
イクル信号変換/逆変換部12およびパケット・データ
送受信部14で処理し、残りを雑信号変換/逆変換部1
3および先のパケット・データ送受信部14で処理す
る。以下これらを詳細に説明する。
【0019】B.バス・サイクル信号変換/逆変換部 図5および図6は図3の詳細を示し、図4は図5および
図6がどのような配置で組み合わされるかを示してい
る。図5はとくにバス・サイクル信号変換/逆変換部1
2およびパケット・データ送受信部14を示す。この図
において、バス・サイクル信号変換/逆変換部12は、
バス・サイクル・モニタ17、バス・サイクル・トラン
スミッタ18、アドレス・キャッシュ19、バス・サイ
クル・ジェネレータ20およびバス・サイクル・レシー
バ21からなっている。
図6がどのような配置で組み合わされるかを示してい
る。図5はとくにバス・サイクル信号変換/逆変換部1
2およびパケット・データ送受信部14を示す。この図
において、バス・サイクル信号変換/逆変換部12は、
バス・サイクル・モニタ17、バス・サイクル・トラン
スミッタ18、アドレス・キャッシュ19、バス・サイ
クル・ジェネレータ20およびバス・サイクル・レシー
バ21からなっている。
【0020】バス・サイクル・モニタ
【0021】バス・サイクル・モニタ17は図7に示す
ように動作する。 状態0;アイドル状態。もし−S0または−S1がアサ
ートされたら、状態2に遷移する。 状態1;アドレスが有効である。もし−ADLがアサー
トされ、アドレスがロケーション・マップ7で発見され
たら状態2に遷移する。もし−S0および−S1がネゲ
ートされたら、状態0に遷移する。 状態2;二次側バスサイクルであればバス・サイクル・
トランスミッタ18を起動する。もし−CMDが発見さ
れたら状態3に遷移する。 状態3;書き込みサイクルであれば書き込みデータは有
効である。もし−CMDがネゲートされるなら状態0に
遷移する。
ように動作する。 状態0;アイドル状態。もし−S0または−S1がアサ
ートされたら、状態2に遷移する。 状態1;アドレスが有効である。もし−ADLがアサー
トされ、アドレスがロケーション・マップ7で発見され
たら状態2に遷移する。もし−S0および−S1がネゲ
ートされたら、状態0に遷移する。 状態2;二次側バスサイクルであればバス・サイクル・
トランスミッタ18を起動する。もし−CMDが発見さ
れたら状態3に遷移する。 状態3;書き込みサイクルであれば書き込みデータは有
効である。もし−CMDがネゲートされるなら状態0に
遷移する。
【0022】バス・サイクル・トランスミッタ バス・サイクル・トランスミッタ18は、一次側システ
ムで開始され二次側システムで完結すべきバス・サイク
ルに関連するマイクロチャネルの信号のパケット化およ
びパケットの転送を、パケット・データ送受信部14に
要求するものである。パケット・データ送受信部14は
信号転送の要求に応じてパケットを生成し、二次側シス
テムに伝送する。二次側システムに伝送されたパケット
はマイクロチャネルの信号の再生成に用いられる。パケ
ットは図8に示すようにコマンド・フィールド、引数フ
ィールドおよび補償フィールドからなり、いずれのフィ
ールドも10ビットである。コマンドの種類は図9に示
すとおりである。また引数フィールドにはアドレスや転
送データが詰められる。補償フィールドは他のフィール
ドが転送されないときにパケットに詰められる。補償フ
ィールドの空引数は複数の特定のビットパターンの1つ
をとる。空引数のビットパターンを適宜選択して、転送
信号の直流成分をカットするようにしている。なおパケ
ット送受信部14の詳細については後に説明する。
ムで開始され二次側システムで完結すべきバス・サイク
ルに関連するマイクロチャネルの信号のパケット化およ
びパケットの転送を、パケット・データ送受信部14に
要求するものである。パケット・データ送受信部14は
信号転送の要求に応じてパケットを生成し、二次側シス
テムに伝送する。二次側システムに伝送されたパケット
はマイクロチャネルの信号の再生成に用いられる。パケ
ットは図8に示すようにコマンド・フィールド、引数フ
ィールドおよび補償フィールドからなり、いずれのフィ
ールドも10ビットである。コマンドの種類は図9に示
すとおりである。また引数フィールドにはアドレスや転
送データが詰められる。補償フィールドは他のフィール
ドが転送されないときにパケットに詰められる。補償フ
ィールドの空引数は複数の特定のビットパターンの1つ
をとる。空引数のビットパターンを適宜選択して、転送
信号の直流成分をカットするようにしている。なおパケ
ット送受信部14の詳細については後に説明する。
【0023】バス・サイクル・トランスミッタ18はバ
ス・サイクルのアドレスの局所性を利用してアドレス情
報の転送を省略できるようになっている。すなわちアド
レス・キャッシュ19は前回のバス・アクセスのアドレ
スをストアできるようになっており、今回のアドレスか
ら前回のアドレスを引いたものが0、1または2の場合
にはコマンドのフィールドにその情報を含め、その代わ
りアドレスの転送を省略する。
ス・サイクルのアドレスの局所性を利用してアドレス情
報の転送を省略できるようになっている。すなわちアド
レス・キャッシュ19は前回のバス・アクセスのアドレ
スをストアできるようになっており、今回のアドレスか
ら前回のアドレスを引いたものが0、1または2の場合
にはコマンドのフィールドにその情報を含め、その代わ
りアドレスの転送を省略する。
【0024】バス・サイクル・トランスミッタ18は図
10に示すように動作する。 状態0;アイドル状態。もしバス・サイクル・モニタ1
7がバス・サイクルを発見したら状態1に遷移する。 状態1;アドレス・キャッシュ19をアクセスし、バス
・アドレスをキャッシュ・アドレスと比較する。もし
(バス・アドレス−キャッシュ・アドレス)が0、+1
または+2であればキャッシュ・ヒットであり、そうで
なければキャッシュ・ミスである。もしバス・サイクル
・モニタがバス・サイクル・トランスミッタ18を起動
するなら状態2に遷移し、そうでなければ状態0に遷移
する。 状態2;コマンド・パケットの送出を要求し、CDCH
RDYをネゲートする。アドレス・キャッシュ19を更
新する。もしキャッシュ・ヒットで、かつ読み出し動作
であれば、状態5に遷移する。 もしキャッシュ・ヒットで、かつ書き込み動作であれ
ば、状態4に遷移する。もしキャッシュ・ミスであれ
ば、状態3に遷移する。 状態3;アドレス・パケットの送出を要求する。もし読
み出し動作であれば、状態5に遷移する。もし書き込み
動作であれば、状態4に遷移する。 状態4;データ・パケットの送出を要求し、状態5に遷
移する。 状態5;二次側システムに送出したバス・サイクルの完
了を待つ。二次側バス・サイクルに対するACKが戻っ
たら状態6に遷移する。 状態6;CDCHRDYをアサートする。もし読み出し
動作であれば、戻されたデータを出力する。状態0に遷
移する。
10に示すように動作する。 状態0;アイドル状態。もしバス・サイクル・モニタ1
7がバス・サイクルを発見したら状態1に遷移する。 状態1;アドレス・キャッシュ19をアクセスし、バス
・アドレスをキャッシュ・アドレスと比較する。もし
(バス・アドレス−キャッシュ・アドレス)が0、+1
または+2であればキャッシュ・ヒットであり、そうで
なければキャッシュ・ミスである。もしバス・サイクル
・モニタがバス・サイクル・トランスミッタ18を起動
するなら状態2に遷移し、そうでなければ状態0に遷移
する。 状態2;コマンド・パケットの送出を要求し、CDCH
RDYをネゲートする。アドレス・キャッシュ19を更
新する。もしキャッシュ・ヒットで、かつ読み出し動作
であれば、状態5に遷移する。 もしキャッシュ・ヒットで、かつ書き込み動作であれ
ば、状態4に遷移する。もしキャッシュ・ミスであれ
ば、状態3に遷移する。 状態3;アドレス・パケットの送出を要求する。もし読
み出し動作であれば、状態5に遷移する。もし書き込み
動作であれば、状態4に遷移する。 状態4;データ・パケットの送出を要求し、状態5に遷
移する。 状態5;二次側システムに送出したバス・サイクルの完
了を待つ。二次側バス・サイクルに対するACKが戻っ
たら状態6に遷移する。 状態6;CDCHRDYをアサートする。もし読み出し
動作であれば、戻されたデータを出力する。状態0に遷
移する。
【0025】バス・サイクル・レシーバ バス・サイクル・レシーバ21は二次側システムから一
次側システムに転送されるべきバス・サイクルの情報に
基づいてバス・サイクル・ジェネレータ20を起動させ
て二次側システムのバス・サイクルの信号を一次側シス
テムで再生させる。パケット・データ送受信部14は二
次側システムからのパケットをデコードし、バス・サイ
クル・レシーバ21に送る。バス・サイクル・レシーバ
21は必要であればアドレス・キャッシュ19を参照し
てアドレスを生成し、バス・サイクル・ジェネレータ2
0に供給する。また二次側システムから一次側システム
に送出されたバス・サイクルが完了しそうな時点でAC
Kのパケットを一次側システムに送出するようにパケッ
ト・データ送受信部14に要求する。
次側システムに転送されるべきバス・サイクルの情報に
基づいてバス・サイクル・ジェネレータ20を起動させ
て二次側システムのバス・サイクルの信号を一次側シス
テムで再生させる。パケット・データ送受信部14は二
次側システムからのパケットをデコードし、バス・サイ
クル・レシーバ21に送る。バス・サイクル・レシーバ
21は必要であればアドレス・キャッシュ19を参照し
てアドレスを生成し、バス・サイクル・ジェネレータ2
0に供給する。また二次側システムから一次側システム
に送出されたバス・サイクルが完了しそうな時点でAC
Kのパケットを一次側システムに送出するようにパケッ
ト・データ送受信部14に要求する。
【0026】バス・サイクル・レシーバ21は図11に
示すように動作する。 状態0;アイドル状態。もし一次側バス・サイクル・コ
マンドを識別したら、状態1に遷移する。 状態1;コマンド・パケットのキャッシュ状態データを
利用して実効アドレスを計算する。もしアドレスの増分
値が^11^であれば、キャッシュ・アドレスを捨てる。 状態2;コマンド・パケットの受信を完了する。もしパ
リティ不良であれば、状態1に遷移し、エラーフラグを
立てる。もしキャッシュ・ヒットであれば、バス・サイ
クル・ジェネレータ20を起動し、アドレス・キャッシ
ュ19を更新する。もしキャッシュ・ヒットで読み出し
動作なら、状態5に遷移する。もしキャッシュ・ヒット
で書き込み動作なら、状態4に線逸する。 もしキャッシュ・ミスなら、状態3に遷移する。 状態3;アドレス・パケットを受信する。全アドレスを
受信後にバス・サイクル・ジェネレータ20を起動し、
アドレス・キャッシュ19を更新する。もし読み出し動
作なら、状態5に遷移する。もし書き込み動作なら、状
態4に遷移する。 状態4;データ・パケットを受信し、状態5に遷移す
る。 状態5;二次側システムに送出されてきたバス・サイク
ルが終了しそうになる時点まで待つ。もしバス・サイク
ル・ジェネレータ20がバス・サイクルの終了が間近で
あることを通知してきたら、状態6に遷移する。 状態6;二次側システムで開始されたバス・サイクル用
にACKパケットの送出を要求する。もし読み出し動作
であれば読み出しデータのパケットの送出を要求する。
状態0に遷移する。
示すように動作する。 状態0;アイドル状態。もし一次側バス・サイクル・コ
マンドを識別したら、状態1に遷移する。 状態1;コマンド・パケットのキャッシュ状態データを
利用して実効アドレスを計算する。もしアドレスの増分
値が^11^であれば、キャッシュ・アドレスを捨てる。 状態2;コマンド・パケットの受信を完了する。もしパ
リティ不良であれば、状態1に遷移し、エラーフラグを
立てる。もしキャッシュ・ヒットであれば、バス・サイ
クル・ジェネレータ20を起動し、アドレス・キャッシ
ュ19を更新する。もしキャッシュ・ヒットで読み出し
動作なら、状態5に遷移する。もしキャッシュ・ヒット
で書き込み動作なら、状態4に線逸する。 もしキャッシュ・ミスなら、状態3に遷移する。 状態3;アドレス・パケットを受信する。全アドレスを
受信後にバス・サイクル・ジェネレータ20を起動し、
アドレス・キャッシュ19を更新する。もし読み出し動
作なら、状態5に遷移する。もし書き込み動作なら、状
態4に遷移する。 状態4;データ・パケットを受信し、状態5に遷移す
る。 状態5;二次側システムに送出されてきたバス・サイク
ルが終了しそうになる時点まで待つ。もしバス・サイク
ル・ジェネレータ20がバス・サイクルの終了が間近で
あることを通知してきたら、状態6に遷移する。 状態6;二次側システムで開始されたバス・サイクル用
にACKパケットの送出を要求する。もし読み出し動作
であれば読み出しデータのパケットの送出を要求する。
状態0に遷移する。
【0027】バス・サイクル・ジェネレータ バス・サイクル・ジェネレータ20は二次側システムで
開始されたバス・サイクルを一次側システムにおいて再
生する。実効アドレスを出力できるようになると、バス
・サイクル・レシーバ21がバス・サイクル・ジェネレ
ータ20を起動する。バス・サイクル・ジェネレータ2
0で再生されたバス・サイクルに対する一次側システム
のマイクロチャネルの信号は二次側システムのマイクロ
チャネル・バス11に送出される。
開始されたバス・サイクルを一次側システムにおいて再
生する。実効アドレスを出力できるようになると、バス
・サイクル・レシーバ21がバス・サイクル・ジェネレ
ータ20を起動する。バス・サイクル・ジェネレータ2
0で再生されたバス・サイクルに対する一次側システム
のマイクロチャネルの信号は二次側システムのマイクロ
チャネル・バス11に送出される。
【0028】バス・サイクル・ジェネレータ20の動作
は図12に示すとおりである。 状態0;アイドル状態。もしバス・サイクル・レシーバ
に起動されれば、状態1に遷移する。 状態1;−S0または−S1をアサートし、状態2に遷
移する。 状態2;−ADLをアサートする。もし読み出し動作で
あれば、状態3に遷移する。もし書き込み動作であれ
ば、データが到着するのを待ってそののち状態3に遷移
する。 状態3;−ADLをネゲートし、−CMDをアサートす
る。CHRDYRTNをサンプルし、デフォルト/サイ
クルか拡張サイクルかを区別する。 状態4;−S0または−S1をネゲートする。もしデフ
ォルト・サイクルであれば、−CMDのアサートののち
40n秒待って、状態6に遷移する。もし拡張サイクル
であれば、−CMDのアサートののち140n秒待ち、
CHRDYRTNがハイ・レベルであれば状態6に遷移
し、CHRDYRTNがローレベルであれば状態5に遷
移する。 状態5;非同期拡張サイクル。CHRDYRTNがハイ
レベルになるのを待って状態6に遷移する。 状態6;ACKを戻す準備ができたことをバス・サイク
ル・レシーバ21に通知する。60n秒待って状態7に
遷移する。 状態7;バス・サイクルを終了する。もしDMA I0
サイクルでなければ、−CMDをネゲートし、状態0に
遷移する。もしDMA IOサイクルであれば、−TC
を受信するまで待つか、または調停リンクを介して二次
側バスにおける−CMDの終了を受け取ったのち−CM
Dをネゲートし状態0に遷移する。
は図12に示すとおりである。 状態0;アイドル状態。もしバス・サイクル・レシーバ
に起動されれば、状態1に遷移する。 状態1;−S0または−S1をアサートし、状態2に遷
移する。 状態2;−ADLをアサートする。もし読み出し動作で
あれば、状態3に遷移する。もし書き込み動作であれ
ば、データが到着するのを待ってそののち状態3に遷移
する。 状態3;−ADLをネゲートし、−CMDをアサートす
る。CHRDYRTNをサンプルし、デフォルト/サイ
クルか拡張サイクルかを区別する。 状態4;−S0または−S1をネゲートする。もしデフ
ォルト・サイクルであれば、−CMDのアサートののち
40n秒待って、状態6に遷移する。もし拡張サイクル
であれば、−CMDのアサートののち140n秒待ち、
CHRDYRTNがハイ・レベルであれば状態6に遷移
し、CHRDYRTNがローレベルであれば状態5に遷
移する。 状態5;非同期拡張サイクル。CHRDYRTNがハイ
レベルになるのを待って状態6に遷移する。 状態6;ACKを戻す準備ができたことをバス・サイク
ル・レシーバ21に通知する。60n秒待って状態7に
遷移する。 状態7;バス・サイクルを終了する。もしDMA I0
サイクルでなければ、−CMDをネゲートし、状態0に
遷移する。もしDMA IOサイクルであれば、−TC
を受信するまで待つか、または調停リンクを介して二次
側バスにおける−CMDの終了を受け取ったのち−CM
Dをネゲートし状態0に遷移する。
【0029】図13および図14は一次側システムから
一次側システムに対する16ビット書き込みアクセスお
よび読み出しアクセスがどのように行われるかを示す。
個々の機能ブロックがどのように動作するかについては
すでに述べているので、ここでは詳細な説明は省略す
る。
一次側システムに対する16ビット書き込みアクセスお
よび読み出しアクセスがどのように行われるかを示す。
個々の機能ブロックがどのように動作するかについては
すでに述べているので、ここでは詳細な説明は省略す
る。
【0030】C.パケット・データ送受信部 さらに図5を参照してパケット・データ送受信部14に
ついて説明する。図5において、パケット・データ送受
信部14はパケット優先付け部22、パケット・エンコ
ーダ23、シリアライザ24、マーク/スペース補償部
25、変調部26、デコーダ27、デシリアライザ2
8、PLL部29および復調部30を有している。
ついて説明する。図5において、パケット・データ送受
信部14はパケット優先付け部22、パケット・エンコ
ーダ23、シリアライザ24、マーク/スペース補償部
25、変調部26、デコーダ27、デシリアライザ2
8、PLL部29および復調部30を有している。
【0031】パケット優先付け部22は図15に示すよ
うな優先度にしたがってパケットを生成するようにパケ
ット・エンコーダ23に要求を行う。パケット・エンコ
ーダ23はパケット優先付け部22からのパケット生成
要求に応じてパケットを生成する。10ビットからなる
パケット・フィールドの各々はシリアライザ24に供給
され、5つのビット対の列として出力される。ビット対
の列は変調部26に供給され、クロックの立ち下がりで
各ビット対の一方のビットを光電変換アッセンブリ5へ
の駆動線27に順次出力し、また立ち上がりで各ビット
対の他方のビットを同様に駆動線17に出力する。変調
部26からの出力は光電変換アッセンブリ5および光フ
ァイバ・アッセンブリ2を介して二次側システムに供給
される。
うな優先度にしたがってパケットを生成するようにパケ
ット・エンコーダ23に要求を行う。パケット・エンコ
ーダ23はパケット優先付け部22からのパケット生成
要求に応じてパケットを生成する。10ビットからなる
パケット・フィールドの各々はシリアライザ24に供給
され、5つのビット対の列として出力される。ビット対
の列は変調部26に供給され、クロックの立ち下がりで
各ビット対の一方のビットを光電変換アッセンブリ5へ
の駆動線27に順次出力し、また立ち上がりで各ビット
対の他方のビットを同様に駆動線17に出力する。変調
部26からの出力は光電変換アッセンブリ5および光フ
ァイバ・アッセンブリ2を介して二次側システムに供給
される。
【0032】マーク/スペース補償部25は補償用の空
データ・フィールドを用いて信号伝送路上の直流成分を
削減するためのものであり、マーク(^1^)の多いとき
にはスペース(^0^)の多い空データ・フィールドを挿
入し、スペースが多いときにはマークの多い空データ・
パケットを挿入する。
データ・フィールドを用いて信号伝送路上の直流成分を
削減するためのものであり、マーク(^1^)の多いとき
にはスペース(^0^)の多い空データ・フィールドを挿
入し、スペースが多いときにはマークの多い空データ・
パケットを挿入する。
【0033】変調部26は図16に示すようにバッファ
28a、インバータ29a、ラッチ30a、31、3
2、AND回路33、34、OR回路35からなってい
る。変調部26には転送ビット対Xbit0およびXb
it1とともにクロック送受信部16(図3)のクロッ
ク発生器36からクロックが供給されている。このクロ
ックはバッファ28aを介してXBclockとされ、
ゲート31、32およびAND回路33を制御する。ま
たインバータ29aを介してXCclockとされラッ
チ30aおよびAND回路34を制御する。転送ビット
対Xbit0およびXbit1は図17に示すようにX
ビット列に合成され、駆動線27を介して光電変換アッ
センブリ5に供給される。クロック発生器36で生成さ
れたクロックはインバータ37を介して転送クロックX
CLOCKとされて光電変換アッセンブリ5に供給され
て二次側システムに送られ、伝送信号の復調に用いられ
る。図17から明らかなように転送データのビット・レ
ートはクロックの2倍になっている。したがってクロッ
クの発生の処理に関連する回路は比較的低速のもので済
む。
28a、インバータ29a、ラッチ30a、31、3
2、AND回路33、34、OR回路35からなってい
る。変調部26には転送ビット対Xbit0およびXb
it1とともにクロック送受信部16(図3)のクロッ
ク発生器36からクロックが供給されている。このクロ
ックはバッファ28aを介してXBclockとされ、
ゲート31、32およびAND回路33を制御する。ま
たインバータ29aを介してXCclockとされラッ
チ30aおよびAND回路34を制御する。転送ビット
対Xbit0およびXbit1は図17に示すようにX
ビット列に合成され、駆動線27を介して光電変換アッ
センブリ5に供給される。クロック発生器36で生成さ
れたクロックはインバータ37を介して転送クロックX
CLOCKとされて光電変換アッセンブリ5に供給され
て二次側システムに送られ、伝送信号の復調に用いられ
る。図17から明らかなように転送データのビット・レ
ートはクロックの2倍になっている。したがってクロッ
クの発生の処理に関連する回路は比較的低速のもので済
む。
【0034】二次側システムから送られてくるビット列
は復調部30でビット対の列に変換され、さらにデシリ
アライザ28でパケット・フィールドに変換され、パケ
ット・デコーダ27に供給される。PLL部29はパケ
ット・フィールドの同期を検出してパケット・フィール
ドを抽出するのに用いられる。パケット・デコーダ27
はパケットに応じた制御信号やデータをバス・サイクル
変換/逆変換部12のバス・サイクル・レシーバ21や
雑信号変換/逆変換部13のIRQレシーバ38やMS
Cレシーバ39に供給し、二次側システムのマイクロチ
ャネルの信号が一次側のマイクロチャネル・バス11に
送出されるようにする。
は復調部30でビット対の列に変換され、さらにデシリ
アライザ28でパケット・フィールドに変換され、パケ
ット・デコーダ27に供給される。PLL部29はパケ
ット・フィールドの同期を検出してパケット・フィール
ドを抽出するのに用いられる。パケット・デコーダ27
はパケットに応じた制御信号やデータをバス・サイクル
変換/逆変換部12のバス・サイクル・レシーバ21や
雑信号変換/逆変換部13のIRQレシーバ38やMS
Cレシーバ39に供給し、二次側システムのマイクロチ
ャネルの信号が一次側のマイクロチャネル・バス11に
送出されるようにする。
【0035】復調部30は図18に示すようにバッファ
40、インバータ41、ラッチ42、43、44からな
り、図19に示すように一次側システムから送られてき
たビット列Rbit列およびクロックRCLOCKから
ビット対の列を復調する。
40、インバータ41、ラッチ42、43、44からな
り、図19に示すように一次側システムから送られてき
たビット列Rbit列およびクロックRCLOCKから
ビット対の列を復調する。
【0036】D.雑信号変換/逆変換部 つぎに図6等を参照して雑信号変換/逆変換部13につ
いて説明する。図6において、雑信号パケット変換/逆
変換部13は−IRQn信号、CHRESET信号およ
び−PREEMPT信号の処理等をするものであり、I
RQ処理部45およびMSC(その他の)処理部46と
からなっている。
いて説明する。図6において、雑信号パケット変換/逆
変換部13は−IRQn信号、CHRESET信号およ
び−PREEMPT信号の処理等をするものであり、I
RQ処理部45およびMSC(その他の)処理部46と
からなっている。
【0037】IRQ処理部 IRQ処理部45はIRQシャドウ・レジスタ46、I
RQシャドウ・シャドウ・レジスタ47、IRQ要求優
先付け部48、IRQトランスミッタ49およびIRQ
レシーバ50等からなっている。ここでは説明の理解を
助けるために−IRQn信号について説明しておく。−
IRQn信号は本来の割り込み要求信号の−IRQ3〜
7、−IRQ9〜12、−IRQ14および−IRQ1
5のほかに−CHCKも便宜上含む。これらの信号はア
クティブ・ローのワイアード・オア型の信号であり、オ
ープン・コレクタ型の駆動素子で駆動される。たとえば
図20に示すように所定の周辺装置(アダプタ)がMP
Uに割り込みを要求するときには、当該周辺装置に割り
当てられている−IRQn線をロー(低電位)に駆動す
る(A)。周辺割り込みコントローラ(PIC。図示し
ない)はこの信号を検出して、MPUに割り込み要求−
INTを送出し(B)、サービス中レジスタをセットす
る(C)。MPUは対応する割り込み処理ルーチンを実
行する。割り込み処理ルーチンの終了に応じてMPUは
EOI(割り込み終了)を周辺装置のアダプタに通知
し、−IRQn線をハイ(高電位)にさせる(D)。M
PUは周辺割り込みコントローラのサービス中にレジス
タにEOIを通知し、つぎの−INTをイネーブルにす
る(E)。MPUは割り込み処理ルーチンを終了してつ
ぎのプロセスを実行する(F)。ところで−IRQn線
のレベルを一次側システムおよび二次側システムの間で
伝送する場合には、つぎの点に留意する必要がある。第
1に、エコーにより、永久にロー駆動が解除されなくな
ることである。すなわち、一方のシステムで所定の周辺
装置が−IRQn線をロー駆動して、これを他方のシス
テムに転送し、他方のシステムの−IRQn線をロー駆
動した場合、他方のシステムのロー駆動がさらに一方の
システムに戻され、このため、当該所定の周辺装置の割
り込み処理が終了して−IRQn線の駆動を停止して
も、ロー駆動状態が続いてしまうおそれがある。第2に
双方のシステムの周辺装置が同じレベルの−IRQn線
をほぼ同時に駆動し、そのロー駆動を相互に転送し合っ
た場合である。この場合もロック状態になる。
RQシャドウ・シャドウ・レジスタ47、IRQ要求優
先付け部48、IRQトランスミッタ49およびIRQ
レシーバ50等からなっている。ここでは説明の理解を
助けるために−IRQn信号について説明しておく。−
IRQn信号は本来の割り込み要求信号の−IRQ3〜
7、−IRQ9〜12、−IRQ14および−IRQ1
5のほかに−CHCKも便宜上含む。これらの信号はア
クティブ・ローのワイアード・オア型の信号であり、オ
ープン・コレクタ型の駆動素子で駆動される。たとえば
図20に示すように所定の周辺装置(アダプタ)がMP
Uに割り込みを要求するときには、当該周辺装置に割り
当てられている−IRQn線をロー(低電位)に駆動す
る(A)。周辺割り込みコントローラ(PIC。図示し
ない)はこの信号を検出して、MPUに割り込み要求−
INTを送出し(B)、サービス中レジスタをセットす
る(C)。MPUは対応する割り込み処理ルーチンを実
行する。割り込み処理ルーチンの終了に応じてMPUは
EOI(割り込み終了)を周辺装置のアダプタに通知
し、−IRQn線をハイ(高電位)にさせる(D)。M
PUは周辺割り込みコントローラのサービス中にレジス
タにEOIを通知し、つぎの−INTをイネーブルにす
る(E)。MPUは割り込み処理ルーチンを終了してつ
ぎのプロセスを実行する(F)。ところで−IRQn線
のレベルを一次側システムおよび二次側システムの間で
伝送する場合には、つぎの点に留意する必要がある。第
1に、エコーにより、永久にロー駆動が解除されなくな
ることである。すなわち、一方のシステムで所定の周辺
装置が−IRQn線をロー駆動して、これを他方のシス
テムに転送し、他方のシステムの−IRQn線をロー駆
動した場合、他方のシステムのロー駆動がさらに一方の
システムに戻され、このため、当該所定の周辺装置の割
り込み処理が終了して−IRQn線の駆動を停止して
も、ロー駆動状態が続いてしまうおそれがある。第2に
双方のシステムの周辺装置が同じレベルの−IRQn線
をほぼ同時に駆動し、そのロー駆動を相互に転送し合っ
た場合である。この場合もロック状態になる。
【0038】この実施例では、まずシャドウ・レジスタ
46を−IRQn線ごとに設けて二次側システムの−I
RQn線の状態を代理させ、さらにシャドウ・レジスタ
が二次側システムの−IRQn線のロー駆動状態を指示
するときは、たとえ一次側システムの−IRQn線がロ
ー駆動されてもそれを二次側システムに通知しないよう
にした。通知されなかったロー駆動状態は後にシャドウ
・シャドウ・レジスタ47と比較して再送信する。これ
については後述する。このようにすればロー駆動状態の
通知がエコーされず、エコーによるロックが解決され
る。二次側の−IRQn線のレベルを一次側のシャドウ
・レジスタ46に代理させるには、二次側の−IRQn
線のレベルの反転の都度IRQパケットを二次側システ
ムから一次側システムに送信する。
46を−IRQn線ごとに設けて二次側システムの−I
RQn線の状態を代理させ、さらにシャドウ・レジスタ
が二次側システムの−IRQn線のロー駆動状態を指示
するときは、たとえ一次側システムの−IRQn線がロ
ー駆動されてもそれを二次側システムに通知しないよう
にした。通知されなかったロー駆動状態は後にシャドウ
・シャドウ・レジスタ47と比較して再送信する。これ
については後述する。このようにすればロー駆動状態の
通知がエコーされず、エコーによるロックが解決され
る。二次側の−IRQn線のレベルを一次側のシャドウ
・レジスタ46に代理させるには、二次側の−IRQn
線のレベルの反転の都度IRQパケットを二次側システ
ムから一次側システムに送信する。
【0039】第2の問題は通信プロトコールで解決す
る。まず一次側システムから送られるIRQパケットに
対して二次側システムは応答パケットを返送する。そし
て一次側システムからIRQパケットを送信したのち、
まだ応答パケットを受け取っていないときに、二次側か
らIRQパケットが送信されてきた場合には、これを同
時のIRQパケットの送信と判断する。この場合、一方
のシステム(たとえばパーソナル・コンピュータ1側)
ではIRQパケットの応じてシャドウ・レジスタを反転
して肯定応答(ACK)を他方に送信する。他方のシス
テム(たとえば拡張ボックス3側)ではIRQパケット
を拒絶し、否定応答(NAK)を一方のシステム側に送
る。当該他方のシステム側ではIRQパケットが拒絶さ
れるのでシャドウ・レジスタおよび相手側のシャドウ・
シャドウ・レジスタは反転されない。このようにして同
時に双方のシャドウ・レジスタのインバータ57による
反転出力がハイからローに反転することが回避され、第
2の問題も解決される。
る。まず一次側システムから送られるIRQパケットに
対して二次側システムは応答パケットを返送する。そし
て一次側システムからIRQパケットを送信したのち、
まだ応答パケットを受け取っていないときに、二次側か
らIRQパケットが送信されてきた場合には、これを同
時のIRQパケットの送信と判断する。この場合、一方
のシステム(たとえばパーソナル・コンピュータ1側)
ではIRQパケットの応じてシャドウ・レジスタを反転
して肯定応答(ACK)を他方に送信する。他方のシス
テム(たとえば拡張ボックス3側)ではIRQパケット
を拒絶し、否定応答(NAK)を一方のシステム側に送
る。当該他方のシステム側ではIRQパケットが拒絶さ
れるのでシャドウ・レジスタおよび相手側のシャドウ・
シャドウ・レジスタは反転されない。このようにして同
時に双方のシャドウ・レジスタのインバータ57による
反転出力がハイからローに反転することが回避され、第
2の問題も解決される。
【0040】上述のように二次側からのロー駆動状態の
通知が拒絶されて、一次側のシャドウ・レジスタ46に
反映されない場合には、シャドウ・シャドウ・レジスタ
47を用いてロー駆動状態を再度通知する。すなわち一
次側のシャドウ・シャドウ・レジスタ47は二次側から
のACKに応じて反転し、またNAKに応じて状態を維
持するようになっており、この結果、一次側のシャドウ
・シャドウ・レジスタ47は二次側のシャドウ・レジス
タ46のミラー・イメージとなっている。また一次側か
ら二次側への通知が拒絶されていなければ、二次側のシ
ャドウ・レジスタ46は一次側の−IRQn線のミラー
・イメージである。したがって一次側の−IRQn線の
状態がシャドウ・シャドウ・レジスタ47の状態と一致
していれば、通知は肯定的に受付けられており、再度通
知を行う必要はない。これに対し、一次側−IRQn線
の状態と一次側のシャドウ・シャドウ・レジスタ47の
状態が異なっていれば、通知が拒絶されたことを意味
し、この場合、一次側のシャドウ・レジスタ46がロー
駆動状態から復帰したのちに再度二次側に一次側のロー
駆動状態を通知する。
通知が拒絶されて、一次側のシャドウ・レジスタ46に
反映されない場合には、シャドウ・シャドウ・レジスタ
47を用いてロー駆動状態を再度通知する。すなわち一
次側のシャドウ・シャドウ・レジスタ47は二次側から
のACKに応じて反転し、またNAKに応じて状態を維
持するようになっており、この結果、一次側のシャドウ
・シャドウ・レジスタ47は二次側のシャドウ・レジス
タ46のミラー・イメージとなっている。また一次側か
ら二次側への通知が拒絶されていなければ、二次側のシ
ャドウ・レジスタ46は一次側の−IRQn線のミラー
・イメージである。したがって一次側の−IRQn線の
状態がシャドウ・シャドウ・レジスタ47の状態と一致
していれば、通知は肯定的に受付けられており、再度通
知を行う必要はない。これに対し、一次側−IRQn線
の状態と一次側のシャドウ・シャドウ・レジスタ47の
状態が異なっていれば、通知が拒絶されたことを意味
し、この場合、一次側のシャドウ・レジスタ46がロー
駆動状態から復帰したのちに再度二次側に一次側のロー
駆動状態を通知する。
【0041】図21Aは一次側および二次側で当初−I
RQn線がハイの状態から一次側のみがハイからローに
反転した場合の動作を示す。図21Aにおいてまず−I
RQn線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−IRQn線がロ
ーになる(1)。つぎにこれに応じてIRQパケットが
一次側から二次側に送られ、二次側のシャドウ・レジス
タ46のインバータ57による反転出力がハイからロー
に反転する(2)。さらにこの反転に応じて二次側から
一次側にACK応答が返され、一次側のシャドウ・シャ
ドウ・レジスタ47がハイ指示状態からロー指示状態に
反転する(3)。この場合二次側の−IRQn線は、二
次側のシャドウ・レジスタ46のインバータ57による
反転出力がローに反転したことに応じて同様にロー指示
状態に反転する(4)。ただし二次側ではすでにシャド
ウ・レジスタ46のインバータ57による反転出力がロ
ーであるから、二次側の−IRQn線の反転ともなって
IRQパケットが一次側に送られることはない(5)。
RQn線がハイの状態から一次側のみがハイからローに
反転した場合の動作を示す。図21Aにおいてまず−I
RQn線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−IRQn線がロ
ーになる(1)。つぎにこれに応じてIRQパケットが
一次側から二次側に送られ、二次側のシャドウ・レジス
タ46のインバータ57による反転出力がハイからロー
に反転する(2)。さらにこの反転に応じて二次側から
一次側にACK応答が返され、一次側のシャドウ・シャ
ドウ・レジスタ47がハイ指示状態からロー指示状態に
反転する(3)。この場合二次側の−IRQn線は、二
次側のシャドウ・レジスタ46のインバータ57による
反転出力がローに反転したことに応じて同様にロー指示
状態に反転する(4)。ただし二次側ではすでにシャド
ウ・レジスタ46のインバータ57による反転出力がロ
ーであるから、二次側の−IRQn線の反転ともなって
IRQパケットが一次側に送られることはない(5)。
【0042】図21Bは図21Aの状態からさらに一次
側の−IRQn線がハイに復帰した場合の動作を示す。
図21Bにおいてまず−IRQn線のレベルのアダプタ
がローからハイに反転すると、これに応じてワイヤード
・オアの−IRQn線がハイになる(1)。つぎにこれ
に応じてIRQパケットが一次側から二次側に送られ
(−IRQn線がハイに立ち上がった時点ではシャドウ
・シャドウ・レジスタ47は依然ロー指示状態のままで
あるので、すなわち二次側のシャドウ・レジスタ46が
一次側の−IRQn線を代理していないので、IRQパ
ケットを出す)、二次側のシャドウ・レジスタ46がロ
ー指示状態からからハイ指示状態に反転する(2)。さ
らにこの反転に応じて二次側から一次側にACK応答が
返され、一次側のシャドウ・シャドウ・レジスタ47が
ロー指示状態からハイ指示状態に反転する(3)。この
場合二次側の−IRQn線も、二次側のシャドウ・レジ
スタ46の反転に応じてロー指示状態からハイ指示状態
になる(4)。ただし二次側のシャドウ・シャドウ・レ
ジスタ47もハイ指示状態であるから(一次側のシャド
ウ・レジスタ46がハイ指示状態であることを示してい
るから)、今回の二次側の−IRQn線の反転に応じて
IRQパケットを一次側に送出することはない(5)。
側の−IRQn線がハイに復帰した場合の動作を示す。
図21Bにおいてまず−IRQn線のレベルのアダプタ
がローからハイに反転すると、これに応じてワイヤード
・オアの−IRQn線がハイになる(1)。つぎにこれ
に応じてIRQパケットが一次側から二次側に送られ
(−IRQn線がハイに立ち上がった時点ではシャドウ
・シャドウ・レジスタ47は依然ロー指示状態のままで
あるので、すなわち二次側のシャドウ・レジスタ46が
一次側の−IRQn線を代理していないので、IRQパ
ケットを出す)、二次側のシャドウ・レジスタ46がロ
ー指示状態からからハイ指示状態に反転する(2)。さ
らにこの反転に応じて二次側から一次側にACK応答が
返され、一次側のシャドウ・シャドウ・レジスタ47が
ロー指示状態からハイ指示状態に反転する(3)。この
場合二次側の−IRQn線も、二次側のシャドウ・レジ
スタ46の反転に応じてロー指示状態からハイ指示状態
になる(4)。ただし二次側のシャドウ・シャドウ・レ
ジスタ47もハイ指示状態であるから(一次側のシャド
ウ・レジスタ46がハイ指示状態であることを示してい
るから)、今回の二次側の−IRQn線の反転に応じて
IRQパケットを一次側に送出することはない(5)。
【0043】図22Aは一次側および二次側の双方の−
IRQn線がほぼ同時にハイからローに反転した場合の
動作を示す。図22Aにおいてまず一次側(たとえばパ
ーソナル・コンピュータ1)および二次側の双方で−I
RQn線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−IRQn線がロ
ーになる(1)。つぎにこれに応じてIRQパケットが
クロスして送られる(2)。ただしこの時点では双方と
も応答パケットACKまたはNAKを受け取っていない
ので、パーソナル・コンピュータ側ではシャドウ・レジ
スタ46がハイ指示状態からロー指示状態に反転する一
方で、拡張ボックス3側ではシャドウ・レジスタ46は
反転しない。さらにパーソナル・コンピュータ1側での
シャドウ・レジスタ46の反転に応じてACK応答がを
拡張ボックス3側に送ら、拡張ボックス側のシャドウ・
シャドウ・レジスタ47がハイ指示状態からロー指示状
態に反転する(3)。他方拡張ボックス側3のシャドウ
・レジスタ46は反転せずにハイ指示状態のままである
から、拡張ボックス側からはNAKがパーソナル・コン
ピュータ1側に送られ、パーソナル・コンピュータ1側
のシャドウ・シャドウ・レジスタ47はハイ指示状態の
ままである(3^)。
IRQn線がほぼ同時にハイからローに反転した場合の
動作を示す。図22Aにおいてまず一次側(たとえばパ
ーソナル・コンピュータ1)および二次側の双方で−I
RQn線のレベルのアダプタがハイからローに反転する
と、これに応じてワイヤード・オアの−IRQn線がロ
ーになる(1)。つぎにこれに応じてIRQパケットが
クロスして送られる(2)。ただしこの時点では双方と
も応答パケットACKまたはNAKを受け取っていない
ので、パーソナル・コンピュータ側ではシャドウ・レジ
スタ46がハイ指示状態からロー指示状態に反転する一
方で、拡張ボックス3側ではシャドウ・レジスタ46は
反転しない。さらにパーソナル・コンピュータ1側での
シャドウ・レジスタ46の反転に応じてACK応答がを
拡張ボックス3側に送ら、拡張ボックス側のシャドウ・
シャドウ・レジスタ47がハイ指示状態からロー指示状
態に反転する(3)。他方拡張ボックス側3のシャドウ
・レジスタ46は反転せずにハイ指示状態のままである
から、拡張ボックス側からはNAKがパーソナル・コン
ピュータ1側に送られ、パーソナル・コンピュータ1側
のシャドウ・シャドウ・レジスタ47はハイ指示状態の
ままである(3^)。
【0044】図22Bは図22Aの状態から二次側の−
IRQn線がハイに復帰した場合の動作を示す。図22
Bにおいて二次側のアダプタがローからハイに反転する
と、二次側の−IRQn線のレベルも一旦ローからハイ
に反転する(1)。この時点で二次側のシャドウ・シャ
ドウ・レジスタ47はロー指示状態であるから(したが
って一次側のシャドウ・レジスタがロー指示状態である
から)、二次側から一次側にIRQパケットを送り、一
次側のシャドウ・レジスタ46をハイ指示状態に反転さ
せる(2)。そしてこれに応じて二次側にACKが送ら
れて、二次側のシャドウ・シャドウ・レジスタ47もハ
イ指示状態に反転する(3)。他方、一次側のシャドウ
・レジスタ46がハイ指示状態になるから、一次側の−
IRQn線のロー状態が二次側に再度通知される。すな
わち一次側からIRQパケットを出すことができ、しか
もこの時点で一次側の−IRQn線がローであり、かつ
シャドウ・シャドウ・レジスタ47がハイ指示状態であ
るから、IRQパケットが一次側から二次側に転送さ
れ、これに応じて二次側のシャドウ・レジスタ46がロ
ー指示状態に反転する(4)。そして二次側から一次側
にACKが戻されて、一次側のシャドウ・シャドウ・レ
ジスタ47がロー指示状態に反転する(5)。なお二次
側ではシャドウ・レジスタ46がロー指示状態に反転す
るので、これに応じて−IRQn線も再度ローに反転す
る(6)。
IRQn線がハイに復帰した場合の動作を示す。図22
Bにおいて二次側のアダプタがローからハイに反転する
と、二次側の−IRQn線のレベルも一旦ローからハイ
に反転する(1)。この時点で二次側のシャドウ・シャ
ドウ・レジスタ47はロー指示状態であるから(したが
って一次側のシャドウ・レジスタがロー指示状態である
から)、二次側から一次側にIRQパケットを送り、一
次側のシャドウ・レジスタ46をハイ指示状態に反転さ
せる(2)。そしてこれに応じて二次側にACKが送ら
れて、二次側のシャドウ・シャドウ・レジスタ47もハ
イ指示状態に反転する(3)。他方、一次側のシャドウ
・レジスタ46がハイ指示状態になるから、一次側の−
IRQn線のロー状態が二次側に再度通知される。すな
わち一次側からIRQパケットを出すことができ、しか
もこの時点で一次側の−IRQn線がローであり、かつ
シャドウ・シャドウ・レジスタ47がハイ指示状態であ
るから、IRQパケットが一次側から二次側に転送さ
れ、これに応じて二次側のシャドウ・レジスタ46がロ
ー指示状態に反転する(4)。そして二次側から一次側
にACKが戻されて、一次側のシャドウ・シャドウ・レ
ジスタ47がロー指示状態に反転する(5)。なお二次
側ではシャドウ・レジスタ46がロー指示状態に反転す
るので、これに応じて−IRQn線も再度ローに反転す
る(6)。
【0045】さて図23はIRQ処理部45のうち信号
送信部分の構成を詳細に示す部分であり、この図におい
て一次側のマイクロチャネル・バス11の−IRQn線
51の信号はサンプリングされたのち、インバータ52
を介してXOR(排他的論理和)の比較回路53に供給
される。比較回路53の他方の入力にはシャドウ・シャ
ドウ・レジスタ47の出力が供給される。シャドウ・シ
ャドウ・レジスタ47は二次側システムからのACKに
応じて内容を反転させる。比較回路53の出力はAND
回路54に供給され、このAND回路54の他方の入力
にはシャドウ・レジスタ46の出力がインバータ46a
を介して入力されている。AND回路54の出力はIR
Q要求優先付け部49およびIRQパケット・トランス
ミッタ49を介してパケット・データ送受信部14のパ
ケット・エンコーダ23(図5)側に供給される。IR
Q優先付け部48ではCHCKが最優先であり、あとは
割り込みのレベルに応じて決定される。なお要求中フラ
グ55はIRQパケット送信に応じてセットされ、二次
側システムから応答ACKまたはNAKのパケットの受
信に応じてリセットされるようになっている。これはI
RQパケットが二次側および一次側で同時に転送されて
きたときのロックを既述のように解消するために用いら
れる。また56はACK/NAKレシーバである。
送信部分の構成を詳細に示す部分であり、この図におい
て一次側のマイクロチャネル・バス11の−IRQn線
51の信号はサンプリングされたのち、インバータ52
を介してXOR(排他的論理和)の比較回路53に供給
される。比較回路53の他方の入力にはシャドウ・シャ
ドウ・レジスタ47の出力が供給される。シャドウ・シ
ャドウ・レジスタ47は二次側システムからのACKに
応じて内容を反転させる。比較回路53の出力はAND
回路54に供給され、このAND回路54の他方の入力
にはシャドウ・レジスタ46の出力がインバータ46a
を介して入力されている。AND回路54の出力はIR
Q要求優先付け部49およびIRQパケット・トランス
ミッタ49を介してパケット・データ送受信部14のパ
ケット・エンコーダ23(図5)側に供給される。IR
Q優先付け部48ではCHCKが最優先であり、あとは
割り込みのレベルに応じて決定される。なお要求中フラ
グ55はIRQパケット送信に応じてセットされ、二次
側システムから応答ACKまたはNAKのパケットの受
信に応じてリセットされるようになっている。これはI
RQパケットが二次側および一次側で同時に転送されて
きたときのロックを既述のように解消するために用いら
れる。また56はACK/NAKレシーバである。
【0046】このような構成で、アダプタ(図示しな
い)により−IRQn線51がアサート(ハイ(高電
位)からロー(低電位)に反転)されたとする。そうす
るとインバータ52の出力は「1」になる。ここで、そ
れまでのネゲート状態(「0」またはハイ指定状態)は
二次側のシャドウ・レジスタ46に反映されており、こ
のため一次側のシャドウ・シャドウ・レジスタ47は
「0」(ハイ指示状態)になっているものとする。そう
すると比較回路53の出力は「1」になり、シャドウ・
レジスタ46の内容が「0」(ハイ指示状態)であれば
AND回路54の出力も「1」となり、IRQ要求優先
付け部48にパケット送出を要求し、優先度に応じてパ
ケット・エンコーダ23がIRQパケットを送出する。
い)により−IRQn線51がアサート(ハイ(高電
位)からロー(低電位)に反転)されたとする。そうす
るとインバータ52の出力は「1」になる。ここで、そ
れまでのネゲート状態(「0」またはハイ指定状態)は
二次側のシャドウ・レジスタ46に反映されており、こ
のため一次側のシャドウ・シャドウ・レジスタ47は
「0」(ハイ指示状態)になっているものとする。そう
すると比較回路53の出力は「1」になり、シャドウ・
レジスタ46の内容が「0」(ハイ指示状態)であれば
AND回路54の出力も「1」となり、IRQ要求優先
付け部48にパケット送出を要求し、優先度に応じてパ
ケット・エンコーダ23がIRQパケットを送出する。
【0047】他方シャドウ・レジスタ46が「1」(ロ
ー指示状態)の場合(二次側の−IRQn線がアサート
されている場合)には、AND回路54の一方の入力が
「0」であるから、その出力はつねに「0」となる。こ
のため一次側の−IRQn線51がアサートされてもI
RQパケットの送出は禁止される。こののち二次側の−
IRQn線がネゲートされると、二次側からIRQパケ
ットが送られ、一次側のシャドウ・レジスタ46が
「0」(ハイ指示状態)に反転し、一次側の−IRQn
線51のアサートの応じてIRQパケットが二次側に送
出される。
ー指示状態)の場合(二次側の−IRQn線がアサート
されている場合)には、AND回路54の一方の入力が
「0」であるから、その出力はつねに「0」となる。こ
のため一次側の−IRQn線51がアサートされてもI
RQパケットの送出は禁止される。こののち二次側の−
IRQn線がネゲートされると、二次側からIRQパケ
ットが送られ、一次側のシャドウ・レジスタ46が
「0」(ハイ指示状態)に反転し、一次側の−IRQn
線51のアサートの応じてIRQパケットが二次側に送
出される。
【0048】図24はIRQ処理部45のうち信号受信
部分の構成を詳細に示す部分であり、この図においてシ
ャドウ・レジスタ46の出力がインバータ57を介して
オープン・ドレインの駆動素子58に供給されている。
パケット・デコーダ27(図5)からのデコード出力は
ACK/NAK判別部59に供給される。ACK/NA
K判別部59は要求中フラグ55を参照して、拒絶か肯
定かを決定する。要求中フラグ55が要求中であること
を示す場合は、拡張ボックス3側でのみ拒絶の決定を行
いシャドウ・レジスタ46の反転を行わず、パケット・
エンコーダ23を介してNAKパケットを二次側に返
す。それ以外の場合は肯定の決定を行い、ACKパケッ
トを二次側に返す。
部分の構成を詳細に示す部分であり、この図においてシ
ャドウ・レジスタ46の出力がインバータ57を介して
オープン・ドレインの駆動素子58に供給されている。
パケット・デコーダ27(図5)からのデコード出力は
ACK/NAK判別部59に供給される。ACK/NA
K判別部59は要求中フラグ55を参照して、拒絶か肯
定かを決定する。要求中フラグ55が要求中であること
を示す場合は、拡張ボックス3側でのみ拒絶の決定を行
いシャドウ・レジスタ46の反転を行わず、パケット・
エンコーダ23を介してNAKパケットを二次側に返
す。それ以外の場合は肯定の決定を行い、ACKパケッ
トを二次側に返す。
【0049】このような構成では、一次側の要求中フラ
グ55が要求中であることを示さない限り、二次側から
送出されてきたIRQパケットに応じてシャドウ・レジ
スタ46を反転して、IRQn線をアサートに反転した
り、ネゲートに反転したりする。
グ55が要求中であることを示さない限り、二次側から
送出されてきたIRQパケットに応じてシャドウ・レジ
スタ46を反転して、IRQn線をアサートに反転した
り、ネゲートに反転したりする。
【0050】さて一次側および二次側の双方において同
時に−IRQn線51が反転する場合を考える。このよ
うな場合のうち、実際に双方がIRQパケットを送出し
合うのは、双方のIRQn線がネゲートからアサートに
反転する場合だけである。一方がすでにアサートされて
いればシャドウ・レジスタ46により他方からのIRQ
パケットの転送が禁止されるからである。さて双方から
ほぼ同時にIRQパケットが送出された場合には、双方
とも自分が送出したIRQパケットに対する応答ACK
またはNAKを受領する前に相手からのIRQパケット
を受けることになる。パーソナル・コンピュータ1側で
はこのとき承諾の決定が行われ、シャドウ・レジスタ4
6が反転(「0」から「1」)する。同時にACKパケ
ットが拡張ボックス3側に転送され、拡張ボックス3が
わのシャドウ・シャドウ・レジスタ47が反転する
(「0」から「1」)。他方拡張ボックス3に送られた
IRQパケットに対しては拒絶の決定がなされ、拡張ボ
ックス3側のシャドウ・レジスタ1は「0」のままであ
り、パーソナル・コンピュータ1側にNAKパケットが
送られて、パーソナル・コンピュータ1側のシャドウ・
シャドウ・レジスタ47も「0」のままである。こうし
て同時に−IRQn線51が反転する場合に生じるロッ
クが解消される。なお拡張ボックス3側の−IRQn線
51がネゲートされると、パーソナル・コンピュータ1
側からのIRQパケットの転送が許容される。
時に−IRQn線51が反転する場合を考える。このよ
うな場合のうち、実際に双方がIRQパケットを送出し
合うのは、双方のIRQn線がネゲートからアサートに
反転する場合だけである。一方がすでにアサートされて
いればシャドウ・レジスタ46により他方からのIRQ
パケットの転送が禁止されるからである。さて双方から
ほぼ同時にIRQパケットが送出された場合には、双方
とも自分が送出したIRQパケットに対する応答ACK
またはNAKを受領する前に相手からのIRQパケット
を受けることになる。パーソナル・コンピュータ1側で
はこのとき承諾の決定が行われ、シャドウ・レジスタ4
6が反転(「0」から「1」)する。同時にACKパケ
ットが拡張ボックス3側に転送され、拡張ボックス3が
わのシャドウ・シャドウ・レジスタ47が反転する
(「0」から「1」)。他方拡張ボックス3に送られた
IRQパケットに対しては拒絶の決定がなされ、拡張ボ
ックス3側のシャドウ・レジスタ1は「0」のままであ
り、パーソナル・コンピュータ1側にNAKパケットが
送られて、パーソナル・コンピュータ1側のシャドウ・
シャドウ・レジスタ47も「0」のままである。こうし
て同時に−IRQn線51が反転する場合に生じるロッ
クが解消される。なお拡張ボックス3側の−IRQn線
51がネゲートされると、パーソナル・コンピュータ1
側からのIRQパケットの転送が許容される。
【0051】なお上述のように拡張ボックス3側でNA
Kの応答を行い、パーソナル・コンピュータ1側でAC
Kの応答を行うと、拡張ボックス3側の−IRQn信号
はパーソナル・コンピュータ1側に送信されやすいが、
その逆は送信されにくくなる。通常、周辺割り込み制御
装置はパーソナル・コンピュータ1側にあると考えられ
るから、このようにするのが有効である。拡張ボックス
3側に周辺割り込み制御装置がある場合には非対称性を
逆にすることが好ましい。
Kの応答を行い、パーソナル・コンピュータ1側でAC
Kの応答を行うと、拡張ボックス3側の−IRQn信号
はパーソナル・コンピュータ1側に送信されやすいが、
その逆は送信されにくくなる。通常、周辺割り込み制御
装置はパーソナル・コンピュータ1側にあると考えられ
るから、このようにするのが有効である。拡張ボックス
3側に周辺割り込み制御装置がある場合には非対称性を
逆にすることが好ましい。
【0052】MSC処理部 つぎにMSC処理部46について説明する。図6におい
てMSC処理部46はCHRESETシャドウ・レジス
タ60、CHRESETシャドウ・シャドウ・レジスタ
61、−PREEMPTシャドウ・レジスタ62、−P
REEMPTサプレッサ63、EOT状態検出部64、
CACP(中央調停制御ポイント)コントローラ65、
MSCトランスミッタ66、MSCレシーバ67等から
なる。
てMSC処理部46はCHRESETシャドウ・レジス
タ60、CHRESETシャドウ・シャドウ・レジスタ
61、−PREEMPTシャドウ・レジスタ62、−P
REEMPTサプレッサ63、EOT状態検出部64、
CACP(中央調停制御ポイント)コントローラ65、
MSCトランスミッタ66、MSCレシーバ67等から
なる。
【0053】CHRESETシャドウ・レジスタ60お
よびシャドウ・シャドウ・レジスタ61はIRQ処理部
45のシャドウ・レジスタ46およびシャドウ・シャド
ウ・レジスタ47と同様なものであり、同様にしてCH
RESET信号をパーソナル・コンピュータ1側から拡
張ボックス3側に転送するものである。その動作はIR
Q処理部45のものほぼと同じであるので説明を繰り返
さない。
よびシャドウ・シャドウ・レジスタ61はIRQ処理部
45のシャドウ・レジスタ46およびシャドウ・シャド
ウ・レジスタ47と同様なものであり、同様にしてCH
RESET信号をパーソナル・コンピュータ1側から拡
張ボックス3側に転送するものである。その動作はIR
Q処理部45のものほぼと同じであるので説明を繰り返
さない。
【0054】−PREEMPTシャドウ・レジスタ62
およびサプレッサ63は−PREEMPT信号の送受信
を行うものである。ここでは−PREEMPT信号につ
いて若干説明しておく。図25はバースト転送中の装置
に他の装置がバスの使用を要求する動作を示している。
この図において、まずARB/−GNTがハイのときに
調停バス上で調停が行われる。調停に勝った調停参加者
は−BURSTをローにしてバスを保持してバースト転
送を行う。他の装置がバスを使用したいときは−PRE
EMPTをローにしてバスを保持している装置に通知す
る。バスを保持している装置は−PREEMPTのロー
・レベルに応じて−BURSTをハイに戻し、EOT状
態にする。CACPはEOT状態を検出してARB/−
GNTをハイにして調停を開始させる。調停に勝った装
置は自分のローの−PREEMPTの送出をやめる。
およびサプレッサ63は−PREEMPT信号の送受信
を行うものである。ここでは−PREEMPT信号につ
いて若干説明しておく。図25はバースト転送中の装置
に他の装置がバスの使用を要求する動作を示している。
この図において、まずARB/−GNTがハイのときに
調停バス上で調停が行われる。調停に勝った調停参加者
は−BURSTをローにしてバスを保持してバースト転
送を行う。他の装置がバスを使用したいときは−PRE
EMPTをローにしてバスを保持している装置に通知す
る。バスを保持している装置は−PREEMPTのロー
・レベルに応じて−BURSTをハイに戻し、EOT状
態にする。CACPはEOT状態を検出してARB/−
GNTをハイにして調停を開始させる。調停に勝った装
置は自分のローの−PREEMPTの送出をやめる。
【0055】図26はこれらシャドウ・レジスタ62お
よびサプレッサ63等、−PREEMPT信号の送信に
関連する部分を示すものであり、この図において一次側
のマイクロチャネル・バス11の−PREEMPT線6
8は常時サンプリングされており、この線68がローに
駆動されると(バス・マスタ等が現在のバス保持者にバ
スを手放すことを要求すると)、ローのレベル信号がイ
ンバータ69を介してPREEMPTアサート要求部7
0に供給される。アサート要求部70はこれに応じてサ
プレッサ63からの抑制信号がないかぎり、MSCトラ
ンスミッタ66を制御してエンコーダ23から−PRE
EMPT信号をアサートするパケットを送出させる。
よびサプレッサ63等、−PREEMPT信号の送信に
関連する部分を示すものであり、この図において一次側
のマイクロチャネル・バス11の−PREEMPT線6
8は常時サンプリングされており、この線68がローに
駆動されると(バス・マスタ等が現在のバス保持者にバ
スを手放すことを要求すると)、ローのレベル信号がイ
ンバータ69を介してPREEMPTアサート要求部7
0に供給される。アサート要求部70はこれに応じてサ
プレッサ63からの抑制信号がないかぎり、MSCトラ
ンスミッタ66を制御してエンコーダ23から−PRE
EMPT信号をアサートするパケットを送出させる。
【0056】サプレッサ63は送出済みフラグ71、バ
ス保持者自分側フラグ72および−PREEMPTシャ
ドウ・レジスタ62の内容ならびにARB/−GNT信
号を受け取って、−PREEMPT信号のアサートを通
知するパケットの送信を禁止できるようになっている。
バス保持者自分側フラグ72は現在のバス保持者がどち
らのシステムに存在するかを指示するものであり、バス
調停終了時(ARB/−GNTがロー)のときの一次側
の調停信号のレベルと調停シャドウ・レジスタ73(後
述する。二次側の調停信号のレベルを示す)のレベルを
比較して内容が決定される。たとえば一次側の調停信号
のレベルが高ければ、一次側のバス・マスタがバス保持
者になるので、以降たとえば「1」(自分側)となる。
逆の場合はたとえば「0」(相手側)になる。バス保持
者が一次側のシステムに存在するときは、二次側のシス
テムには−PREEMPT信号を送る必要がないから、
アサート要求部70の動作を禁止する。
ス保持者自分側フラグ72および−PREEMPTシャ
ドウ・レジスタ62の内容ならびにARB/−GNT信
号を受け取って、−PREEMPT信号のアサートを通
知するパケットの送信を禁止できるようになっている。
バス保持者自分側フラグ72は現在のバス保持者がどち
らのシステムに存在するかを指示するものであり、バス
調停終了時(ARB/−GNTがロー)のときの一次側
の調停信号のレベルと調停シャドウ・レジスタ73(後
述する。二次側の調停信号のレベルを示す)のレベルを
比較して内容が決定される。たとえば一次側の調停信号
のレベルが高ければ、一次側のバス・マスタがバス保持
者になるので、以降たとえば「1」(自分側)となる。
逆の場合はたとえば「0」(相手側)になる。バス保持
者が一次側のシステムに存在するときは、二次側のシス
テムには−PREEMPT信号を送る必要がないから、
アサート要求部70の動作を禁止する。
【0057】ARB/−GNT信号がローのとき、すな
わち調停が行われているときも、アサート要求部70の
動作を禁止する。また転送済みフラグ71は、PREE
MPTパケットがすでに送出されたことを示し、この場
合もアート要求部70の動作が禁止される。また二次側
で−PREEMPT線がアサートしていることをシャド
ウ・レジスタ62が示すときも、アサート要求部70の
動作を禁止する。エコーによるロックを回避するためで
ある。
わち調停が行われているときも、アサート要求部70の
動作を禁止する。また転送済みフラグ71は、PREE
MPTパケットがすでに送出されたことを示し、この場
合もアート要求部70の動作が禁止される。また二次側
で−PREEMPT線がアサートしていることをシャド
ウ・レジスタ62が示すときも、アサート要求部70の
動作を禁止する。エコーによるロックを回避するためで
ある。
【0058】なおEOT状態検出部64は、信号−S
0、−S1、−ADL、−CMD、−BURSTの不存
在を検出して、バス・サイクルが終了したこと(EOT
状態)を検出する。このように検出されたEOT状態は
MSCパケット・トランスミッタ66に通知されてパケ
ット・エンコーダ23からEOTパケットとして二次側
に送出される。
0、−S1、−ADL、−CMD、−BURSTの不存
在を検出して、バス・サイクルが終了したこと(EOT
状態)を検出する。このように検出されたEOT状態は
MSCパケット・トランスミッタ66に通知されてパケ
ット・エンコーダ23からEOTパケットとして二次側
に送出される。
【0059】図27は−PREEMPT信号の受信に関
連する部分を示すものであり、この図においてパケット
・デコーダ27を介して二次側での−PREEMPT信
号のアサートが通知されると、シャドウ・レジスタ62
が反転し、さらにACKトランスミッタ74がACKパ
ケットの通知をパケット・エンコーダ23に要求する。
シャドウ・レジスタ62の出力はインバータ75を介し
てオープン・ドレインの駆動素子76に供給され−PR
EEMPT線68を駆動する。シャドウ・レジスタ62
はARB/−GNT信号が立ち上がった時点で(バスが
開放されて調停が介しされた時点で)リセットされる。
そしてこれに応じてハイに駆動される。
連する部分を示すものであり、この図においてパケット
・デコーダ27を介して二次側での−PREEMPT信
号のアサートが通知されると、シャドウ・レジスタ62
が反転し、さらにACKトランスミッタ74がACKパ
ケットの通知をパケット・エンコーダ23に要求する。
シャドウ・レジスタ62の出力はインバータ75を介し
てオープン・ドレインの駆動素子76に供給され−PR
EEMPT線68を駆動する。シャドウ・レジスタ62
はARB/−GNT信号が立ち上がった時点で(バスが
開放されて調停が介しされた時点で)リセットされる。
そしてこれに応じてハイに駆動される。
【0060】つぎにEOT状態検出部64およびCAC
Pコントローラ65について説明する。CACP(中央
調停制御ポイント)はさきに図25を参照して説明した
ように通常はARB/−GNTをローにし、EOT状態
が検出されたときにこのARB/−GNTをハイにして
調停を開始させるものである。このCACPは一方のシ
ステムたとえばパーソナル・コンピュータ1側のみに設
けられる。さて拡張ボックス3のバス・マスタ等がバス
を保持している場合、パーソナル・コンピュータ1側の
CACPが新たな調停を開始しないようにする必要があ
る。この実施例では、拡張ボックス3側のバス・マスタ
等がバスを保持したことを、パーソナル・コンピュータ
1側のCACPコントローラ65がこれを判別して、疑
似の−BURST信号を生じるようにしている。こうし
てEOT状態を阻止して、CACPが新たな調停を開始
しないようにする。他方拡張ボックス3側でバス活動が
終了すると拡張ボックス3側のEOT検出部64がこれ
を検出してパーソナル・コンピュータ1側のCACPコ
ントローラ65にEOT検出をパケットで通知し、これ
によって、疑似の−BURSTを停止し、新たな調停を
開始できるようにする。以上の様子を図28に示す。
Pコントローラ65について説明する。CACP(中央
調停制御ポイント)はさきに図25を参照して説明した
ように通常はARB/−GNTをローにし、EOT状態
が検出されたときにこのARB/−GNTをハイにして
調停を開始させるものである。このCACPは一方のシ
ステムたとえばパーソナル・コンピュータ1側のみに設
けられる。さて拡張ボックス3のバス・マスタ等がバス
を保持している場合、パーソナル・コンピュータ1側の
CACPが新たな調停を開始しないようにする必要があ
る。この実施例では、拡張ボックス3側のバス・マスタ
等がバスを保持したことを、パーソナル・コンピュータ
1側のCACPコントローラ65がこれを判別して、疑
似の−BURST信号を生じるようにしている。こうし
てEOT状態を阻止して、CACPが新たな調停を開始
しないようにする。他方拡張ボックス3側でバス活動が
終了すると拡張ボックス3側のEOT検出部64がこれ
を検出してパーソナル・コンピュータ1側のCACPコ
ントローラ65にEOT検出をパケットで通知し、これ
によって、疑似の−BURSTを停止し、新たな調停を
開始できるようにする。以上の様子を図28に示す。
【0061】以上で雑信号パケット変換/逆変換部13
の説明を終える。なおこれに関連するパケットのエンコ
ードおよびデコードはバス・サイクルに関連する信号と
同様にパケット・データ送受信部14で行われる。ここ
では詳細を繰り返さない。
の説明を終える。なおこれに関連するパケットのエンコ
ードおよびデコードはバス・サイクルに関連する信号と
同様にパケット・データ送受信部14で行われる。ここ
では詳細を繰り返さない。
【0062】非パケット・データ送受信部 つぎに図6等を参照して非パケット・データ送受信部1
5について説明する。非パケット・データ送受信部15
は信号の瞬時値をサンプリングし、そのサンプリング値
を直接に送信するものである。このような送信にすれ
ば、パケットの送受信に伴う遅延を抑えることができ、
タイミングの遅れが許容できない信号に有効である。こ
の実施例では調停に関連するARB/−GNT、ARB
n、DMAコントローラに関連する−BURST、−T
Cをこの非パケット・データ送受信部15で扱ってい
る。
5について説明する。非パケット・データ送受信部15
は信号の瞬時値をサンプリングし、そのサンプリング値
を直接に送信するものである。このような送信にすれ
ば、パケットの送受信に伴う遅延を抑えることができ、
タイミングの遅れが許容できない信号に有効である。こ
の実施例では調停に関連するARB/−GNT、ARB
n、DMAコントローラに関連する−BURST、−T
Cをこの非パケット・データ送受信部15で扱ってい
る。
【0063】リモート調停処理部 まずリモート調停処理部77について説明する。ここで
は理解を容易にするためにマイクロチャネル・バスのバ
ス調停について説明しておく。マイクロチャネル・バス
ではバス要求を行うバス・マスタやDMAスレーブ(D
MAコントローラを利用する周辺装置)にローカル・ア
ービタが設けられ、CACPの制御のもと分散的に調停
を行うようになっている。CACPはEOT状態に応じ
てARB/−GNTをハイにして調停が開始されたこと
を各ローカル・アービタに通知する。各ローカル・アー
ビタは図29に示すように構成され、それぞれのARB
n線はマイクロチャネル・バスのARBn線にワイアー
ド・オア接続されている。各ローカル・アービタは調停
が始まると、自分の優先度ARBnをマイクロチャネル
・バスのARBn線に出力する。こののち上位ビット
(ARB3)からローカル・アービタのARBnがマイ
クロチャネル・バスのARBn(各ローカル・アービタ
のARBnの負論理の論理和)と比較されていき、ロー
カル・アービタのビットの方が劣位であればそれ以降の
下位のビットの出力が停止される。そうするとマイクロ
チャネル・バスのARBnも変化し、最終的には最も優
先度の高いローカル・アービタのARBnがマイクロチ
ャネル・バスのARBn線に生じ、すべてのビットで同
等の当該ローカル・アービタが勝ち残り信号を生じる。
調停終了後(ARB/−GNTがローになる)勝ち残り
信号を出していれば、勝ち残ったことがわかる。
は理解を容易にするためにマイクロチャネル・バスのバ
ス調停について説明しておく。マイクロチャネル・バス
ではバス要求を行うバス・マスタやDMAスレーブ(D
MAコントローラを利用する周辺装置)にローカル・ア
ービタが設けられ、CACPの制御のもと分散的に調停
を行うようになっている。CACPはEOT状態に応じ
てARB/−GNTをハイにして調停が開始されたこと
を各ローカル・アービタに通知する。各ローカル・アー
ビタは図29に示すように構成され、それぞれのARB
n線はマイクロチャネル・バスのARBn線にワイアー
ド・オア接続されている。各ローカル・アービタは調停
が始まると、自分の優先度ARBnをマイクロチャネル
・バスのARBn線に出力する。こののち上位ビット
(ARB3)からローカル・アービタのARBnがマイ
クロチャネル・バスのARBn(各ローカル・アービタ
のARBnの負論理の論理和)と比較されていき、ロー
カル・アービタのビットの方が劣位であればそれ以降の
下位のビットの出力が停止される。そうするとマイクロ
チャネル・バスのARBnも変化し、最終的には最も優
先度の高いローカル・アービタのARBnがマイクロチ
ャネル・バスのARBn線に生じ、すべてのビットで同
等の当該ローカル・アービタが勝ち残り信号を生じる。
調停終了後(ARB/−GNTがローになる)勝ち残り
信号を出していれば、勝ち残ったことがわかる。
【0064】図30は調停の一例を示す。図30に示す
ように、調停のフェーズとしては、前回の勝者の調停レ
ベルをオフにしARBn線を再生するフェーズ1(To
ff + Trc。Toffは駆動素子の動作遅延。A
RBn線の立ち上がりには分布容量およびプル・アップ
抵抗等による遅延Trcが生じる)、今回の参加者の調
停レベルをオープン・ドライブ型の駆動素子を介して出
力するフェーズ2(Ton)、自分のレベルがARBn
線より劣位かどうかをOR回路で決定し、劣位であれば
駆動素子をオフとし、ARBn線を再生するフェーズ3
(Toff+Trc)、および再生したARBn線のレ
ベルの変化に応じて所定のオープン・ドライブ型の駆動
素子をオンにするフェーズ4がある。
ように、調停のフェーズとしては、前回の勝者の調停レ
ベルをオフにしARBn線を再生するフェーズ1(To
ff + Trc。Toffは駆動素子の動作遅延。A
RBn線の立ち上がりには分布容量およびプル・アップ
抵抗等による遅延Trcが生じる)、今回の参加者の調
停レベルをオープン・ドライブ型の駆動素子を介して出
力するフェーズ2(Ton)、自分のレベルがARBn
線より劣位かどうかをOR回路で決定し、劣位であれば
駆動素子をオフとし、ARBn線を再生するフェーズ3
(Toff+Trc)、および再生したARBn線のレ
ベルの変化に応じて所定のオープン・ドライブ型の駆動
素子をオンにするフェーズ4がある。
【0065】フェーズ1:参加者Aに着目すると、まず
前回の勝者のレベルすなわち現在のARBn線のレベル
ARB3,2,1,0が(0,0,0,0)であるか
ら、ARB3線の「0」(ロー)の入力と、参加者のレ
ベルARB3の反転入力によりOR回路の出力が「0」
になり、ARB2,1,0に対応する駆動素子がディス
エーブルされ、その出力が高インピーダンスZになる。
したがってローカル・アービタは(1,Z,Z,Z)を
ARBn線に出力する。なおオープン・コレクタ型の駆
動素子の出力「1」は高インピーダンスに対応するが、
この場合は「1」を用いて表し、駆動素子がディスエー
ブルされて出力が高インピーダンスとなる場合を「Z」
を用いて区別して表すことにした。他の参加者も同様に
して図に示すような出力を生じる。そしてARBn線の
レベルはARBn線の分布容量やプル・アップ抵抗等に
応じた遅延で(0,0,0,0,)から(1,1,1,
1)に立ち上がる。
前回の勝者のレベルすなわち現在のARBn線のレベル
ARB3,2,1,0が(0,0,0,0)であるか
ら、ARB3線の「0」(ロー)の入力と、参加者のレ
ベルARB3の反転入力によりOR回路の出力が「0」
になり、ARB2,1,0に対応する駆動素子がディス
エーブルされ、その出力が高インピーダンスZになる。
したがってローカル・アービタは(1,Z,Z,Z)を
ARBn線に出力する。なおオープン・コレクタ型の駆
動素子の出力「1」は高インピーダンスに対応するが、
この場合は「1」を用いて表し、駆動素子がディスエー
ブルされて出力が高インピーダンスとなる場合を「Z」
を用いて区別して表すことにした。他の参加者も同様に
して図に示すような出力を生じる。そしてARBn線の
レベルはARBn線の分布容量やプル・アップ抵抗等に
応じた遅延で(0,0,0,0,)から(1,1,1,
1)に立ち上がる。
【0066】なお理解を容易にするためにOR回路の真
理値を以下に示す。 MyArbBn ARBn線の OR回路の 後段のイネーブル/ レベル 出力 ディスエーブル 0 0 1 イネーブル 0 1 1 イネーブル 1 0 0 ディスエーブル 1 1 1 イネーブル フェーズ2:各参加者のローカル・アービタは自分のレ
ベルをARBn線に出力する。ARBn線は負論理のワ
イヤード・オア接続であるから(説明上「ハイ」を
「1」としているので論理的(正論理)にはANDであ
る)、(1,0,0,0)になる。
理値を以下に示す。 MyArbBn ARBn線の OR回路の 後段のイネーブル/ レベル 出力 ディスエーブル 0 0 1 イネーブル 0 1 1 イネーブル 1 0 0 ディスエーブル 1 1 1 イネーブル フェーズ2:各参加者のローカル・アービタは自分のレ
ベルをARBn線に出力する。ARBn線は負論理のワ
イヤード・オア接続であるから(説明上「ハイ」を
「1」としているので論理的(正論理)にはANDであ
る)、(1,0,0,0)になる。
【0067】フェーズ3:参加者Aに着目すると、まず
現在のARBn線のレベルARB3,2,1,0が
(1,0,0,0)であるから、ARB3、ARB2に
対応するOR回路の出力はともに「1」であり、ARB
3、ARB2は後段をディスエーブルすることなく、そ
れぞれ「1」、「0」を出力する。他方ARB1の出力
は「1」であり、ARB1線のレベルが「0」であるか
ら、上述の真理値表から明らかなようにOR回路の出力
は「0」になり、ARB1は後段をディスエーブルしな
がら「1」を出力する。こうしてしたがってローカル・
アービタは(1,0,1,Z)をARBn線に出力す
る。他の参加者も同様にして図に示すような出力を生じ
る。そしてARBn線のレベルはARBn線の分布容量
やプル・アップ抵抗等に応じた遅延で(1,0,0,
0,)から(1,0,1,1)になる。
現在のARBn線のレベルARB3,2,1,0が
(1,0,0,0)であるから、ARB3、ARB2に
対応するOR回路の出力はともに「1」であり、ARB
3、ARB2は後段をディスエーブルすることなく、そ
れぞれ「1」、「0」を出力する。他方ARB1の出力
は「1」であり、ARB1線のレベルが「0」であるか
ら、上述の真理値表から明らかなようにOR回路の出力
は「0」になり、ARB1は後段をディスエーブルしな
がら「1」を出力する。こうしてしたがってローカル・
アービタは(1,0,1,Z)をARBn線に出力す
る。他の参加者も同様にして図に示すような出力を生じ
る。そしてARBn線のレベルはARBn線の分布容量
やプル・アップ抵抗等に応じた遅延で(1,0,0,
0,)から(1,0,1,1)になる。
【0068】フェーズ4:参加者Aに着目する。フェー
ズ3でARBn線のレベルが(1,0,1,1)になる
と、それまで「0」であったARB1に対応するOR回
路の出力も「1」を出力し、この結果ローカル・アービ
タは(1,0,1,0)を出力する。他の参加者のロー
カル・アービタの出力も図に示すとおりである。ただし
参加者A以外はZの出力を含むので勝者とはならない。
ARBn線のレベルも(1,0,1,0)になる。
ズ3でARBn線のレベルが(1,0,1,1)になる
と、それまで「0」であったARB1に対応するOR回
路の出力も「1」を出力し、この結果ローカル・アービ
タは(1,0,1,0)を出力する。他の参加者のロー
カル・アービタの出力も図に示すとおりである。ただし
参加者A以外はZの出力を含むので勝者とはならない。
ARBn線のレベルも(1,0,1,0)になる。
【0069】さて以上の調停は、この実施例のように2
つのシステムを光ファイバ・アッセンブリ2等で連結し
た場合にはそのままでは適切に動作しない。そこでこの
実施例では2段階の調停を行う。まず双方のシステムで
1回目の調停を行う。そして双方の勝者の調停レベルを
他方のシステムのリモート調停処理部77に送り、当該
勝者を代理させる。リモート調停処理部77は先のロー
カル・アービタの機能を有する調停コントローラ79
と、勝者の調停レベルを代弁するシャドウ・レジスタ7
3とを有している。1回目の調停が終わり、それぞれの
リモート調停処理部77のシャドウ・レジスタ73が相
手の勝者のレベルを保持するようになると、2回目の調
停を行う。この調停はそれぞれのシステムの勝者と、相
手のシステムの勝者すなわちシャドウ・レジスタとの間
で行われる。こうしていずれかのシステムの実際の装置
と、それに対応する他方のシステムのリモート調停処理
部77とがそれぞれのシステムで勝ち残る。ただし、実
際にバス・サイクルを開始するのは実際の装置のみであ
る。なお調停を2段階に行っているので、調停に要する
期間をソフト・スイッチによって延長するようにしてい
る。
つのシステムを光ファイバ・アッセンブリ2等で連結し
た場合にはそのままでは適切に動作しない。そこでこの
実施例では2段階の調停を行う。まず双方のシステムで
1回目の調停を行う。そして双方の勝者の調停レベルを
他方のシステムのリモート調停処理部77に送り、当該
勝者を代理させる。リモート調停処理部77は先のロー
カル・アービタの機能を有する調停コントローラ79
と、勝者の調停レベルを代弁するシャドウ・レジスタ7
3とを有している。1回目の調停が終わり、それぞれの
リモート調停処理部77のシャドウ・レジスタ73が相
手の勝者のレベルを保持するようになると、2回目の調
停を行う。この調停はそれぞれのシステムの勝者と、相
手のシステムの勝者すなわちシャドウ・レジスタとの間
で行われる。こうしていずれかのシステムの実際の装置
と、それに対応する他方のシステムのリモート調停処理
部77とがそれぞれのシステムで勝ち残る。ただし、実
際にバス・サイクルを開始するのは実際の装置のみであ
る。なお調停を2段階に行っているので、調停に要する
期間をソフト・スイッチによって延長するようにしてい
る。
【0070】図31はリモート調停処理部77の構成を
示している。図31においてリモート調停処理部77は
調停コントローラ79と、リモートARBn用のシャド
ウ・レジスタ73と、送信タイミング・コントローラ8
0と、受信タイミング・コントローラ81と、2ビット
・エンコーダ82と、2ビット・デコーダ83とを含ん
でいる。なお変調部84はパケット・データ送受信部1
4の変調歩26と同様に構成され、復調部85はパケッ
ト・データ送受信部14の復調部30と同様に構成され
る。
示している。図31においてリモート調停処理部77は
調停コントローラ79と、リモートARBn用のシャド
ウ・レジスタ73と、送信タイミング・コントローラ8
0と、受信タイミング・コントローラ81と、2ビット
・エンコーダ82と、2ビット・デコーダ83とを含ん
でいる。なお変調部84はパケット・データ送受信部1
4の変調歩26と同様に構成され、復調部85はパケッ
ト・データ送受信部14の復調部30と同様に構成され
る。
【0071】また図32は調停がどのように行われるか
を示している。なおこの例ではCACPはパーソナル・
コンピュータ1側にあるものとしている。図31および
図32において、パーソナル・コンピュータ1側でAR
B/−GNTがハイになり、調停が開始される(1。図
32参照)。図32中XXXXは調停中であることを示
し、*はバス上の信号のサンプル時を示す。このARB
/−GNTは2ビット・エンコーダ82、変調部84、
光電変換アッセンブリ5、光ファイバ・アッセンブリ2
を介して拡張ボックス3側に伝送され、拡張ボックス3
側でも調停が開始される(2)。パーソナル・コンピュ
ータ1および拡張ボックス3で別々に調停が終了して勝
ち残った参加者のみがマイクロチャネル・バスのARB
n線にARBnを送出することになる(3)。勝ち残っ
た参加者のARBnは送信タイミングコントローラ80
の制御のもとで4−1マルチプレクサ86を介して二次
側に送信される(4)。また二次側から送られてきたA
RBnはシャドウ・レジスタ73に保持され、再度一次
側で勝ち残った参加者と2段目の調停を行う。調停コン
トローラ79はローカル・アービタの調停動作を実行す
る組み合わせ論理回路とほぼ同一である。最終的にはパ
ーソナル・コンピュータ1および拡張ボックス3のいず
れか一方で実際の装置が勝ち残り、他方でこれに対応す
る調停コントローラ79が勝ち残る(5)。そして勝ち
残っている実際の装置がバス活動を実行することになる
(勝ち残っている調停コントローラ79は自分ではバス
活動に関与しない)。なお拡張ボックス3側のリモート
調停処理部77においては図31に破線で示すようにデ
コーダ83でデコードされたARB/−GNT信号がA
RB/−GNT信号線に供給される。
を示している。なおこの例ではCACPはパーソナル・
コンピュータ1側にあるものとしている。図31および
図32において、パーソナル・コンピュータ1側でAR
B/−GNTがハイになり、調停が開始される(1。図
32参照)。図32中XXXXは調停中であることを示
し、*はバス上の信号のサンプル時を示す。このARB
/−GNTは2ビット・エンコーダ82、変調部84、
光電変換アッセンブリ5、光ファイバ・アッセンブリ2
を介して拡張ボックス3側に伝送され、拡張ボックス3
側でも調停が開始される(2)。パーソナル・コンピュ
ータ1および拡張ボックス3で別々に調停が終了して勝
ち残った参加者のみがマイクロチャネル・バスのARB
n線にARBnを送出することになる(3)。勝ち残っ
た参加者のARBnは送信タイミングコントローラ80
の制御のもとで4−1マルチプレクサ86を介して二次
側に送信される(4)。また二次側から送られてきたA
RBnはシャドウ・レジスタ73に保持され、再度一次
側で勝ち残った参加者と2段目の調停を行う。調停コン
トローラ79はローカル・アービタの調停動作を実行す
る組み合わせ論理回路とほぼ同一である。最終的にはパ
ーソナル・コンピュータ1および拡張ボックス3のいず
れか一方で実際の装置が勝ち残り、他方でこれに対応す
る調停コントローラ79が勝ち残る(5)。そして勝ち
残っている実際の装置がバス活動を実行することになる
(勝ち残っている調停コントローラ79は自分ではバス
活動に関与しない)。なお拡張ボックス3側のリモート
調停処理部77においては図31に破線で示すようにデ
コーダ83でデコードされたARB/−GNT信号がA
RB/−GNT信号線に供給される。
【0072】なお図32において拡張ボックス3の調停
手順がパーソナル・コンピュータ1の調停手順より短か
い期間で行われるようになっている。これは、拡張ボッ
クスの調停機構に、図29、図30に示すような手法で
なく、より高速な手法を採用することにより実現でき
る。具体的にはアダプタのスロットに個別の優先順位を
設定し、スロットと中央集中的な調停機構との間に調停
線を引き回し、スロットから調停機構に直接に調停レベ
ルが入力されるようになっている。調停機構は入力され
た調停レベルを比較して最大の優先順位を持つスロット
に許諾信号を供給する。このような構成では図29、図
30に示すようにここの装置が互いに競争し合う構成で
ないので高速に調停を行える。この場合拡張ボックス3
側に送られてきた、パーソナル・コンピュータ1内で最
高の調停レベルと、拡張ボックス3内で最高順位の調停
レベルとが2回目の調停で中央集中的な調停機構により
比較される。このように拡張ボックス3側の調停を短時
間で行うことにより、時間的な余裕が生じる。これによ
り、光ファイバ・アッセンブリ2を長くして遅延がより
生じる場合にも対処できるようになる。
手順がパーソナル・コンピュータ1の調停手順より短か
い期間で行われるようになっている。これは、拡張ボッ
クスの調停機構に、図29、図30に示すような手法で
なく、より高速な手法を採用することにより実現でき
る。具体的にはアダプタのスロットに個別の優先順位を
設定し、スロットと中央集中的な調停機構との間に調停
線を引き回し、スロットから調停機構に直接に調停レベ
ルが入力されるようになっている。調停機構は入力され
た調停レベルを比較して最大の優先順位を持つスロット
に許諾信号を供給する。このような構成では図29、図
30に示すようにここの装置が互いに競争し合う構成で
ないので高速に調停を行える。この場合拡張ボックス3
側に送られてきた、パーソナル・コンピュータ1内で最
高の調停レベルと、拡張ボックス3内で最高順位の調停
レベルとが2回目の調停で中央集中的な調停機構により
比較される。このように拡張ボックス3側の調停を短時
間で行うことにより、時間的な余裕が生じる。これによ
り、光ファイバ・アッセンブリ2を長くして遅延がより
生じる場合にも対処できるようになる。
【0073】図33は2ビット・エンコーダ82の出力
および2ビット・デコーダ83の入力を示す。GNT期
間(ARB/−GNTがロー)には、2ビット・エンコ
ーダ82から(01)が送出され、変調部(2ビット−
1ビット・マルチプレクサ)84等を介して拡張ボック
ス3側に供給される。ARB期間になると、2ビット・
エンコーダ82からは(10)が出力される。これに応
じて拡張ボックス3側でバス上でARB/−GNT信号
が生成される。ただしGNT期間のうち特定のコード位
置(タイミング・スロット)は一次側の調停の勝者のレ
ベルの送出に用いられる。すなわち、パーソナル・コン
ピュータ1側ではコード位置16、17、18、19が
ARB3、2、1、0の送出に用いられる。この場合
(00)がレベル0を示し、(11)がレベル1を示
す。またコード位置20、21、22、23のコード!
A3、!A2、!A1、!A0はARBnの補償コード
(11)または(00)である。CDもグラント期間の
オフセット調整用の補償コードである。補償コードによ
り直流成分を抑圧できる。また拡張ボックス3側ではコ
ード位置8〜15を用いてこれらのコードを送出する。
なお拡張ボックス3側のARB/−GNT自体は本来パ
ーソナル・コンピュータ1側で再生する必要はないが
(CACPがパーソナル・コンピュータ1側にあるか
ら)、拡張ボックス3からの信号のコード位置を決定す
るためにGNT期間のコード(01)およびARB期間
のコード(10)がパーソナル・コンピュータ1側に送
られている。
および2ビット・デコーダ83の入力を示す。GNT期
間(ARB/−GNTがロー)には、2ビット・エンコ
ーダ82から(01)が送出され、変調部(2ビット−
1ビット・マルチプレクサ)84等を介して拡張ボック
ス3側に供給される。ARB期間になると、2ビット・
エンコーダ82からは(10)が出力される。これに応
じて拡張ボックス3側でバス上でARB/−GNT信号
が生成される。ただしGNT期間のうち特定のコード位
置(タイミング・スロット)は一次側の調停の勝者のレ
ベルの送出に用いられる。すなわち、パーソナル・コン
ピュータ1側ではコード位置16、17、18、19が
ARB3、2、1、0の送出に用いられる。この場合
(00)がレベル0を示し、(11)がレベル1を示
す。またコード位置20、21、22、23のコード!
A3、!A2、!A1、!A0はARBnの補償コード
(11)または(00)である。CDもグラント期間の
オフセット調整用の補償コードである。補償コードによ
り直流成分を抑圧できる。また拡張ボックス3側ではコ
ード位置8〜15を用いてこれらのコードを送出する。
なお拡張ボックス3側のARB/−GNT自体は本来パ
ーソナル・コンピュータ1側で再生する必要はないが
(CACPがパーソナル・コンピュータ1側にあるか
ら)、拡張ボックス3からの信号のコード位置を決定す
るためにGNT期間のコード(01)およびARB期間
のコード(10)がパーソナル・コンピュータ1側に送
られている。
【0074】DMA同期部 図6のDMA同期部は、DMAコントローラとDMAス
レーブとが別のシステムに存在する場合に同期を取るも
のであり、DMAコントローラ側からは−TCおよび−
CMDが送出され、DMAスレーブ側からは−BURS
Tが転送されるようになっている。
レーブとが別のシステムに存在する場合に同期を取るも
のであり、DMAコントローラ側からは−TCおよび−
CMDが送出され、DMAスレーブ側からは−BURS
Tが転送されるようになっている。
【0075】クロック送受信部 図6においてクロック発生器36からのデータ変調、復
調用のクロックは光電変換アッセンブリ5および光ファ
イバ2を介して二次側に供給される。また二次側から送
られてきたクロックは光電変換アッセンブリ5で再生さ
れ、復調用に用いられる。また拡張ボックス3ではクロ
ックを受信しているかどうかをクロック検出部87で検
出し、検出後にスタンバイ状態から動作状態に立ち上が
るようにしている。
調用のクロックは光電変換アッセンブリ5および光ファ
イバ2を介して二次側に供給される。また二次側から送
られてきたクロックは光電変換アッセンブリ5で再生さ
れ、復調用に用いられる。また拡張ボックス3ではクロ
ックを受信しているかどうかをクロック検出部87で検
出し、検出後にスタンバイ状態から動作状態に立ち上が
るようにしている。
【0076】なおこの発明は上述の実施例に限定される
ものではなく種々の変更が可能である。たとえば上述の
例では、3対の光ファイバを用いたが、1対の光ファイ
バや、2対の光ファイバを用いるようにしてもよい。す
なわち信号の授受をすべてパケットにより行えば、2対
の光ファイバで済み、さらにクロックをPLL等により
受信側で再生すれば、1対の光ファイバで足りる。この
場合優先度の高いパケットを割り込んで送るときには、
割り込まれるパケットにコード上発生しないビット列を
挿入し、当該パケットを破棄し、代わりに優先度の高い
パケットを送信する。破棄されたパケットは再送信す
る。コードとしてたとえば5B/6Bコードを用いれ
ば、このような割り込みを実現できる。また通信路も光
ファイバに限定されない。
ものではなく種々の変更が可能である。たとえば上述の
例では、3対の光ファイバを用いたが、1対の光ファイ
バや、2対の光ファイバを用いるようにしてもよい。す
なわち信号の授受をすべてパケットにより行えば、2対
の光ファイバで済み、さらにクロックをPLL等により
受信側で再生すれば、1対の光ファイバで足りる。この
場合優先度の高いパケットを割り込んで送るときには、
割り込まれるパケットにコード上発生しないビット列を
挿入し、当該パケットを破棄し、代わりに優先度の高い
パケットを送信する。破棄されたパケットは再送信す
る。コードとしてたとえば5B/6Bコードを用いれ
ば、このような割り込みを実現できる。また通信路も光
ファイバに限定されない。
【0077】マイクロチャネル・アーキテクチャの信号
の説明 以下では上述の説明の理解を助ける範囲でマイクロチャ
ネル・アーキテクチャの信号を説明する。なお詳細につ
いては「IBM Personal System/2 Hardware Interface T
echnical Reference」を参照されたい。
の説明 以下では上述の説明の理解を助ける範囲でマイクロチャ
ネル・アーキテクチャの信号を説明する。なお詳細につ
いては「IBM Personal System/2 Hardware Interface T
echnical Reference」を参照されたい。
【0078】−ADL:この信号線は制御マスタによっ
てドライブされる。この信号線により、スレーブは有効
アドレスとステータス・ビットを簡便にラッチすること
ができる。この信号はスレーブがアドレスをバスからラ
ッチするために使える。 −CD DS 16:この信号線は16ビットまたは3
2ビットのメモリ、I/OまたはDMAスレーブによっ
てドライブされ、アドレス指定された位置にあるデータ
・ポートが16ビットなのか32ビットなのかをチャネ
ル上に示す。 −DS 16 RTN:この信号線は各チャネル・コネ
クタからの−CD DS16信号の否定ORである。い
ずれかの装置が自分の−CD DS 16をアクティブ
にするとこの出力がアクティブになる。この信号によ
り、制御マスタはデータ・サイズ情報を監視することが
できる。 −S0−、S1:これらの信号はチャネル・サイクルを
開始するとともに、チャネル・サイクルのタイプを定義
する。これらの信号をM/−IOとともに使用すること
でメモリの読み出し/書き込み操作とI/Oの読み出し
/書き込み操作とが区別される。 −CMD:この信号はデータがデータ・バス上でいつ有
効になるかを定義するために使用される。この信号の終
了エッジがバス・サイクルの終わりを示す。 CD CHRDY:この信号線は通常はアクティブ(レ
ディ状態)である。メモリまたはI/Oスレーブがチャ
ネル操作を完了させるためにさらに時間を与える目的で
この信号をインアクティブ(レディでない)にする。 CHRDYRTN:この出力信号線はCD CHRDY
信号のANDである。この信号を用いると制御マスタが
レディ情報を監視できる。 ARB0〜ARB3:これらの信号線は調停(アービト
レーション)バスを構成する。調停バスの最大値が最低
の優先順位を持ち、最小値(16進の0)が最高の優先
順位を持つ。バス参加者はARB/−GNTの立ち上が
りエッジの直後にかぎって調停バスの状態を変更するこ
とを許される。すべてのバス参加者は調停バスを監視す
る。低い優先順位を持つ参加者は下位の調停ビットをド
ライブしないことにより自分の優先順位レベルを引き下
げる。最高優先順位要求者の16進コードは一定のセト
リング時間の後バス上で有効になる。チャネルが要求者
に許諾されたのち最高優先順位の参加者は自分の優先順
位信号線をドライブし続ける。 ARB/−GNT:この信号が高レベルのとき調停サイ
クルが進行中であることが示される。低レベルのときは
中央調停制御ポイントからチャネル制御を許諾された調
停バス参加者(ローカル・アービタ)やDMAコントロ
ーラへの肯定応答となる。この信号は−S0、−S1、
−BURSTおよび−CMDがインアクティブになった
のち一定期間内に中央調停制御ポイントによって高レベ
ルにされる。ARB/−GNTが負から正に移行すると
き調停サイクルが始動され、正から負に移行するとき調
停サイクルが終了する。この信号線をアクティブにした
り、インアクティブにするのは中央調停制御ポイントの
みである。 −PREEMPT:この信号は調停バス参加者(ローカ
ル・アービタ)が調停を通じてチャネルの使用を要求す
るときに使う。チャネル要求を出すローカル・アービタ
は−PREEMPTをアクティブにし調停サイクルを起
動する。ローカル・アービタはチャネルが許諾された時
点で自分の−PREEMPTを取り除く。 −BURST:この信号はデータのブロック転送のため
にチャネルが拡張使用されていることを中央調停制御ポ
イントに示す。参加者は転送サイクルの最後の間に−B
URSTのアクティブ状態を解除しなければならない。 −TC:この信号線は読み出しまたは書き込みコマンド
の実効中にパルスを出力して現行のDMAチャネルが最
終カウントに達したことを示す。これはDMAスレーブ
に予めプログラムされたDMA転送の最終サイクルを実
行すべきことを示す。−TCはDMAコントローラによ
ってドライブされる。 −IRQ3〜7、−IRQ9〜12および−IRQ14
〜15:これらの信号線は装置がアテンションを要求し
ていることを示す。スレーブが割り込み要求信号のひと
つを低レベルにすると割り込み要求が生成される。割り
込み要求信号の極性はアクティブ・ローであり、複数の
スレーブが1つのレベルを共用する。 −CHCK:この信号線はシステムの操作を続けられな
い致命的なエラーを示すために用いる。 CHRESET:電源投入時または信号線の電圧低下時
にすべてのアダプタをリセットしたり、初期設定する目
的で、システム論理回路がこの信号を生成する。
てドライブされる。この信号線により、スレーブは有効
アドレスとステータス・ビットを簡便にラッチすること
ができる。この信号はスレーブがアドレスをバスからラ
ッチするために使える。 −CD DS 16:この信号線は16ビットまたは3
2ビットのメモリ、I/OまたはDMAスレーブによっ
てドライブされ、アドレス指定された位置にあるデータ
・ポートが16ビットなのか32ビットなのかをチャネ
ル上に示す。 −DS 16 RTN:この信号線は各チャネル・コネ
クタからの−CD DS16信号の否定ORである。い
ずれかの装置が自分の−CD DS 16をアクティブ
にするとこの出力がアクティブになる。この信号によ
り、制御マスタはデータ・サイズ情報を監視することが
できる。 −S0−、S1:これらの信号はチャネル・サイクルを
開始するとともに、チャネル・サイクルのタイプを定義
する。これらの信号をM/−IOとともに使用すること
でメモリの読み出し/書き込み操作とI/Oの読み出し
/書き込み操作とが区別される。 −CMD:この信号はデータがデータ・バス上でいつ有
効になるかを定義するために使用される。この信号の終
了エッジがバス・サイクルの終わりを示す。 CD CHRDY:この信号線は通常はアクティブ(レ
ディ状態)である。メモリまたはI/Oスレーブがチャ
ネル操作を完了させるためにさらに時間を与える目的で
この信号をインアクティブ(レディでない)にする。 CHRDYRTN:この出力信号線はCD CHRDY
信号のANDである。この信号を用いると制御マスタが
レディ情報を監視できる。 ARB0〜ARB3:これらの信号線は調停(アービト
レーション)バスを構成する。調停バスの最大値が最低
の優先順位を持ち、最小値(16進の0)が最高の優先
順位を持つ。バス参加者はARB/−GNTの立ち上が
りエッジの直後にかぎって調停バスの状態を変更するこ
とを許される。すべてのバス参加者は調停バスを監視す
る。低い優先順位を持つ参加者は下位の調停ビットをド
ライブしないことにより自分の優先順位レベルを引き下
げる。最高優先順位要求者の16進コードは一定のセト
リング時間の後バス上で有効になる。チャネルが要求者
に許諾されたのち最高優先順位の参加者は自分の優先順
位信号線をドライブし続ける。 ARB/−GNT:この信号が高レベルのとき調停サイ
クルが進行中であることが示される。低レベルのときは
中央調停制御ポイントからチャネル制御を許諾された調
停バス参加者(ローカル・アービタ)やDMAコントロ
ーラへの肯定応答となる。この信号は−S0、−S1、
−BURSTおよび−CMDがインアクティブになった
のち一定期間内に中央調停制御ポイントによって高レベ
ルにされる。ARB/−GNTが負から正に移行すると
き調停サイクルが始動され、正から負に移行するとき調
停サイクルが終了する。この信号線をアクティブにした
り、インアクティブにするのは中央調停制御ポイントの
みである。 −PREEMPT:この信号は調停バス参加者(ローカ
ル・アービタ)が調停を通じてチャネルの使用を要求す
るときに使う。チャネル要求を出すローカル・アービタ
は−PREEMPTをアクティブにし調停サイクルを起
動する。ローカル・アービタはチャネルが許諾された時
点で自分の−PREEMPTを取り除く。 −BURST:この信号はデータのブロック転送のため
にチャネルが拡張使用されていることを中央調停制御ポ
イントに示す。参加者は転送サイクルの最後の間に−B
URSTのアクティブ状態を解除しなければならない。 −TC:この信号線は読み出しまたは書き込みコマンド
の実効中にパルスを出力して現行のDMAチャネルが最
終カウントに達したことを示す。これはDMAスレーブ
に予めプログラムされたDMA転送の最終サイクルを実
行すべきことを示す。−TCはDMAコントローラによ
ってドライブされる。 −IRQ3〜7、−IRQ9〜12および−IRQ14
〜15:これらの信号線は装置がアテンションを要求し
ていることを示す。スレーブが割り込み要求信号のひと
つを低レベルにすると割り込み要求が生成される。割り
込み要求信号の極性はアクティブ・ローであり、複数の
スレーブが1つのレベルを共用する。 −CHCK:この信号線はシステムの操作を続けられな
い致命的なエラーを示すために用いる。 CHRESET:電源投入時または信号線の電圧低下時
にすべてのアダプタをリセットしたり、初期設定する目
的で、システム論理回路がこの信号を生成する。
【0079】
【発明の効果】以上説明したように、この発明によれ
ば、通常のバス信号線と異なる通信路でバスを結合した
場合でも、バスのワイヤード・オア信号線をレベルのイ
ンターロックを回避しつつ結合することができる。
ば、通常のバス信号線と異なる通信路でバスを結合した
場合でも、バスのワイヤード・オア信号線をレベルのイ
ンターロックを回避しつつ結合することができる。
【図1】 この発明の実施例の使用態様を示す図であ
る。
る。
【図2】 上述実施例の全体構成を示すブロック図であ
る。
る。
【図3】 上述実施例の要部であるOSMCコントロー
ラの構成を全体的に示すブロック図である。
ラの構成を全体的に示すブロック図である。
【図4】 図5および図6の配置関係を示す図である。
【図5】 図3のOSMCコントローラの詳細を示すブ
ロック図である。
ロック図である。
【図6】 図3のOSMCコントローラの詳細を示すブ
ロック図である。
ロック図である。
【図7】 図5のバス・サイクル・モニタ17の動作を
説明する図である。
説明する図である。
【図8】 上述実施例のパケットの構成を説明する図で
ある。
ある。
【図9】 上述実施例のパケットの種類を説明する図で
ある。
ある。
【図10】 図5のバス・サイクル・トランスミッタ1
8の動作を説明する図である。
8の動作を説明する図である。
【図11】 図5のバス・サイクル・レシーバ21の動
作を説明する図である。
作を説明する図である。
【図12】 図5のバス・サイクル・ジェネレータ20
の動作を説明する図である。
の動作を説明する図である。
【図13】 バス・サイクルの動作を説明する図であ
る。
る。
【図14】 バス・サイクルの動作を説明する図であ
る。
る。
【図15】 上述パケットの送出順位を説明する図であ
る。
る。
【図16】 図5の変調部26の構成を示す回路図であ
る。
る。
【図17】 図5の変調部26の動作を説明するタイム
・チャートである。
・チャートである。
【図18】 図5の復調部30の構成を示す回路図であ
る。
る。
【図19】 図5の復調部30の動作を説明するタイム
・チャートである。
・チャートである。
【図20】 割り込み動作を説明するタイム・チャート
である。
である。
【図21】 IRQ処理部45の動作を説明する図であ
る。
る。
【図22】 IRQ処理部45の動作を説明する図であ
る。
る。
【図23】 IRQ処理部45の詳細な構成を示すブロ
ック図である。
ック図である。
【図24】 IRQ処理部45の詳細な構成を示すブロ
ック図である。
ック図である。
【図25】 調停動作の概要を示すタイム・チャートで
ある。
ある。
【図26】 SMC処理部46の詳細な構成を示すブロ
ック図である。
ック図である。
【図27】 SMC処理部46の詳細な構成を示すブロ
ック図である。
ック図である。
【図28】 SMC処理部46の動作を説明するタイム
・チャートである。
・チャートである。
【図29】 ローカル・アービタの構成を示す回路図で
ある。
ある。
【図30】 ローカル・アービタによる従来の調停の動
作を説明するタイム・チャートである。
作を説明するタイム・チャートである。
【図31】 図6のリモート調停部77の構成を示すブ
ロック図である。
ロック図である。
【図32】 図6のリモート調停部77の動作を説明す
るタイム・チャートである。
るタイム・チャートである。
【図33】 図6のリモート調停部77の動作を説明す
るタイム・チャートである。
るタイム・チャートである。
1・・・パーソナル・コンピュータ、2・・・光ファイ
バ・アッセンブリ、3・・・拡張ボックス、6、9・・
・OSMCコントローラ、11・・・マイクロチャネル
仕様のバス、15・・・非パケット・データ送受信部、
73・・・調停用のシャドウ・レジスタ、77・・・リ
モート調停部、79・・・調停コントローラ、80・・
・送信タイミング・コントローラ、81・・・受信タイ
ミング・コントローラ、82・・・2ビット・エンコー
ダ、83・・・2ビット・デコーダ、84・・・変調
部、85・・・復調部。
バ・アッセンブリ、3・・・拡張ボックス、6、9・・
・OSMCコントローラ、11・・・マイクロチャネル
仕様のバス、15・・・非パケット・データ送受信部、
73・・・調停用のシャドウ・レジスタ、77・・・リ
モート調停部、79・・・調停コントローラ、80・・
・送信タイミング・コントローラ、81・・・受信タイ
ミング・コントローラ、82・・・2ビット・エンコー
ダ、83・・・2ビット・デコーダ、84・・・変調
部、85・・・復調部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 関家 一雄 東京都千代田区三番町5−19 日本アイ・ ビー・エム株式会社 東京基礎研究所内
Claims (8)
- 【請求項1】 第1システム、第2システム、および上
記第1システムのバスと、上記第2システムのバスとを
接続し、上記バスと異なる態様で信号を伝送する信号伝
送路を含むコンピュータ・システムにおいて、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを検出する第1検出手段と、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを検出する第2検出手段と、 上記第1検出手段の検出に応じて上記信号伝送路を介し
て上記第2システムがわに所定の信号を伝送する第1伝
送手段と、 上記第2検出手段の検出に応じて上記信号伝送路を介し
て上記第1システムがわに所定の信号を伝送する第2伝
送手段と、 上記第1システムがわに伝送された上記所定の信号に応
じて上記第2システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第1システムのバスのワイヤー
ド・オア信号線に出力する第1信号再生出力手段と、 上記第2システムがわに伝送された上記所定の信号に応
じて上記第1システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第2システムのバスのワイヤー
ド・オア信号線に出力する第2信号再生出力手段と、 上記第1信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第1伝送手段の動作を禁止す
る第1禁止手段と、 上記第2信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第2伝送手段の動作を禁止す
る第2禁止手段とを有することを特徴とするコンピュー
タ・システム。 - 【請求項2】 上記ワイヤード・オア信号線に割り込み
信号線が含まれる請求項1記載のコンピュータ・システ
ム。 - 【請求項3】 上記信号伝送路はパケット化された信号
を伝送するの信号線を含む請求項1または2記載のコン
ピュータ・システム。 - 【請求項4】 上記信号伝送路は光ファイバから構成さ
れる請求項1、2または3記載のコンピュータ・システ
ム。 - 【請求項5】 第1システム、第2システム、および上
記第1システムのバスと、上記第2システムのバスとを
接続し、上記バスと異なる態様で信号を伝送する信号伝
送路を含むコンピュータ・システムにおいて、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを所定時間間隔ごとに検出する第1検出手段と、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを所定時間間隔ごとに検出する第2検出手段と、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを上記第1システムにおいて代理する第1レジスタ
手段と、 上記第1レジスタのレベルを上記第1システムのバスの
ワイヤード・オア信号線に出力する手段と、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを上記第2システムにおいて代理する第2レジスタ
手段と、 上記第2レジスタのレベルを上記第2システムのバスの
ワイヤード・オア信号線に出力する手段と、 上記第1システムがわにおいて上記第2レジスタのミラ
ー・イメージをなす第3レジスタと、 上記第2システム側において上記第1レジスタのミラー
・イメージをなす第4レジスタと、 上記第1検出手段の検出したレベルが上記第3レジスタ
のレベルと不一致のときに上記信号伝送路を介して上記
第2システムがわに所定の信号を伝送する第1伝送手段
と、 上記第2検出手段の検出したレベルが上記第4レジスタ
のレベルと不一致のときに上記信号伝送路を介して上記
第1システムがわに所定の信号を伝送する第2伝送手段
と、 上記第1システムがわに伝送された上記所定の信号に応
じて上記第1レジスタのレベルを上記第2システムのバ
スのワイヤード・オア信号線のレベルにセットする第1
レジスタ・セット手段と、 上記第2システムがわに伝送された上記所定の信号に応
じて上記第2レジスタのレベルを上記第1システムのバ
スのワイヤード・オア信号線のレベルにセットする第2
レジスタ・セット手段と、 上記第1レジスタのレベルが所定のものであるときに、
上記第1伝送手段の動作を禁止する第1禁止手段と、 上記第2レジスタのレベルが所定のものであるときに、
上記第2伝送手段の動作を禁止する第2禁止手段と、 上記所定の信号が上記第1システム側および上記第2シ
ステム側に同時に伝送されたときに、上記第1レジスタ
・セット手段および上記第2レジスタ・セット手段の一
方の動作を禁止する第3禁止手段とを有することを特徴
とするコンピュータ・システム。 - 【請求項6】 第1バスを含む第1システムに接続され
るシステム拡張装置において、 第2バスを含む第2システムと、 上記第1バスと上記第2バスとを接続し、上記第1バス
および第2バスと異なる態様で信号を伝送する信号伝送
路と、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを検出する第1検出手段と、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを検出する第2検出手段と、 上記第1検出手段の検出に応じて上記信号伝送路を介し
て上記第2システムがわに所定の信号を伝送する第1伝
送手段と、 上記第2検出手段の検出に応じて上記信号伝送路を介し
て上記第1システムがわに所定の信号を伝送する第2伝
送手段と、 上記第1システムがわに伝送された上記所定の信号に応
じて上記第2システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第1システムのバスのワイヤー
ド・オア信号線に出力する第1信号再生出力手段と、 上記第2システムがわに伝送された上記所定の信号に応
じて上記第1システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第2システムのバスのワイヤー
ド・オア信号線に出力する第2信号再生出力手段と、 上記第1信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第1伝送手段の動作を禁止す
る第1禁止手段と、 上記第2信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第2伝送手段の動作を禁止す
る第2禁止手段とを有することを特徴とするシステム拡
張装置。 - 【請求項7】 第1バスを含む1システムと、第2バス
を含む第2システムとを有するコンピュータ・システム
に用いられ、上記第1バスおよび第2バスを連結するバ
ス連結装置において、 上記第1バスと上記第2バスとを接続し、上記第1バス
および第2バスと異なる態様で信号を伝送する信号伝送
路と、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを検出する第1検出手段と、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを検出する第2検出手段と、 上記第1検出手段の検出に応じて上記信号伝送路を介し
て上記第2システムがわに所定の信号を伝送する第1伝
送手段と、 上記第2検出手段の検出に応じて上記信号伝送路を介し
て上記第1システムがわに所定の信号を伝送する第2伝
送手段と、 上記第1システムがわに伝送された上記所定の信号に応
じて上記第2システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第1システムのバスのワイヤー
ド・オア信号線に出力する第1信号再生出力手段と、 上記第2システムがわに伝送された上記所定の信号に応
じて上記第1システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第2システムのバスのワイヤー
ド・オア信号線に出力する第2信号再生出力手段と、 上記第1信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第1伝送手段の動作を禁止す
る第1禁止手段と、 上記第2信号再生出力手段が出力しているレベルが所定
のものであるときに、上記第2伝送手段の動作を禁止す
る第2禁止手段とを有することを特徴とするバス連結装
置。 - 【請求項8】 第1バスを含む第1システムと、第2バ
スを含む第2システムと、上記第1バスと上記第2バス
とを接続し、上記第1バスおよび第2バスと異なる態様
で信号を伝送する信号伝送路とを有するコンピュータ・
システムにおいて用いられバス信号伝送方法おいて、 上記第1システムのバスのワイヤード・オア信号線のレ
ベルを検出する第1検出ステップと、 上記第2システムのバスのワイヤード・オア信号線のレ
ベルを検出する第2検出ステップと、 上記第1検出ステップの検出に応じて上記信号伝送路を
介して上記第2システムがわに所定の信号を伝送する第
1伝送ステップと、 上記第2検出ステップの検出に応じて上記信号伝送路を
介して上記第1システムがわに所定の信号を伝送する第
2伝送ステップと、 上記第1システムがわに伝送された上記所定の信号に応
じて上記第2システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第1システムのバスのワイヤー
ド・オア信号線に出力する第1信号再生出力ステップ
と、 上記第2システムがわに伝送された上記所定の信号に応
じて上記第1システムのバスのワイヤード・オア信号線
のレベルを再生し、上記第2システムのバスのワイヤー
ド・オア信号線に出力する第2信号再生出力ステップ
と、 上記第1信号再生出力ステップによって出力しているレ
ベルが所定のものであるときに、上記第1伝送ステップ
の動作を禁止する第1禁止ステップと、 上記第2信号再生出力ステップによって出力しているレ
ベルが所定のものであるときに、上記第2伝送ステップ
の動作を禁止する第2禁止ステップとを有することを特
徴とするバス信号伝送方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4165858A JPH0690695B2 (ja) | 1992-06-24 | 1992-06-24 | コンピュータ・システムおよびシステム拡張装置 |
TW081109703A TW216454B (en) | 1992-06-24 | 1992-12-03 | Computer system and system expansion unit |
US08/051,450 US5524217A (en) | 1992-06-24 | 1993-04-21 | System having different signal transfer modes for detecting and restoring logical levels and blocking operation when restored signal outputs are on a predetermined level |
KR1019930008964A KR960006507B1 (ko) | 1992-06-24 | 1993-05-24 | 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스 신호 전송방법 |
EP93304840A EP0576241A1 (en) | 1992-06-24 | 1993-06-21 | Computer system and system expansion unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4165858A JPH0690695B2 (ja) | 1992-06-24 | 1992-06-24 | コンピュータ・システムおよびシステム拡張装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0635825A true JPH0635825A (ja) | 1994-02-10 |
JPH0690695B2 JPH0690695B2 (ja) | 1994-11-14 |
Family
ID=15820337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4165858A Expired - Lifetime JPH0690695B2 (ja) | 1992-06-24 | 1992-06-24 | コンピュータ・システムおよびシステム拡張装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5524217A (ja) |
EP (1) | EP0576241A1 (ja) |
JP (1) | JPH0690695B2 (ja) |
KR (1) | KR960006507B1 (ja) |
TW (1) | TW216454B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5954809A (en) * | 1996-07-19 | 1999-09-21 | Compaq Computer Corporation | Circuit for handling distributed arbitration in a computer system having multiple arbiters |
US6327671B1 (en) | 1998-11-18 | 2001-12-04 | International Business Machines Corporation | Delta compressed asynchronous remote copy |
US6480980B2 (en) * | 1999-03-10 | 2002-11-12 | Nec Electronics, Inc. | Combinational test pattern generation method and apparatus |
US7328232B1 (en) * | 2000-10-18 | 2008-02-05 | Beptech Inc. | Distributed multiprocessing system |
US20040148441A1 (en) * | 2003-01-20 | 2004-07-29 | Fanuc Ltd. | Device and method for transmitting wired or signal between two systems |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4311963A (en) * | 1978-07-18 | 1982-01-19 | Matsushita Electric Industrial Co., Ltd. | Noise pulse suppressing system |
GB2075310A (en) * | 1980-04-30 | 1981-11-11 | Hewlett Packard Ltd | Bus extender circuitry for data transmission |
US4514823A (en) * | 1982-01-15 | 1985-04-30 | International Business Machines Corporation | Apparatus and method for extending a parallel channel to a serial I/O device |
JPS62251951A (ja) * | 1986-04-22 | 1987-11-02 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | デ−タ処理システム |
JP2750414B2 (ja) * | 1986-12-01 | 1998-05-13 | ブリティシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニ | 双方向データ伝送方法および装置ならびに双方向データ伝送局 |
CA1283962C (en) * | 1986-12-08 | 1991-05-07 | Gerald F. Youngblood | Apparatus and method for communication between host cpu and remote terminal |
JPH02230356A (ja) * | 1989-03-02 | 1990-09-12 | Nec Corp | 情報処理装置のバス拡張装置 |
JPH034351A (ja) * | 1989-04-26 | 1991-01-10 | Dubner Computer Syst Inc | システム・バス・データ・リンク装置 |
US5014284A (en) * | 1989-06-30 | 1991-05-07 | Cardiac Telecom Corporation | Discrete slope delta modulation with recovery means |
EP0412268B1 (en) * | 1989-08-11 | 1996-09-11 | International Business Machines Corporation | Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link |
US5101477A (en) * | 1990-02-16 | 1992-03-31 | International Business Machines Corp. | System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers |
US5257289A (en) * | 1991-07-11 | 1993-10-26 | Extended Systems, Inc. | High-speed hybrid transmission interface |
-
1992
- 1992-06-24 JP JP4165858A patent/JPH0690695B2/ja not_active Expired - Lifetime
- 1992-12-03 TW TW081109703A patent/TW216454B/zh active
-
1993
- 1993-04-21 US US08/051,450 patent/US5524217A/en not_active Expired - Fee Related
- 1993-05-24 KR KR1019930008964A patent/KR960006507B1/ko not_active IP Right Cessation
- 1993-06-21 EP EP93304840A patent/EP0576241A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH0690695B2 (ja) | 1994-11-14 |
KR960006507B1 (ko) | 1996-05-16 |
EP0576241A1 (en) | 1993-12-29 |
US5524217A (en) | 1996-06-04 |
KR940000985A (ko) | 1994-01-10 |
TW216454B (en) | 1993-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531903B2 (ja) | コンピュ―タ・システムおよびシステム拡張装置 | |
US4864496A (en) | Bus adapter module for interconnecting busses in a multibus computer system | |
US4979097A (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
KR920006745B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
EP0476990B1 (en) | Dynamic bus arbitration | |
CA2026737C (en) | Bus master interface circuit with transparent preemption of a data transfer controller | |
JPH02288530A (ja) | バス通信システム | |
US5812875A (en) | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations | |
US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
JPH02232758A (ja) | マルチプロセッサ用システム制御ユニットをインタフェースするための装置 | |
JPH10177545A (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
EP0321628A1 (en) | Shared memory interface for a data processing system | |
US4858234A (en) | Method and apparatus for error recovery in a multibus computer system | |
US6463494B1 (en) | Method and system for implementing control signals on a low pin count bus | |
JPH0635825A (ja) | コンピュータ・システムおよびシステム拡張装置 | |
US5377334A (en) | Fast asynchronous resource master-slave combination | |
US5539666A (en) | Data communications method and system coupling device | |
JPH1040215A (ja) | Pciバス・システム | |
JP2001051748A (ja) | 情報処理装置 | |
JP2933039B2 (ja) | 通信用コントローラ | |
KR910007648B1 (ko) | 고성능 로우핀 카운트버스 인터페이스 | |
JPH09259071A (ja) | 通信制御装置 | |
KR19990055492A (ko) | 통신 시스템의 사설 교환기 및 이에 구비된 모듈간에 데이터 통신 방법 | |
JP2003303167A (ja) | バス制御装置 | |
JPH11143825A (ja) | バス調停機構 |