JPH0651349A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH0651349A JPH0651349A JP13371293A JP13371293A JPH0651349A JP H0651349 A JPH0651349 A JP H0651349A JP 13371293 A JP13371293 A JP 13371293A JP 13371293 A JP13371293 A JP 13371293A JP H0651349 A JPH0651349 A JP H0651349A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- wiring group
- electrode terminals
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】アクティブマトリクスアレイ基板の表示画素部
の並行する下層配線間の短絡を自動的に修復できる構造
を提供する。 【構成】第１の配線上の層間絶縁膜に第１の配線の延び
る方向に沿ってスリット状の開口部を設けた構造で、第
１の配線に直交する層間絶縁膜上の第２の配線形成時に
スリットで露出された第１の配線の短絡部を自動的に切
断修復する。 【効果】短絡部分の位置特定のための検査やレーザなど
の修正装置は全く不要で、予めマスクパターンを追加す
る以外は通常の製造プロセスを踏襲するだけで自動的に
短絡修正ができ線状表示欠陥による歩留低下を抑制す
る。
の並行する下層配線間の短絡を自動的に修復できる構造
を提供する。 【構成】第１の配線上の層間絶縁膜に第１の配線の延び
る方向に沿ってスリット状の開口部を設けた構造で、第
１の配線に直交する層間絶縁膜上の第２の配線形成時に
スリットで露出された第１の配線の短絡部を自動的に切
断修復する。 【効果】短絡部分の位置特定のための検査やレーザなど
の修正装置は全く不要で、予めマスクパターンを追加す
る以外は通常の製造プロセスを踏襲するだけで自動的に
短絡修正ができ線状表示欠陥による歩留低下を抑制す
る。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関し、特
にマトリクス状に配置されたスイッチング素子およびこ
れらを結ぶ配線が形成されたアクティブマトリクスアレ
イ基板に関する。
にマトリクス状に配置されたスイッチング素子およびこ
れらを結ぶ配線が形成されたアクティブマトリクスアレ
イ基板に関する。
【０００２】
【従来の技術】近年、ガラス等の大型基板表面に形成し
たスイッチング素子アレイよりなるアクティブマトリク
ス液晶パネルが実用化され、ＣＲＴに代る薄型軽量表示
装置として脚光を浴びている。マトリクス状に配置され
るスイッチング用アクティブ素子ならびにそれらを結ぶ
配線の搭載されるアクティブマトリクスアレイ基板は、
半導体薄膜、絶縁性薄膜や導電性薄膜をガラス基板の片
側表面全体に堆積、パターン化することを順次繰返すこ
とで形成される。
たスイッチング素子アレイよりなるアクティブマトリク
ス液晶パネルが実用化され、ＣＲＴに代る薄型軽量表示
装置として脚光を浴びている。マトリクス状に配置され
るスイッチング用アクティブ素子ならびにそれらを結ぶ
配線の搭載されるアクティブマトリクスアレイ基板は、
半導体薄膜、絶縁性薄膜や導電性薄膜をガラス基板の片
側表面全体に堆積、パターン化することを順次繰返すこ
とで形成される。
【０００３】スイッチング用アクティブ素子としては薄
膜トランジスタ（ＴＦＴ）が用いられている。ＴＦＴは
複数の行および列のマトリクス状に配置されている。同
一の行に配列されているＴＦＴはゲート同士がゲート配
線で共通されており、この配線はゲート駆動信号を受け
るためのゲート電極端子に導出接続されている。また、
同一の列の配列されているＴＦＴはドレイン同士がドレ
イン配線で共通されており、この配線はドレイン信号を
受けるためのドレイン電極端子に導出接続されている。
各ＴＦＴのソースは各画素のための一方の透明電極に接
続されている。
膜トランジスタ（ＴＦＴ）が用いられている。ＴＦＴは
複数の行および列のマトリクス状に配置されている。同
一の行に配列されているＴＦＴはゲート同士がゲート配
線で共通されており、この配線はゲート駆動信号を受け
るためのゲート電極端子に導出接続されている。また、
同一の列の配列されているＴＦＴはドレイン同士がドレ
イン配線で共通されており、この配線はドレイン信号を
受けるためのドレイン電極端子に導出接続されている。
各ＴＦＴのソースは各画素のための一方の透明電極に接
続されている。
【０００４】ゲート配線およびドレイン配線は、各画素
の大きさに応じてそれぞれ定められたピッチをもってそ
れぞれ行状および列状に配列されている。一方、ゲート
電極端子およびドレイン電極端子は、各端子に所定の信
号を印加するための駆動ＩＣとの接続の関係から、上記
ピッチよりもかなり小さいピッチをもって配列されてい
る。
の大きさに応じてそれぞれ定められたピッチをもってそ
れぞれ行状および列状に配列されている。一方、ゲート
電極端子およびドレイン電極端子は、各端子に所定の信
号を印加するための駆動ＩＣとの接続の関係から、上記
ピッチよりもかなり小さいピッチをもって配列されてい
る。
【０００５】
【発明が解決しようとする課題】ゲート配線，ドレイン
配線およびゲート，ドレイン電極端子はガラス基板とに
導電性薄膜を全面に形成し、そしてフォトレジスト工程
により選択的に除去されてパターン化されている。この
とき、フォトレジスト工程において塵埃が導入される
と、本来除去されるべき導電性薄膜部分が除去されずに
そのまま残存することになる。塵埃による薄膜残りは小
さいので、各ＴＦＴおよび画素の一方電極を含んだマト
リクスアレイ部におけるゲート配線，ドレイン配線間の
短絡はほとんど生じない。しかしながら、前述のとおり
ゲート電極端子同士およびドレイン電極端子同士のピッ
チは非常に小さく、その結果として電極端子間の短絡が
生じ得る。また、各電極端子と対応するゲート配線、ド
レイン配線とを結ぶ配線間の短絡も生じやすい。
配線およびゲート，ドレイン電極端子はガラス基板とに
導電性薄膜を全面に形成し、そしてフォトレジスト工程
により選択的に除去されてパターン化されている。この
とき、フォトレジスト工程において塵埃が導入される
と、本来除去されるべき導電性薄膜部分が除去されずに
そのまま残存することになる。塵埃による薄膜残りは小
さいので、各ＴＦＴおよび画素の一方電極を含んだマト
リクスアレイ部におけるゲート配線，ドレイン配線間の
短絡はほとんど生じない。しかしながら、前述のとおり
ゲート電極端子同士およびドレイン電極端子同士のピッ
チは非常に小さく、その結果として電極端子間の短絡が
生じ得る。また、各電極端子と対応するゲート配線、ド
レイン配線とを結ぶ配線間の短絡も生じやすい。
【０００６】したがって、本発明の目的は配線間の短絡
を防止した液晶表示装置を提供することにある。
を防止した液晶表示装置を提供することにある。
【０００７】本発明の他の目的は、マトリクスアレイ基
板の製造工程を増加することなく配線間の短絡を防止し
た液晶表示装置を提供することにある。
板の製造工程を増加することなく配線間の短絡を防止し
た液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明による液晶表示装
置は、第１のピッチをもって複数行に配置形成された第
１の配線群と、第２のピッチをもって複数列に配置形成
された第２の配線群と、各第１および第２の配線の交差
部分に形成されたＴＦＴと、前記第１のピッチよりも小
さいピッチをもって配置形成された電極端子群と、各電
極端子を対応する第１の配線にそれぞれ接続する部分配
線群と、第１の配線群、電極端子群の一部および部分配
線群を覆う絶縁層とが絶縁基板上に形成されており、か
つ隣り合う電極端子間および部分配線間の上記絶縁層に
絶縁基板に達するスリットが設けられているアクティブ
マトリクスアレイ基板を備えている。
置は、第１のピッチをもって複数行に配置形成された第
１の配線群と、第２のピッチをもって複数列に配置形成
された第２の配線群と、各第１および第２の配線の交差
部分に形成されたＴＦＴと、前記第１のピッチよりも小
さいピッチをもって配置形成された電極端子群と、各電
極端子を対応する第１の配線にそれぞれ接続する部分配
線群と、第１の配線群、電極端子群の一部および部分配
線群を覆う絶縁層とが絶縁基板上に形成されており、か
つ隣り合う電極端子間および部分配線間の上記絶縁層に
絶縁基板に達するスリットが設けられているアクティブ
マトリクスアレイ基板を備えている。
【０００９】また、本発明では、絶縁基板上に上記第１
の配線群、電極端子および部分配線を形成した後に絶縁
膜を全面に形成し、上記電極端子の一部を露出するため
の絶縁膜に対する選択エッチングのときに隣り合う電極
端子間および部分配線間の絶縁層にスリットを設けてお
り、そして上記第２配線群の形成のための選択エッチン
グを上記スリットにより露出した部分に対しても実行し
ている。
の配線群、電極端子および部分配線を形成した後に絶縁
膜を全面に形成し、上記電極端子の一部を露出するため
の絶縁膜に対する選択エッチングのときに隣り合う電極
端子間および部分配線間の絶縁層にスリットを設けてお
り、そして上記第２配線群の形成のための選択エッチン
グを上記スリットにより露出した部分に対しても実行し
ている。
【００１０】かくして、本発明によれば、隣り合う電極
端子同士、部分配線同士、さらには電極端子と部分配線
とを短絡する導電性層が残存していても、スリットによ
って当該短絡は切断されることになる。
端子同士、部分配線同士、さらには電極端子と部分配線
とを短絡する導電性層が残存していても、スリットによ
って当該短絡は切断されることになる。
【００１１】
【実施例】以下、図面により本発明の実施例を詳細に説
明する。
明する。
【００１２】図１を参照すると、本発明一実施例による
液晶表示装置のアクティブマトリクスアレイ基板の平面
図が示されている。本基板は所謂配向膜を形成する直前
の状態を示している。
液晶表示装置のアクティブマトリクスアレイ基板の平面
図が示されている。本基板は所謂配向膜を形成する直前
の状態を示している。
【００１３】すなわち、ガラス基板１上にＴＦＴＱがｎ
行ｍ列のマトリクス状に配置形成されている。各ＴＦＴ
Ｑはゲート電極Ｇ、この電極上にゲート絶縁膜（図示せ
ず）を介して形成された半導体層ＳＳ、この半導体層の
両端部に形成されたドレイン電極Ｄおよびソース電極Ｓ
を有する。各ソース電極には画素を構成するための一方
の透明電極ＰＳが接続されている。
行ｍ列のマトリクス状に配置形成されている。各ＴＦＴ
Ｑはゲート電極Ｇ、この電極上にゲート絶縁膜（図示せ
ず）を介して形成された半導体層ＳＳ、この半導体層の
両端部に形成されたドレイン電極Ｄおよびソース電極Ｓ
を有する。各ソース電極には画素を構成するための一方
の透明電極ＰＳが接続されている。
【００１４】同一の行をなすＴＦＴＱの各ゲート電極Ｇ
はゲート配線ＧＣにより共通接続されている。したがっ
て、ｎのゲート配線ＧＣ１乃至ＧＣｎが所定のピッチを
もってｎ行を構成するように形成されている。同一の列
をなすＴＦＴＱの各ドレイン電極Ｄはドレイン配線ＤＣ
により共通接続され、したがって、ｍのドレイン配線Ｄ
Ｃ１乃至ＤＣｍが所定のピッチをもってｍ列をなしてい
る。
はゲート配線ＧＣにより共通接続されている。したがっ
て、ｎのゲート配線ＧＣ１乃至ＧＣｎが所定のピッチを
もってｎ行を構成するように形成されている。同一の列
をなすＴＦＴＱの各ドレイン電極Ｄはドレイン配線ＤＣ
により共通接続され、したがって、ｍのドレイン配線Ｄ
Ｃ１乃至ＤＣｍが所定のピッチをもってｍ列をなしてい
る。
【００１５】各ゲート配線ＧＣは対応するゲート電極端
子ＴＧに部分配線ＰＧを介して接続されている。図示す
るように、ゲート電極端子ＴＧ１〜ＴＧｎのピッチは非
常に小さい。これは、各ゲート電極端子ＴＧにゲート信
号を供給するＩＣがテープキャリアで形成されるためで
ある。同様に、各ドレイン配線ＤＣは、非常に小さいピ
ッチをもって形成されたドレイン電極端子ＴＤ１〜ＴＤ
ｍの対応する端子に部分配線ＰＤを介して形成されてい
る。本実施例では、後で詳述するが、ドレイン電極端子
ＴＤおよび部分配線ＰＤはドレイン配線ＤＣより前に形
成されるゲート電極端子ＴＧおよび部分配線ＰＧと同時
に形成されるので、各ドレイン配線ＤＣはコンタクトＣ
Ｃを介して対応する部分配線ＰＤに接続されている。
子ＴＧに部分配線ＰＧを介して接続されている。図示す
るように、ゲート電極端子ＴＧ１〜ＴＧｎのピッチは非
常に小さい。これは、各ゲート電極端子ＴＧにゲート信
号を供給するＩＣがテープキャリアで形成されるためで
ある。同様に、各ドレイン配線ＤＣは、非常に小さいピ
ッチをもって形成されたドレイン電極端子ＴＤ１〜ＴＤ
ｍの対応する端子に部分配線ＰＤを介して形成されてい
る。本実施例では、後で詳述するが、ドレイン電極端子
ＴＤおよび部分配線ＰＤはドレイン配線ＤＣより前に形
成されるゲート電極端子ＴＧおよび部分配線ＰＧと同時
に形成されるので、各ドレイン配線ＤＣはコンタクトＣ
Ｃを介して対応する部分配線ＰＤに接続されている。
【００１６】さらに、本基板には、本発明に従ってスリ
ットＳＧ，ＳＤが隣り合うゲート電極端子ＴＧ間および
これから延びる部分配線ＰＧ間に、また隣り合うドレイ
ン電極端子ＴＤ間およびこれらから延びる部分配線ＰＤ
間にそれぞれ設けられている。かかるスリットＳＧ，Ｓ
Ｄにより、ＧＳＤおよびＤＳＤとしてするゲート間短絡
導電膜およびドレイン間短絡導電膜が切断され、互なる
行のゲート間および互なる列のドレイン間の電気的絶縁
が保たれる。
ットＳＧ，ＳＤが隣り合うゲート電極端子ＴＧ間および
これから延びる部分配線ＰＧ間に、また隣り合うドレイ
ン電極端子ＴＤ間およびこれらから延びる部分配線ＰＤ
間にそれぞれ設けられている。かかるスリットＳＧ，Ｓ
Ｄにより、ＧＳＤおよびＤＳＤとしてするゲート間短絡
導電膜およびドレイン間短絡導電膜が切断され、互なる
行のゲート間および互なる列のドレイン間の電気的絶縁
が保たれる。
【００１７】すなわち、図２に図１の線Ａ−Ａ′に沿っ
た断面図を示すように、ガラス基板１上には部分配線Ｐ
Ｇが選択的に形成されている。この選択形成は、まずガ
ラス基板１の全面に導電性薄膜を形成しフォトレジスト
を用いたパターニングにより行なわれるものであるが、
フォトレジスト工程に混入したホコリにより部分配線Ｐ
Ｇ２およびＰＧ３を短絡する短絡導電膜ＧＳＤが残存し
ている。そこで、各電極端子ＴＧ，ＴＤ，部分配線Ｐ
Ｇ，ＰＤおよびゲート配線ＧＣを形成した後にゲート絶
縁膜１０を全面に形成し、電極端子ＴＧ，ＴＤの一部を
露出する穴を絶縁膜１０に形成するための選択エッチン
グ工程を利用してスリットＳＧを同時に形成している。
このスリットＳＧにより短絡導電膜ＧＳＤ，ＤＳＤの一
部が露出し、同膜がないところは基板１の一部が露出す
る。次いで、ドレイン配線ＤＣが形成されるわけである
が、このときの選択エッチングを利用して短絡導電膜Ｇ
ＳＤ，ＤＳＤもエッチングされ切断される。そして、全
面にパッシベーション膜としての絶縁膜２０が形成さ
れ、各スリットＳＧ，ＳＤが同膜２０でふさがれる。そ
の後、図示しない配向膜が形成されるのである。
た断面図を示すように、ガラス基板１上には部分配線Ｐ
Ｇが選択的に形成されている。この選択形成は、まずガ
ラス基板１の全面に導電性薄膜を形成しフォトレジスト
を用いたパターニングにより行なわれるものであるが、
フォトレジスト工程に混入したホコリにより部分配線Ｐ
Ｇ２およびＰＧ３を短絡する短絡導電膜ＧＳＤが残存し
ている。そこで、各電極端子ＴＧ，ＴＤ，部分配線Ｐ
Ｇ，ＰＤおよびゲート配線ＧＣを形成した後にゲート絶
縁膜１０を全面に形成し、電極端子ＴＧ，ＴＤの一部を
露出する穴を絶縁膜１０に形成するための選択エッチン
グ工程を利用してスリットＳＧを同時に形成している。
このスリットＳＧにより短絡導電膜ＧＳＤ，ＤＳＤの一
部が露出し、同膜がないところは基板１の一部が露出す
る。次いで、ドレイン配線ＤＣが形成されるわけである
が、このときの選択エッチングを利用して短絡導電膜Ｇ
ＳＤ，ＤＳＤもエッチングされ切断される。そして、全
面にパッシベーション膜としての絶縁膜２０が形成さ
れ、各スリットＳＧ，ＳＤが同膜２０でふさがれる。そ
の後、図示しない配向膜が形成されるのである。
【００１８】かくして、ピッチが小さいがために選択エ
ッチングの際の欠陥にもとづく配線間の短絡が生じて
も、完成後は同短絡は切断されて配線間の絶縁が達成さ
れるのである。
ッチングの際の欠陥にもとづく配線間の短絡が生じて
も、完成後は同短絡は切断されて配線間の絶縁が達成さ
れるのである。
【００１９】次に、本アクティブマトリクスアレイ基板
を得るための製造方法につき説明する。なお、以下では
図１の基板の一部のみを示している。
を得るための製造方法につき説明する。なお、以下では
図１の基板の一部のみを示している。
【００２０】すなわち、図３に示すように、ガラス基板
１上にクロム（Ｃｒ）の導電性薄膜を全面に形成し、選
択エッチングによりパターニングしてゲート配線ＧＣ，
ゲート電極端子ＴＧ，部分配線ＰＧ，ドレイン電極端子
ＴＤ，部分配線ＰＤおよびコンタクト端子ＣＣを形成す
る。各ゲート配線ＧＣにはＴＦＴのゲートＧＳＣの突出
部分が設けられている。この選択エッチングにおけるパ
ターン欠陥により、部分配線ＰＧ２とＰＧ３とを短絡す
る短絡導体ＧＳＤが形成される。
１上にクロム（Ｃｒ）の導電性薄膜を全面に形成し、選
択エッチングによりパターニングしてゲート配線ＧＣ，
ゲート電極端子ＴＧ，部分配線ＰＧ，ドレイン電極端子
ＴＤ，部分配線ＰＤおよびコンタクト端子ＣＣを形成す
る。各ゲート配線ＧＣにはＴＦＴのゲートＧＳＣの突出
部分が設けられている。この選択エッチングにおけるパ
ターン欠陥により、部分配線ＰＧ２とＰＧ３とを短絡す
る短絡導体ＧＳＤが形成される。
【００２１】次に、図４のように、全面にゲート絶縁膜
（図示せず）を全面に形成した後、非晶質シリコン（ａ
−Ｓｉ）膜をゲート絶縁膜上に全面に形成し、パターニ
ングすることにより、ＴＦＴのａ−Ｓｉ膜Ｓを選択的に
形成する。
（図示せず）を全面に形成した後、非晶質シリコン（ａ
−Ｓｉ）膜をゲート絶縁膜上に全面に形成し、パターニ
ングすることにより、ＴＦＴのａ−Ｓｉ膜Ｓを選択的に
形成する。
【００２２】この後、各ゲートおよびドレイン電極端子
ＴＧ，ＴＤのためのコンタクト穴ＴＧＣ，ＴＤＣおよび
コンタクト端子ＣＣのためのコンタクト穴ＣＣＣを形成
するためにゲート絶縁膜を選択的にエッチングするわけ
であるが、このエッチング工程によりスリットＳＧおよ
びＳＤも形成する（図５）。かくして、図６に図５の線
Ｂ−Ｂ′に沿った断面図からより明らかになるように、
スリットＳＧによりゲート絶縁膜１０の一部が除去され
て短絡導体ＧＳＤの一部が露出される。短絡導体がない
ところはガラス基板１の一部が露出する。
ＴＧ，ＴＤのためのコンタクト穴ＴＧＣ，ＴＤＣおよび
コンタクト端子ＣＣのためのコンタクト穴ＣＣＣを形成
するためにゲート絶縁膜を選択的にエッチングするわけ
であるが、このエッチング工程によりスリットＳＧおよ
びＳＤも形成する（図５）。かくして、図６に図５の線
Ｂ−Ｂ′に沿った断面図からより明らかになるように、
スリットＳＧによりゲート絶縁膜１０の一部が除去され
て短絡導体ＧＳＤの一部が露出される。短絡導体がない
ところはガラス基板１の一部が露出する。
【００２３】ゲート絶縁膜１０に対する選択エッチング
後、図７のように、Ｃｒの導電性薄膜を全面に形成し、
パターニングすることにより、ドレイン配線ＤＣおよび
コンタクト穴ＴＧＣ，ＴＤＣを埋める電極導体層１５，
１６を形成する。各ドレイン配線ＤＣはさらにコンタク
ト穴ＣＣＣを介して対応するコンタクト端子ＣＣに接続
され、また、ＴＦＴのドレインＤとしてａ−Ｓｉ膜Ｓの
一端部に接続する突出部分を有している。さらにまた、
ａ−Ｓｉ膜Ｓの他端部に接続されるＴＦＴのソース電極
Ｓが形成される。かかる選択エッチングにより、図８に
図７の線Ｃ−Ｃ′に沿った断面図に明示されるように、
スリットＳＧにより露出された短絡等本ＧＳＤはエッチ
ングされ切断される。かくして、短絡状態にあった部分
配線ＰＧ２およびＰＧ３、そしてＰＤ２およびＰＤ３
（図１）は絶縁分離されることにある。
後、図７のように、Ｃｒの導電性薄膜を全面に形成し、
パターニングすることにより、ドレイン配線ＤＣおよび
コンタクト穴ＴＧＣ，ＴＤＣを埋める電極導体層１５，
１６を形成する。各ドレイン配線ＤＣはさらにコンタク
ト穴ＣＣＣを介して対応するコンタクト端子ＣＣに接続
され、また、ＴＦＴのドレインＤとしてａ−Ｓｉ膜Ｓの
一端部に接続する突出部分を有している。さらにまた、
ａ−Ｓｉ膜Ｓの他端部に接続されるＴＦＴのソース電極
Ｓが形成される。かかる選択エッチングにより、図８に
図７の線Ｃ−Ｃ′に沿った断面図に明示されるように、
スリットＳＧにより露出された短絡等本ＧＳＤはエッチ
ングされ切断される。かくして、短絡状態にあった部分
配線ＰＧ２およびＰＧ３、そしてＰＤ２およびＰＤ３
（図１）は絶縁分離されることにある。
【００２４】しかる後、図９のように透明電極薄膜を全
面に形成し、選択エッチングを行うことにより、ソース
Ｓに接続された各画素の一方の電極ＰＳを形成する。ま
た、このとき、電極導体層１５，１６を覆うように透明
電極導体膜１７，１８も残している。この後、パッシベ
ーション膜２０が全面に形成され、各電極端子のための
コンタクト穴が形成される（図９の線Ｄ−Ｄ′に沿った
断面図である図１０参照）。
面に形成し、選択エッチングを行うことにより、ソース
Ｓに接続された各画素の一方の電極ＰＳを形成する。ま
た、このとき、電極導体層１５，１６を覆うように透明
電極導体膜１７，１８も残している。この後、パッシベ
ーション膜２０が全面に形成され、各電極端子のための
コンタクト穴が形成される（図９の線Ｄ−Ｄ′に沿った
断面図である図１０参照）。
【００２５】その後、配向膜がマトリクスアレイ部分に
のみスクリーン印刷され、所謂ラビング処理を施し、共
通電極が形成されたもう一方の基板と対向するように重
ねられ、液晶が封止されて液晶表示装置が完成する。
のみスクリーン印刷され、所謂ラビング処理を施し、共
通電極が形成されたもう一方の基板と対向するように重
ねられ、液晶が封止されて液晶表示装置が完成する。
【００２６】このように、本製造によればアクティブマ
トリクスアレイ基板を製造するに必要な工程を用いて短
絡導体を切断している。何ら工程の増加はない。
トリクスアレイ基板を製造するに必要な工程を用いて短
絡導体を切断している。何ら工程の増加はない。
【００２７】上述したように、ＴＦＴのマトリクスアレ
イ部分は各配線のピッチが比較的大きいので、本発明に
よるスリットは設ける必要はないが、画素子数が増大す
るとそのピッチは小さくなってゆき、このため、マトリ
クスアレイ部においても短絡が生じることが考えられ
る。
イ部分は各配線のピッチが比較的大きいので、本発明に
よるスリットは設ける必要はないが、画素子数が増大す
るとそのピッチは小さくなってゆき、このため、マトリ
クスアレイ部においても短絡が生じることが考えられ
る。
【００２８】そこで、図１０〜図１４のように、各ＴＦ
Ｔ（すなわち各画素）において、透明電極Ｓの一辺又は
複数辺に沿ってスリットＰＳＳを設けてもよい。本スリ
ットＰＳＳはスリットＳＧ，ＳＤと同一工程で形成され
る。
Ｔ（すなわち各画素）において、透明電極Ｓの一辺又は
複数辺に沿ってスリットＰＳＳを設けてもよい。本スリ
ットＰＳＳはスリットＳＧ，ＳＤと同一工程で形成され
る。
【００２９】かかるスリットＰＳＳによってゲート配線
ＧＣ同士の短絡は切断できるが、ドレイン配線ＤＣ同士
の短絡は切断できない、そこで、図１５に示すように、
各ＴＦＴに対し、ドレイン配線短絡切断用スリットＰＤ
Ｓを設けている。
ＧＣ同士の短絡は切断できるが、ドレイン配線ＤＣ同士
の短絡は切断できない、そこで、図１５に示すように、
各ＴＦＴに対し、ドレイン配線短絡切断用スリットＰＤ
Ｓを設けている。
【００３０】図１６に図１５のＥ−Ｅ′線に沿った断面
図を示すように、スリットＰＤＳは、パッシベーション
膜２０の選択エッチング工程（図１０）と同時に形成さ
れる。この後、工程は追加されるが、ホトレジスト３０
を全面に形成し、スリットＰＤＳに沿って開孔を設けて
Ｃｒに対するエッチャントを用いたエッチングを施すこ
とにより、ドレイン配線ＤＳ同士を短絡する導体が切断
される。図１１〜図１４と図１５とは各ＴＦＴに両方と
も適用することができる。
図を示すように、スリットＰＤＳは、パッシベーション
膜２０の選択エッチング工程（図１０）と同時に形成さ
れる。この後、工程は追加されるが、ホトレジスト３０
を全面に形成し、スリットＰＤＳに沿って開孔を設けて
Ｃｒに対するエッチャントを用いたエッチングを施すこ
とにより、ドレイン配線ＤＳ同士を短絡する導体が切断
される。図１１〜図１４と図１５とは各ＴＦＴに両方と
も適用することができる。
【００３１】
【発明の効果】以上のとおり、本発明によれば導電体の
パターニングの際にパターン欠陥で配線間に短絡導体層
が残っても、同層は切断されて、配線間の絶縁が行なわ
れたアクティブマトリクスアレイ基板が提供され、ま
た、同絶縁が製造工程の増加なしに実行し得る同基板の
製造方法が提供される。
パターニングの際にパターン欠陥で配線間に短絡導体層
が残っても、同層は切断されて、配線間の絶縁が行なわ
れたアクティブマトリクスアレイ基板が提供され、ま
た、同絶縁が製造工程の増加なしに実行し得る同基板の
製造方法が提供される。
【図１】本発明の一実施例を示すアクティブマトリクス
アレイ基板の平面図。
アレイ基板の平面図。
【図２】図１のＡ−Ａ′線に沿った断面図。
【図３】本発明の一実施例による製造工程の１段階を示
す平面図。
す平面図。
【図４】本実施例による製造工程の他の段階を示す平面
図。
図。
【図５】本実施例による製造工程のさらに他の段階を示
す平面図。
す平面図。
【図６】図５のＢ−Ｂ′線に沿った断面図。
【図７】本実施例による製造工程のさらに他の段階を示
す平面図。
す平面図。
【図８】図７のＣ−Ｃ′線に沿った断面図。
【図９】本実施例による製造工程のさらに他の段階を示
す平面図。
す平面図。
【図１０】図９のＤ−Ｄ′線に沿った断面図。
【図１１】本発明によるアクティブマトリクスアレイ基
板のＴＦＴ部の変形例を示す平面図。
板のＴＦＴ部の変形例を示す平面図。
【図１２】ＴＦＴ部の他の変形例を示す平面図。
【図１３】ＴＦＴ部のさらに他の変形例を示す平面図。
【図１４】ＴＦＴ部のさらに他の変形例を示す平面図。
【図１５】ＴＦＴ部のさらに他の変形例を示す平面図。
【図１６】図１５のＥ−Ｅ′線に沿った断面図。
１ ガラス基板 Ｑ ＴＦＴ Ｇ ゲート電極 ＳＳ 半導体層 Ｄ ドレイン電極 Ｓ ソース電極 ＰＳ 透明電極 ＧＣ1 〜ＧＣｎ ゲート配線 ＤＣ1 〜ＤＣｍ ドレイン配線 ＴＧ ゲート電極端子 ＴＤ ドレイン電極端子 ＳＧ，ＳＤ スリット ＧＳＤ，ＤＳＤ 短絡導電膜 ＴＧＣ，ＴＤＣ，ＣＣＣ コンタクト穴 ＣＣ コンタクト端子
Claims (12)
- 【請求項１】 複数行に配置形成された第１の配線群
と、複数列に配置形成された第２の配線群と、各第１お
よび第２の配線の交差部分に形成された薄膜トランジス
タと、列方向に配置形成された複数の電極端子と、これ
ら電極端子を前記第１の配線群の対応する配線にそれぞ
れ接続する部分配線群と、前記第１の配線群、前記複数
の電極端子の夫々の一部および前記部分配線を覆う第１
の絶縁膜とが絶縁基板上に形成され、かつ隣り合う前記
電極端子間および部分配線間の前記絶縁膜に前記絶縁基
板に達するスリットが設けられていることを特徴とする
液晶表示装置。 - 【請求項２】 前記薄膜トランジスタはその電極に接続
された透明導体層を有し、前記透明導体層の少なくとも
一つの辺に沿って前記絶縁基板に達するスリットが前記
第１の絶縁膜にさらに設けられていることを特徴とする
請求項１記載の液晶表示装置。 - 【請求項３】 前記薄膜トランジスタはその電極に接続
された透明導体層を有し、前記第１の絶縁膜および前記
第２の配線群は第２の絶縁膜で覆われており、前記透明
導体層の少なくとも一つの辺に沿って前記第１の絶縁膜
に達するスリットが前記第２の絶縁膜にさらに設けられ
ていることを特徴とする請求項１記載の液晶表示装置。 - 【請求項４】 複数行に配置形成された第１の配線群
と、複数列に配置形成された第２の配線群と、これら第
１および第２の配線の各交差部分に形成された薄膜トラ
ンジスタと、列方向に配置形成された複数の第１の電極
端子と、これら第１の電極端子を前記第１の配線群の対
応する配線にそれぞれ接続する第１の部分配線群と、行
方向に配置形成された複数の第２の電極端子と、これら
第２の電極端子から延在形成された第２の部分配線群
と、前記第１の配線群、前記第１および第２の部分配線
群ならびに前記複数の第１および第２の電極端子の夫々
の一部を覆う第１の絶縁膜と、前記第２の配線群を覆っ
て前記第１の絶縁膜上に形成された第２の絶縁膜と、前
記第１の絶縁膜に選択的に形成された前記第２の部分配
線群を前記第２の配線にそれぞれ接続するための複数の
コンタクト穴とが絶縁基板上に形成され、さらに、隣り
合う前記第１の電極端子間および前記第１の部分配線間
の前記第１の絶縁膜ならびに隣り合う前記第２の電極端
子間および前記第２の部分配線間の前記第１の絶縁膜に
前記絶縁基板に達するスリットがそれぞれ設けられてい
ることを特徴とする液晶表示装置。 - 【請求項５】 前記スリットは前記第２の絶縁膜で埋め
られていることを特徴とする請求項４記載の液晶表示装
置。 - 【請求項６】 絶縁基板上に第１の導電層を形成しこの
導電層を選択的に除去することにより、複数行に配設さ
れた第１の配線群、これら配線群にそれぞれ対応する複
数の電極端子、および前記第１の配線群の夫々を対応す
る電極端子にそれぞれ接続する部分配線を形成する工程
と、前記第１の配線群、前記複数の電極端子および前記
部分配線を覆って前記絶縁基板上に絶縁膜を形成する工
程と、隣り合う前記電極端子間および前記部分配線間の
前記絶縁膜に前記絶縁膜を選択的に除去してスリットを
形成する工程と、第２の導電層を形成しこの導電層を選
択的に除去することにより、複数列に配置された第２の
配線群を形成するとともに、前記第２の導電層のエッチ
ング材に前記スリットの低面をさらす工程とを有するこ
とを特徴とする液晶表示装置の製造方法。 - 【請求項７】 前記第２の導電層を形成する列に前記第
１の配線群の夫々の一部に前記絶縁層を介する重なる半
導体層を選択的に形成する工程をさらに有し、前記第２
の配線群の夫々は前記半導体層の一部に接続された部分
をそれぞれ有し、さらに、前記半導体層の他部に接続さ
れた電極層を前記第２の導電層の選択除去により形成す
ることを特徴とする請求項６の液晶表示装置の製造方
法。 - 【請求項８】 前記スリットを形成するときの前記絶縁
膜の選択エッチングにより複数のコンタクト穴を形成し
て前記電極端子の夫々一部を露出させ、さらに、前記第
２の導電層の選択エッチングにより前記コンタクト穴を
介して前記電極端子にそれぞれ接触する複数の電極導体
を形成することを特徴とする請求項７記載の液晶表示装
置の製造方法。 - 【請求項９】 絶縁基板上に第１の導電層を形成しこの
導電層を選択的に除去することにより、複数行に配置さ
れた第１の配線群、これら配線にそれぞれ対応する複数
の第１の電極端子、前記第１の配線群の夫々を対応する
第１の電極端子にそれぞれ接続する第１の部分配線群、
複数の第２の電極端子、これら第２の電極端子からそれ
ぞれ延在する第２の部分配線群をそれぞれ形成する工程
と、前記第１の配線群、前記複数の第１および第２の電
極端子ならびに前記第１および第２の部分配線群を覆っ
て前記絶縁基板上に第１の絶縁膜を形成する工程と、前
記第１の絶縁膜を選択的に除去することにより、前記第
２の配線群の夫々の一部を露出される複数のコンタクト
穴ならびに隣り合う前記第１の電極端子間、第１の部分
配線間、前記第２の電極端子間および前記第２の部分配
線間にそれぞれ位置する複数のスリットを設ける工程
と、第２の導電層を形成しこの第２の導電層を選択的に
除去することにより、複数列に配置されかつ前記コンタ
クト穴を介して前記第２の配線群の対応する配線にそれ
ぞれ接続された第２の配線群を形成するととも、前記ス
リットの各々を埋める前記第２の導電層を除去する工程
と、前記第２の配線群を覆うとともに前記スリットの各
々を埋める第２の絶縁膜を形成する工程とを有すること
を特徴とする液晶表示装置の製造方法。 - 【請求項１０】 前記第１の絶縁膜の選択的エッチング
の前に前記第１の配線群の夫々の一部と前記第１の絶縁
膜を介してそれぞれ重なる複数の半導体層を選択的に形
成する工程をさらに有し、前記第２の配線群の夫々は対
応する前記半導体層に接続された部分を有しており、さ
らに、前記第２の導電層の選択エッチングにより各半導
体層に接続され前記第２の配線群の前記部分では離間さ
れた電極層を形成し、さらにまた、前記第２の絶縁膜を
形成する前に前記電極層に接続された透明電極層を形成
する工程を有する請求項９記載の液晶表示装置の製造方
法。 - 【請求項１１】 前記第１の絶縁膜の選択的エッチング
により、前記透明電極層の少なくとも一辺に沿ってスリ
ットがさらに形成される請求項１０記載の液晶表示装置
の製造方法。 - 【請求項１２】 前記第２の絶縁膜を選択的に除去して
前記透明電極層の少なくとも一辺に沿って前記第１の絶
縁膜に達するスリットを形成する工程をさらに有する請
求項１０又は１１記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13371293A JP2806740B2 (ja) | 1992-06-04 | 1993-06-04 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-143872 | 1992-06-04 | ||
| JP14387292 | 1992-06-04 | ||
| JP13371293A JP2806740B2 (ja) | 1992-06-04 | 1993-06-04 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0651349A true JPH0651349A (ja) | 1994-02-25 |
| JP2806740B2 JP2806740B2 (ja) | 1998-09-30 |
Family
ID=26467989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13371293A Expired - Lifetime JP2806740B2 (ja) | 1992-06-04 | 1993-06-04 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806740B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| WO2003029891A1 (fr) * | 2001-09-28 | 2003-04-10 | Sanyo Electric Co., Ltd. | Unite d'affichage a cristaux liquides |
| US7136133B2 (en) | 2002-08-20 | 2006-11-14 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing the same |
| US7164460B2 (en) | 2000-02-24 | 2007-01-16 | Seiko Epson Corporation | Mounting structure for semiconductor device, electro-optical device, and electronic apparatus |
| JP2008015372A (ja) * | 2006-07-07 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| WO2009078200A1 (ja) * | 2007-12-19 | 2009-06-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| TWI396025B (zh) * | 2009-06-30 | 2013-05-11 | Au Optronics Corp | 主動元件陣列基板 |
| KR20130091218A (ko) * | 2012-02-07 | 2013-08-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI414866B (zh) * | 2009-11-27 | 2013-11-11 | Au Optronics Corp | 形成畫素結構之方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424326U (ja) * | 1987-07-31 | 1989-02-09 |
-
1993
- 1993-06-04 JP JP13371293A patent/JP2806740B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424326U (ja) * | 1987-07-31 | 1989-02-09 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
| US7839460B2 (en) | 1998-11-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US8294839B2 (en) | 1998-11-26 | 2012-10-23 | Samsung Display Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| JP2011237807A (ja) * | 1998-11-26 | 2011-11-24 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| US7978276B2 (en) | 1998-11-26 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method of manufacturing the same |
| US7164460B2 (en) | 2000-02-24 | 2007-01-16 | Seiko Epson Corporation | Mounting structure for semiconductor device, electro-optical device, and electronic apparatus |
| WO2003029891A1 (fr) * | 2001-09-28 | 2003-04-10 | Sanyo Electric Co., Ltd. | Unite d'affichage a cristaux liquides |
| US7136133B2 (en) | 2002-08-20 | 2006-11-14 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing the same |
| JP2008015372A (ja) * | 2006-07-07 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
| WO2009078200A1 (ja) * | 2007-12-19 | 2009-06-25 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8450738B2 (en) | 2007-12-19 | 2013-05-28 | Sharp Kabushiki Kaisha | Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| JP5203391B2 (ja) * | 2007-12-19 | 2013-06-05 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| TWI396025B (zh) * | 2009-06-30 | 2013-05-11 | Au Optronics Corp | 主動元件陣列基板 |
| TWI414866B (zh) * | 2009-11-27 | 2013-11-11 | Au Optronics Corp | 形成畫素結構之方法 |
| KR20130091218A (ko) * | 2012-02-07 | 2013-08-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2806740B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338480B1 (ko) | 액정표시장치및그제조방법 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US5990998A (en) | Active matrix liquid crystal display and related method | |
| WO2017045334A1 (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
| JP2012003266A (ja) | マザーボード及びアレイ基板の製造方法 | |
| KR960018698A (ko) | 전극기판, 그 제조방법 및 이를 사용한 표시장치 | |
| JP2806740B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4646420B2 (ja) | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JPH07114281B2 (ja) | ドライバ−内蔵アクティブマトリックス基板 | |
| KR100241579B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| CN103700627A (zh) | 一种阵列基板的制作方法 | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| US4965646A (en) | Thin film transistor and crossover structure for liquid crystal displays | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH09325361A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2586127B2 (ja) | 電子回路基板およびその製造方法 | |
| KR100218579B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| JP2000105390A (ja) | 表示パネル及びその製造方法 | |
| JPH10246897A (ja) | 液晶表示装置の製造方法 | |
| JPH10333187A (ja) | 液晶表示装置とその製造方法 | |
| KR100580401B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960806 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110724 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 15 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |