TWI414866B - 形成畫素結構之方法 - Google Patents
形成畫素結構之方法 Download PDFInfo
- Publication number
- TWI414866B TWI414866B TW98140584A TW98140584A TWI414866B TW I414866 B TWI414866 B TW I414866B TW 98140584 A TW98140584 A TW 98140584A TW 98140584 A TW98140584 A TW 98140584A TW I414866 B TWI414866 B TW I414866B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- data line
- forming
- line segment
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
Description
本發明是有關於一種形成畫素結構之方法,且特別是有關於一種形成屏蔽位於資料線上方(shield above data line,SAD)之畫素結構的方法。
在液晶顯示器的製造上,元件畫素開口率的大小直接影響到背光源的利用率,也影響到面板的顯示亮度。影響開口率大小的主要因素,在於畫素電極(pixel electrode)與資料線(data line)之間的距離。但是,當畫素與資料線過於接近時,其所受到的雜散電容(capacitance between pixel and data line,Cpd)會變大,導致畫素電極上充飽的電荷在下個畫面(frame)轉換前,會因資料線傳送不同電壓,而產生串音效應(cross talk)。
為減少雜散電容的效應,已有許多方式被研究,例如當畫素電極與資料線間有穩定電場作為屏蔽時,可降低資料線對畫素電極的寄生電容(parasitic capacitance)。以下即以圖1及圖2說明習知具有遮蔽電極的畫素結構。圖1為習知畫素結構的上視圖,圖2為圖1沿剖面線Z-Z’切割所得的剖面示意圖。如圖1及圖2所示,畫素結構包括下基板10、掃描線12、共同電極14、閘極絕緣層32、通道層16、資料線18、汲極電極20、保護層(passivation layer)34、畫素電極28、連接層30、上基板40、黑色矩陣(black matrix)42、彩色濾光片44與共同電極46。
掃描線12與共同電極14均由第一導電層所形成,設置於下基板10上。其中,各掃描線12可橫向延伸而跨越複數個次畫素區域。各掃描線12具有複數個閘極電極部分,分別對應各次畫素區域。共同電極14對應於各次畫素區域之三邊而設置,且不連接亦不跨越掃描線12。閘極絕緣層32全面覆蓋於掃描線12與共同電極14上,而通道層16則設置於閘極絕緣層32上方,對應於掃描線12之各閘極電極部分。資料線18與汲極電極20均由第二導電層所形成,設置於掃描線12、共同電極14、閘極絕緣層32與通道層16之上。資料線18可縱向延伸而跨越掃描線12。各資料線18具有複數個源極電極部分,源極電極部分與汲極電極20均接觸通道層16,以形成薄膜電晶體之結構。
保護層34覆蓋閘極絕緣層32、通道層16、資料線18與汲極電極20,具有接觸孔22、接觸孔24與接觸孔26。各次畫素區域中均設置有一個接觸孔22,用以暴露出汲極電極20,而畫素結構中僅一個次畫素區域中設置有接觸孔24與接觸孔26,用以暴露出共同電極14。畫素電極28與連接層30均由透明導電層所形成,設置於保護層34上。畫素電極28透過接觸孔22連接而汲極電極20,與上基板40之共同電極46搭配而控制液晶材料。連接層30係對應於接觸孔24與接觸孔26而僅位於單一次畫素區域中。連接層30跨越掃描線12,透過接觸孔24與接觸孔26而串連不同畫素結構之共同電極14。
黑色矩陣42位於上基板40之內側,對應於各次畫素區域而設置,用以遮蔽漏光區。各彩色濾光片44亦對應於各次畫素區域而設置,可具有各種所需之色彩,搭配次畫素區域所提供之灰階亮度而呈像。
共同電極14位於資料線18下方,作為遮蔽電極之用,形成屏蔽位於資料線下方(shield under data line,SUD)之畫素結構。雖然共同電極14可降低資料線18對畫素電極28的寄生電容效應,使畫素電極28與共同電極14得以部分重疊,然而在此結構中,各導電結構之間仍須具有一段適當的間距,更具體地說,各導電結構之佈局具有下列限制:
(1)由於掃描線12與共同電極14均由第一導電層所形成,為考量製程良率問題,掃描線12與共同電極14兩者間需距離一定的間距。
(2)為避免訊號耦合產生雜散電容,畫素電極28與資料線18之間需保持一定的間距。
(3)同理,為避免訊號耦合產生雜散電容,畫素電極28與掃描線12之間需保持一定的間距。
(4)由於連接層30之存在會減少畫素電極28之面積,為了避免開口率大幅下降,共同電極14僅能在單一次畫素區域中利用連接層30進行連接,亦即僅能在單一次畫素區域中製作網狀連接。
因此,習知畫素結構仍需要較大面積的黑色矩陣來遮蔽漏光區,使得開口率無法有效降低。
本發明的目的就是在提供一種形成畫素結構之方法,進而解決前述習知問題。
本發明提出一種形成畫素結構之方法,此方法首先提供基板,於基板上形成圖案化第一導電層,包括掃描線與資料線段。之後,於掃描線與資料線段上形成閘極絕緣層。接著,於閘極絕緣層上形成通道層,再於通道層與閘極絕緣層上形成第二導電層。然後,去除部分之第二導電層,以形成源極電極、汲極電極與共同電極,其中共同電極部分重疊於掃描線與資料線段。其後於通道層、閘極絕緣層、源極電極、汲極電極與共同電極上形成介電層。隨後去除部分之介電層與部分之閘極絕緣層,以形成第一開口,其中第一開口暴露出部分之源極電極與資料線段。接著,於介電層上形成透明導電層,之後再去除部分之透明導電層,以形成畫素電極與連接層,其中連接層透過第一開口而電連接源極電極與資料線段。
根據上述方法,本發明僅需利用五道光罩即可製作出SAD之畫素結構。本發明可利用連接層來連結第一導電層之資料線段與第二導電層之源極電極,作為傳輸資料訊號之資料線;可利用第二導電層之共同電極屏蔽畫素電極與第一導電層之資料線段之間的訊號耦合;且可利用第二導電層之共同電極屏蔽畫素電極與第一導電層之掃描線之間的訊號耦合。再者,因為SAD結構的共同電極與畫素電極間的電容可以僅相隔一層介電層,而SUD結構的共同電極與畫素電極間的電容至少相隔兩層介電層,所以SAD結構所需要之電容電極板的面積較小。據此,本發明可以大幅提升畫素結構之開口率,提供更好的顯示效果。此外,由於開口率之提升,本發明之各個畫素結構或各個次畫素結構均可利用共同電極而形成網狀連接(mesh common electrode)效果,因此可靠度與電性傳輸能力亦可同時提升。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
下文依本發明形成畫素結構之方法,特舉實施例配合所附圖式作詳細說明,但所提供之實施例並非用以限制本發明所涵蓋的範圍,而方法流程步驟描述非用以限制其執行之順序,任何由方法步驟重新組合之執行流程,所產生具有均等功效的方法,皆為本發明所涵蓋的範圍。其中圖式僅以說明為目的,並未依照原尺寸作圖。
請參照圖3至圖12,圖3至圖12為本發明一較佳實施例形成畫素結構之方法示意圖。其中,圖3、圖5、圖7、圖9與圖11為布局示意圖,圖4A、圖6A、圖8A、圖10A與圖12A分別為圖3、圖5、圖7、圖9與圖11沿剖面線A-A’切割所得的剖面示意圖,而圖4B、圖6B、圖8B、圖10B與圖12B分別為圖3、圖5、圖7、圖9與圖11沿剖面線B-B’、剖面線C-C’與剖面線D-D’切割所得的剖面示意圖。圖式中相同的元件或部位沿用相同的符號來表示。為了清楚顯示出本發明之布局結構,本實施例之閘極絕緣層、介電層與透明導電層均以透視方式繪示,然而實際上閘極絕緣層與介電層並不侷限為透明材料。
如圖3、圖4A與圖4B所示,首先提供基板110,基板110可定義有一個或複數個畫素區域,而各畫素區域內可進一步定義出一個或複數個次畫素區域。圖中僅繪示出一個次畫素區域作為表示,而於本實施例中,基板110上的各個次畫素區域均可具有相似之結構。各次畫素區域將可對應一個彩色濾光片(圖未示),搭配液晶材料與背光源之控制而可以呈現單一色彩之各種灰階亮度,各畫素區域則可能對應至一個或複數個彩色濾光片,可藉由不同顏色之彩色濾光片而呈現出更豐富之色彩。
其後於基板110上形成圖案化第一導電層,例如先全面沉積第一導電層,再去除部分之第一導電層而成為圖案化第一導電層。圖案化第一導電層包括掃描線112與資料線段114。以一個畫素陣列為例,形成掃描線112與資料線段114之步驟可包括形成複數條資料線段114與複數條掃描線112。各掃描線112可橫向延伸而跨越複數個畫素區域與次畫素區域,而資料線段114可位於掃描線112之相對兩側,大致上與掃描線112垂直設置,並對應至各次畫素區域之兩側邊。各掃描線112可具有一個或複數個閘極電極部分,分別對應各次畫素區域。
如圖5、圖6A與圖6B所示,之後,形成閘極絕緣層132,全面覆蓋於掃描線112與資料線段114上。接著,於閘極絕緣層132上形成通道層116。通道層116設置於閘極絕緣層132上方,且對應於掃描線112之各閘極電極部分。形成通道層116之步驟可包括先於閘極絕緣層132上形成半導體層,例如多晶矽層或非晶矽層,再去除部分之半導體層,以形成通道層116,使通道層116可以部分重疊於掃描線112之閘極電極部分。此外,形成通道層116之後亦可針對通道層116進行進一步之摻雜製程。
如圖7、圖8A與圖8B所示,然後,於通道層116與閘極絕緣層132上形成第二導電層,設置於掃描線112、資料線段114、閘極絕緣層132與通道層116之上,再去除部分之第二導電層,以形成源極電極119、汲極電極120與共同電極118,其中共同電極118可部分重疊於掃描線112與資料線段114,且源極電極119可不重疊資料線段114。
去除部分之第二導電層之後,源極電極119與汲極電極120均可接觸通道層116,例如分別接觸通道層116之源極接觸區S與汲極接觸區D,以形成薄膜電晶體之結構。源極電極119可縱向延伸而跨越掃描線112,並且鄰近或甚至部分重疊於兩側之資料線段114。
共同電極118位於資料線段114與掃描線112上方,可作為遮蔽電極之用,形成SAD之畫素結構。以本實施例為例,共同電極118可形成網狀電極結構,環繞各個次畫素區域之四邊,但不限於此。更具體地說,本實施例之共同電極118可包括第一電極條118a、第二電極條118b與第三電極條118c。第一電極條118a平行且部分重疊於掃描線112;第二電極條118b平行於掃描線112,且部分重疊於掃描線112與畫素電極128,第一電極條118a與第二電極條118b分別設置於掃描線112之相對兩側;第三電極條118c平行於資料線段114,且部分重疊於資料線段114與畫素電極128。位於第一、第二與第三電極條118a、118b、118c間的第二導電層並未被蝕刻去除,例如第一、第二與第三電極條118a、118b、118c間可利用C字型之第二導電層作連接,因此可以使第一、第二與第三電極條118a、118b、118c彼此連接而形成網狀電極。
如圖9、圖10A與圖10B所示,其後可於通道層116、閘極絕緣層132、源極電極119、汲極電極120與共同電極118上形成介電層134,再去除部分之介電層134與部分之閘極絕緣層132,以於各次畫素區域中形成第一開口124、126與第二開口122。介電層134主要可作為各元件之保護層,提升畫素結構之可靠度。此外,介電層134亦可作為儲存電容之介電層。第一開口124、126可分別位於掃描線112之相對兩側,且第一開口124、126分別用以暴露出源極電極119之相對兩端,其中第一開口124與第一開口126均可暴露出部分之源極電極119與資料線段114。第二開口122則可暴露出部分之汲極電極120。
換言之,於第一開口124、126會同時去除部分之介電層134與部分之閘極絕緣層132;而於第二開口122處主要則係去除部分之介電層134,可不需去除閘極絕緣層132。因此,此處之去除步驟可以利用半透光罩或半色調光罩進行,但不限於此。例如,可先於介電層134上形成光阻層,利用半透光罩或半色調光罩作為遮罩而圖案化光阻層;再利用圖案化之光阻層作為蝕刻遮罩而進行非等向性蝕刻製程,以同時形成第一開口124、126與第二開口122。於其他實施例中亦可不需利用半透光罩或半色調光罩進行此步驟,例如可利用兩次以上之圖案化製程形成第一開口124、126與第二開口122,或是利用蝕刻選擇比之控制而同時形成第一開口124、126與第二開口122。
如圖11、圖12A與圖12B所示,接著,於介電層134上形成透明導電層,例如是由銦錫氧化物(ITO)或銦鋅氧化物(IZO)所構成,再去除部分之透明導電層,以形成畫素電極128與連接層130、131。畫素電極128透過第二開口122連接而汲極電極120,用以與彩色濾光片基板之共同電極搭配而控制液晶層。連接層130與連接層131均不需跨越掃描線112,僅需分別對應第一開口124與第一開口126而設置,直接透過第一開口124與第一開口126而電連接源極電極119與兩側之資料線段114,進而達到串連不同畫素結構之資料線段114的目的。
本發明可利用連接層、資料線段與源極電極的連接作為傳輸資料訊號之資料線,但其具體連接方式不需侷限於前述實施例與圖示。請參照圖13至圖15,圖13至圖15為本發明另一較佳實施例形成畫素結構之方法示意圖。其中,圖13至圖14為布局示意圖,而圖15為圖14沿剖面線E-E’切割所得的剖面示意圖。為清楚顯示出本實施例之特點,本實施例與前述實施例之相似處不再贅述。為了清楚顯示出本發明之布局結構,本實施例之閘極絕緣層、介電層與源極電極均以透視方式繪示,然而實際上閘極絕緣層、介電層與源極電極並不侷限為透明材料。
如圖13所示,本實施例與前述實施例之主要差別處在於第一開口224、226、連接層230、231、資料線段214與資料線段219的形狀與位置。其中,資料線段214與掃描線均由第一導電層所形成,而資料線段219、共同電極與汲極電極均由第二導電層所形成。資料線段219可以跨越通道層而兼作源極電極之用,亦可另外電連接至源極電極。資料線段214與資料線段219在相鄰處均具有較大的布局面積,且資料線段219可部分重疊於資料線段214。第一開口224與第一開口均226跨越了資料線段219與資料線段214之重疊處,並且同時暴露出資料線段219與資料線段214之表面。如圖14與圖15所示,連接層230與連接層231分別對應於第一開口224與第一開口226而設置,可透過閘極絕緣層232與介電層234之第一開口224與第一開口226直接接觸資料線段214與資料線段219,使連接層230、231、資料線段214與資料線段219彼此連接而作為傳輸資料訊號之資料線。由於資料線段214與資料線段219間距極小,且均在第一開口224內,因此資料線不會因為連接層230使用ITO等材質而造成訊號的延遲,而連接層231亦同。
綜上所述,本發明所形成之畫素結構具有以下優勢:
(1)本發明可利用連接層、第一導電層之資料線段與第二導電層之源極電極的連接作為傳輸資料訊號之資料線。
(2)可利用第二導電層之共同電極屏蔽畫素電極與第一導電層之資料線段之間的訊號耦合,減少產生雜散電容之機會,所以畫素電極可以鄰近或甚至部分重疊於兩側之資料線段。
(3)可利用第二導電層之共同電極屏蔽畫素電極與第一導電層之掃描線之間的訊號耦合,減少產生雜散電容之機會,所以畫素電極可以鄰近或甚至部分重疊於兩側之掃描線。
(4)由於連接層與第一開口所佔之面積微小,且位置鄰近於薄膜電晶體,所以不易影響到畫素電極之面積,進而維持開口率。
(5)本發明之各個畫素結構或各個次畫素結構均可直接利用共同電極而形成網狀連接結構,因此不但能避免開口率大幅下降,可靠度與電性傳輸能力亦可同時提升。
(6)因為SAD結構的共同電極與畫素電極間的電容可以僅相隔一層介電層,而SUD結構的共同電極與畫素電極間的電容至少相隔兩層介電層,所以SAD結構所需要之電容電極板的面積較小。
據此,本發明可以大幅提升畫素結構之開口率,提供更好的顯示效果。此外,本發明僅需利用五道光罩即可製作出SAD之畫素結構,因此更具有製程簡易之優點,有利於提升產品良率與降低成本。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...下基板
12、112...掃描線
14、46、118...共同電極
16、116...通道層
18...資料線
20、120...汲極電極
22、24、26...接觸孔
28、128...畫素電極
30、130、131、230、231...連接層
32、132、232...閘極絕緣層
34...保護層
36...液晶層
40...上基板
42...黑色矩陣
44...彩色濾光片
110...基板
114、214、219...資料線段
118a...第一電極條
118b...第二電極條
118c...第三電極條
119...源極電極
124、126、224、226...第一開口
122...第二開口
134、234...介電層
S...源極接觸區
D...汲極接觸區
圖1為習知畫素結構的上視圖。
圖2為圖1沿剖面線Z-Z’切割所得的剖面示意圖。
圖3至圖12為本發明一較佳實施例形成畫素結構之方法示意圖。
圖13至圖15為本發明另一較佳實施例形成畫素結構之方法示意圖。
112...掃描線
114...資料線段
116...通道層
119...源極電極
120...汲極電極
118...共同電極
124、126...第一開口
122...第二開口
128...畫素電極
130、131...連接層
Claims (11)
- 一種形成畫素結構之方法,包括:提供一基板;於該基板上形成一圖案化第一導電層,包括一掃描線與一資料線段;於該掃描線與該資料線段上形成一閘極絕緣層;於該閘極絕緣層上形成一通道層;於該通道層與該閘極絕緣層上形成一第二導電層;去除部分之該第二導電層,以形成一源極電極、一汲極電極與一共同電極,其中該共同電極包括一第一電極條、一第二電極條以及一第三電極條,其中該第一電極條平行且部分重疊於該掃描線,該第二電極條平行於該掃描線且部分重疊於該掃描線與該畫素電極,該第三電極條平行於該資料線段且部分重疊於該資料線段與該畫素電極;於該通道層、該閘極絕緣層、該源極電極、該汲極電極與該共同電極上形成一介電層;去除部分之該介電層與部分之該閘極絕緣層,以形成一第一開口,其中該第一開口暴露出部分之該源極電極與該資料線段;於該介電層上形成一透明導電層;以及去除部分之該透明導電層,以形成一畫素電極與一連接層,其中該連接層透過該第一開口而電連接該源極電極與該資料線段。
- 如申請專利範圍第1項所述之方法,其中形成該掃描線與該資料線段之步驟包括形成至少二條資料線段,分別位於該掃描線之相對兩側。
- 如申請專利範圍第2項所述之方法,其中去除部分之該第二導電層之步驟包括使該源極電極跨越該掃描線。
- 如申請專利範圍第3項所述之方法,其中去除部分之該介電層與部分之該閘極絕緣層之步驟包括形成至少二個第一開口,分別位於該掃描線之相對兩側,且該等第一開口分別暴露出該源極電極之相對兩端。
- 如申請專利範圍第4項所述之方法,其中去除部分之該透明導電層之步驟包括形成至少二個連接層,分別對應該等第一開口,該等連接層透過該等第一開口而電連接該源極電極與該等資料線段。
- 如申請專利範圍第1項所述之方法,其中去除部分之該介電層與部分之該閘極絕緣層之步驟包括形成一第二開口,對應於該汲極電極,且該畫素電極透過該第二開口而電連接該汲極電極。
- 如申請專利範圍第1項所述之方法,其中去除部分之該第二導電層之步驟包括保留位於該第一、該第二與該第三電極條間的部分之該第二導電層,以使該第一、該第二與該第三電極條彼此連接而形成一網狀電極。
- 如申請專利範圍第1項所述之方法,其中該源極電極不與該資料線段重疊。
- 如申請專利範圍第1項所述之方法,其中於該第一開口內,該源極電極部分重疊於該資料線段。
- 如申請專利範圍第1項所述之方法,其中形成該通道層之步驟包括:於該閘極絕緣層上形成一半導體層;以及去除部分之該半導體層,以形成該通道層,其中該通道層部分重疊於該掃描線。
- 如申請專利範圍第1項所述之方法,其中去除部分之該介電層與部分之該閘極絕緣層之步驟包括:於該介電層上形成一光阻層;利用一半透光罩或一半色調光罩作為遮罩而圖案化該光阻層;以及進行一非等向性蝕刻製程,以形成該第一開口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98140584A TWI414866B (zh) | 2009-11-27 | 2009-11-27 | 形成畫素結構之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98140584A TWI414866B (zh) | 2009-11-27 | 2009-11-27 | 形成畫素結構之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201118489A TW201118489A (en) | 2011-06-01 |
TWI414866B true TWI414866B (zh) | 2013-11-11 |
Family
ID=44935685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98140584A TWI414866B (zh) | 2009-11-27 | 2009-11-27 | 形成畫素結構之方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI414866B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI649603B (zh) | 2016-04-27 | 2019-02-01 | 友達光電股份有限公司 | 畫素結構、顯示面板及曲面顯示裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
CN1420386A (zh) * | 2001-11-15 | 2003-05-28 | 日本电气株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
US6897932B2 (en) * | 1997-12-19 | 2005-05-24 | Seiko Epson Corporation | Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same |
TW200605008A (en) * | 2004-07-23 | 2006-02-01 | Chi Mei Optoelectronics Corp | Display panel and method for repairing defective pixel electrode therein |
CN101030588A (zh) * | 2007-04-24 | 2007-09-05 | 友达光电股份有限公司 | 阵列基板及其制造方法 |
TW200925750A (en) * | 2007-12-05 | 2009-06-16 | Hannstar Display Corp | Liquid crystal display device and method of making the same |
-
2009
- 2009-11-27 TW TW98140584A patent/TWI414866B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
US6897932B2 (en) * | 1997-12-19 | 2005-05-24 | Seiko Epson Corporation | Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same |
CN1420386A (zh) * | 2001-11-15 | 2003-05-28 | 日本电气株式会社 | 平面开关模式有源矩阵型液晶显示器件及其制造方法 |
TW200605008A (en) * | 2004-07-23 | 2006-02-01 | Chi Mei Optoelectronics Corp | Display panel and method for repairing defective pixel electrode therein |
CN101030588A (zh) * | 2007-04-24 | 2007-09-05 | 友达光电股份有限公司 | 阵列基板及其制造方法 |
TW200925750A (en) * | 2007-12-05 | 2009-06-16 | Hannstar Display Corp | Liquid crystal display device and method of making the same |
Also Published As
Publication number | Publication date |
---|---|
TW201118489A (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8253905B2 (en) | Liquid crystal display device and method of making the same | |
US10056414B2 (en) | Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone | |
TWI523205B (zh) | 畫素結構及顯示面板 | |
TWI495942B (zh) | 畫素結構、顯示面板與畫素結構的製作方法 | |
KR20170054844A (ko) | 인셀형 터치 패널을 갖는 백플레인 기판 및 이를 이용한 액정 표시 장치 및 이의 제조 방법 | |
CN106024809B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
US20080111138A1 (en) | Pixel structure and method for fabricating the same | |
US20180061870A1 (en) | Thin film transistor and method of fabricating the same, array substrate and display apparatus | |
TWI464787B (zh) | 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法 | |
TWI474092B (zh) | 畫素結構及其製造方法 | |
US20090289259A1 (en) | Pixel structure of display panel and method of making the same | |
CN113948533A (zh) | 阵列基板及其制作方法 | |
CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
CN113467145B (zh) | 阵列基板及制作方法、显示面板 | |
CN103926761B (zh) | 一种用于阵列基板的测试结构及其制造方法 | |
US8614443B2 (en) | Display apparatus and method of manufacturing the same | |
TWI490615B (zh) | 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法 | |
WO2021097995A1 (zh) | 一种阵列基板及其制备方法 | |
CN101752308B (zh) | 形成像素结构的方法 | |
TWI414866B (zh) | 形成畫素結構之方法 | |
CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
KR20150000139A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
CN101740509B (zh) | 形成像素结构的方法 | |
KR102080481B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |