JP5203391B2 - アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 - Google Patents
アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Download PDFInfo
- Publication number
- JP5203391B2 JP5203391B2 JP2009546166A JP2009546166A JP5203391B2 JP 5203391 B2 JP5203391 B2 JP 5203391B2 JP 2009546166 A JP2009546166 A JP 2009546166A JP 2009546166 A JP2009546166 A JP 2009546166A JP 5203391 B2 JP5203391 B2 JP 5203391B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- data signal
- active matrix
- matrix substrate
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136263—Line defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
5L・5R・5M 画素領域
12 トランジスタ
16α・16β 走査信号線
17 画素電極
18 保持容量配線
21 有機ゲート絶縁膜
22 無機ゲート絶縁膜
24 24x・24y 半導体層
25 無機層間絶縁膜
26 有機層間絶縁膜
27 層間絶縁膜
84 液晶表示ユニット
601 テレビジョン受像機
800 液晶表示装置
Sp・Sq・sp・sq 第1・第2データ信号線
K 刳り貫き部
RM 残留メタル
RS 残留半導体層
X 第1領域
Y 第2領域
図1は、本アクティブマトリクス基板の一構成例を示す平面図である。図1に示すように、本アクティブマトリクス基板3には、1つの画素領域列に対応して、その両側に、第1および第2データ信号線が設けられる。すなわち、行方向に隣接する2つの画素領域の間隙(換言すれば、隣接する2つの画素領域列間)と重なるように2本のデータ信号線が設けられており、この2本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の1つの画素領域に含まれる画素電極は、トランジスタを介して1本の走査信号線に接続されるとともに該トランジスタを介して上記第1あるいは第2データ信号線に接続される。具体的には、同一の画素領域列において、2行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線(第1あるいは第2データ信号線)に接続されている。
すなわち、残留メタルRMは画素電極のパターニング時に切断あるいは除去され、残留半導体層RSは画素電極パターニング後のリワークエッチング(ドライエッチング)によって切断あるいは除去される。
図19は、本アクティブマトリクス基板の一構成例を示す平面図である。図19に示すように、本アクティブマトリクス基板103には、1つの画素領域列に対応して、その両側に、第1および第2データ信号線が設けられる。すなわち、行方向に隣接する2つの画素領域の間隙と重なるように2本のデータ信号線が設けられており、この2本のデータ信号線は画素領域を挟むことなく隣接している。そして、画素領域列内の1つの画素領域に含まれる画素電極は、トランジスタを介して1本の走査信号線に接続されるとともに該トランジスタを介して上記第1あるいは第2データ信号線に接続される。具体的には、同一の画素領域列において、2行目以降の各画素領域に含まれる画素電極は、前段の画素領域に含まれる画素電極とは異なるデータ信号線(第1あるいは第2データ信号線)に接続されている。
上記リワークエッチング(ドライエッチング)では、エッチング選択比の観点からSF6とHClとの混合ガスを用いることが好ましいが、残留半導体層RSをエッチングしつつ有機ゲート絶縁膜21をある程度の厚さ(走査信号線や保持容量配線が剥き出しにならない程度の厚さ)残せるものであれば足り、例えば、CF6とO2との混合ガスを用いることもできる。
上記各実施の形態においては、各配線材料は所望のライン抵抗が得られる金属であれば特に限定されず、走査信号線や保持容量配線の材料として、例えば、タンタル(Ta)、チタン(Ti)、クロム(Cr)、アルミニウム(Al)等の金属及びこれらの金属の合金等を用いてもよい。また、走査信号線やデータ信号線の材料としては、TaN/Ta/TaN等の積層構造からなる膜を用いることも可能である。さらに、データ信号線の材料としては、一般的な金属膜以外にも、例えば、ITO等の透明導電性膜を用いることもできる。
Claims (20)
- 走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する2つの画素領域の間隙あるいは該間隙に沿う部分と重なるように2本のデータ信号線が設けられたアクティブマトリクス基板であって、
上記2本のデータ信号線の間隙に、走査信号線と重なる半導体層が設けられ、
上記層間絶縁膜には上記2本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して走査信号線と重なっており、
上記半導体層は、上記刳り貫き部の一部と重なる部分が除去されていることを特徴とするアクティブマトリクス基板。 - 走査信号線の延伸方向を行方向として、行および列方向に並ぶ画素領域と、列方向に延伸するデータ信号線と、行方向に延伸する保持容量配線と、保持容量配線および走査信号線を覆うゲート絶縁膜と、データ信号線を覆う層間絶縁膜とを備え、行方向に隣接する2つの画素領域の間隙あるいは該間隙に沿う部分と重なるように2本のデータ信号線が設けられたアクティブマトリクス基板であって、
上記2本のデータ信号線の間隙に、保持容量配線と重なる半導体層が設けられ、
上記層間絶縁膜には上記2本のデータ信号線の間隙と重なるように刳り貫き部が形成され、該刳り貫き部の一部がゲート絶縁膜を介して保持容量配線と重なっており、
上記半導体層は、上記刳り貫き部の一部と重なる部分が除去されていることを特徴とするアクティブマトリクス基板。 - 上記刳り貫き部は上記2本のデータ信号線に沿う延伸形状であることを特徴とする請求項1または2記載のアクティブマトリクス基板。
- 上記層間絶縁膜は複数の絶縁膜で構成されていることを特徴とする請求項1記載のアクティブマトリクス基板。
- 上記層間絶縁膜は無機絶縁膜と有機絶縁膜とを有することを特徴とする請求項4記載のアクティブマトリクス基板。
- 上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも1つが含まれていることを特徴とする請求項5記載のアクティブマトリクス基板。
- 各画素領域に画素電極が設けられ、上記2本のデータ信号線はそれぞれ、トランジスタを介して異なる画素領域の画素電極に接続されていることを特徴とする請求項1〜6のいずれか1項に記載のアクティブマトリクス基板。
- 各画素領域に複数の画素電極が設けられ、該複数の画素電極それぞれがトランジスタを介して同一のデータ信号線に接続されていることを特徴とする請求項7記載のアクティブマトリクス基板。
- 上記半導体層が走査信号線を跨ぐように形成されていることを特徴とする請求項1記載のアクティブマトリクス基板。
- 上記半導体層が保持容量配線を跨ぐように形成されていることを特徴とする請求項2記載のアクティブマトリクス基板。
- 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線とこれを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う2つの画素領域の間隙あるいは該間隙に沿う部分と重なるように2本のデータ信号線とを形成する第1工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記2本のデータ信号線の間隙と重なるような刳り貫き部を、走査信号線と重なるように形成する第2工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第3工程とを含み、走査信号線のうち上記刳り貫き部下にあたる領域を第1領域として、
第1工程においては、各データ信号線を形成する前に、上記第1領域と重なるように半導体層を形成しておくことを特徴とするアクティブマトリクス基板の製造方法。 - 走査信号線の延伸方向を行方向として、行および列方向に画素領域が並ぶアクティブマトリクス基板の製造方法であって、
走査信号線および保持容量配線とこれらを覆うゲート絶縁膜とを形成し、該ゲート絶縁膜上に、トランジスタのチャネルと、行方向に隣り合う2つの画素領域の間隙あるいは該間隙に沿う部分と重なるように2本のデータ信号線とを形成する第1工程と、各データ信号線を覆う層間絶縁膜を形成し、該層間絶縁膜に、上記2本のデータ信号線の間隙と重なるような刳り貫き部を、保持容量配線と重なるように形成する第2工程と、上記層間絶縁膜上および刳り貫き部内に透明導電性膜を形成した後、該透明導電性膜をパターニングして画素電極を形成する第3工程とを含み、保持容量配線のうち上記刳り貫き部下にあたる領域を第2領域として、
第1工程においては、各データ信号線を形成する前に、上記第2領域と重なるように半導体層を形成しておくことを特徴とするアクティブマトリクス基板の製造方法。 - 第3工程では、透明導電性膜のパターニングと同時に、上記間隙に露出した導電性残留物をエッチングすることを特徴とする請求項11または12記載のアクティブマトリクス基板の製造方法。
- 第3工程の後、上記間隙下に露出した半導体層をエッチングする第4工程をさらに含むことを特徴とする請求項13記載のアクティブマトリクス基板の製造方法。
- 上記半導体層には、第1工程で導電性残留物下に意図せず残留したものと、第1工程で意図して形成したものとが含まれることを特徴とする請求項14記載のアクティブマトリクス基板の製造方法。
- 第1工程で意図せず上記間隙下に残留した半導体層を、第2工程での刳り貫き部形成時にエッチングすることを特徴とする請求項11または12記載のアクティブマトリクス基板の製造方法。
- 請求項1〜10のいずれか1項に記載のアクティブマトリクス基板と共通電極を含む基板とを備えることを特徴とする液晶パネル。
- 請求項17記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
- 請求項18記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
- 請求項19記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009546166A JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327939 | 2007-12-19 | ||
JP2007327939 | 2007-12-19 | ||
JP2009546166A JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
PCT/JP2008/065334 WO2009078200A1 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009078200A1 JPWO2009078200A1 (ja) | 2011-04-28 |
JP5203391B2 true JP5203391B2 (ja) | 2013-06-05 |
Family
ID=40795319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009546166A Expired - Fee Related JP5203391B2 (ja) | 2007-12-19 | 2008-08-27 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8450738B2 (ja) |
EP (1) | EP2228681A4 (ja) |
JP (1) | JP5203391B2 (ja) |
CN (1) | CN101903826A (ja) |
WO (1) | WO2009078200A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5488136B2 (ja) * | 2010-04-05 | 2014-05-14 | セイコーエプソン株式会社 | 電気光学装置及び電子機器並びにトランジスター |
US20130083265A1 (en) * | 2010-07-21 | 2013-04-04 | Katsunori Misaki | Active matrix substrate, method for fabricating the same, and liquid crystal display panel |
JP5974415B2 (ja) * | 2011-10-05 | 2016-08-23 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
WO2014208013A1 (ja) * | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
EP3260911B1 (en) * | 2015-03-18 | 2020-04-01 | Toppan Printing Co., Ltd. | Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array |
CN104765210B (zh) * | 2015-04-14 | 2016-10-12 | 深圳市华星光电技术有限公司 | 液晶显示装置及其液晶显示面板 |
KR102381902B1 (ko) | 2015-04-30 | 2022-04-01 | 삼성디스플레이 주식회사 | 표시 장치 |
US11075231B2 (en) | 2015-04-30 | 2021-07-27 | Samsung Display Co., Ltd. | Display apparatus having a stepped part |
US10510781B2 (en) * | 2016-02-22 | 2019-12-17 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing semiconductor device |
US9899426B2 (en) | 2016-04-25 | 2018-02-20 | Apple Inc | Dual data structure for high resolution and refresh rate |
KR102578806B1 (ko) | 2016-10-31 | 2023-09-14 | 엘지디스플레이 주식회사 | 터치형 표시패널 및 그의 쇼트 리페어 방법 |
CN108536324B (zh) * | 2017-03-03 | 2020-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110462842B (zh) * | 2017-04-07 | 2022-05-17 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
CN111047986B (zh) * | 2019-11-27 | 2021-11-09 | 南京京东方显示技术有限公司 | 一种显示面板 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
JPS63262621A (ja) * | 1987-04-21 | 1988-10-28 | Alps Electric Co Ltd | 薄膜トランジスタアレイのトリミング方法 |
JPH0618934A (ja) * | 1992-06-30 | 1994-01-28 | Ricoh Co Ltd | 液晶表示装置 |
JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
JPH07234416A (ja) * | 1994-02-23 | 1995-09-05 | Rohm Co Ltd | 液晶表示素子の製法 |
JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2003107502A (ja) * | 2001-09-28 | 2003-04-09 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2005038895A (ja) * | 2003-07-15 | 2005-02-10 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置、電子機器 |
JP2006308686A (ja) * | 2005-04-26 | 2006-11-09 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523866A (en) | 1992-06-04 | 1996-06-04 | Nec Corporation | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits |
US5668649A (en) * | 1994-03-07 | 1997-09-16 | Hitachi, Ltd. | Structure of liquid crystal display device for antireflection |
US5616524A (en) * | 1995-12-22 | 1997-04-01 | General Electric Company | Repair method for low noise metal lines in thin film imager devices |
KR100205373B1 (ko) * | 1996-06-11 | 1999-07-01 | 구자홍 | 액정표시소자의 제조방법 |
US6900854B1 (en) | 1998-11-26 | 2005-05-31 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display |
TWI291072B (en) * | 2001-09-28 | 2007-12-11 | Sanyo Electric Co | Liquid crystal display unit |
-
2008
- 2008-08-27 JP JP2009546166A patent/JP5203391B2/ja not_active Expired - Fee Related
- 2008-08-27 CN CN2008801215003A patent/CN101903826A/zh active Pending
- 2008-08-27 EP EP08862421A patent/EP2228681A4/en not_active Withdrawn
- 2008-08-27 WO PCT/JP2008/065334 patent/WO2009078200A1/ja active Application Filing
- 2008-08-27 US US12/808,758 patent/US8450738B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62280890A (ja) * | 1986-05-30 | 1987-12-05 | 松下電器産業株式会社 | アクテイブマトリツクスアレイ |
JPS63262621A (ja) * | 1987-04-21 | 1988-10-28 | Alps Electric Co Ltd | 薄膜トランジスタアレイのトリミング方法 |
JPH0651349A (ja) * | 1992-06-04 | 1994-02-25 | Nec Corp | 液晶表示装置およびその製造方法 |
JPH0618934A (ja) * | 1992-06-30 | 1994-01-28 | Ricoh Co Ltd | 液晶表示装置 |
JPH07234416A (ja) * | 1994-02-23 | 1995-09-05 | Rohm Co Ltd | 液晶表示素子の製法 |
JPH1062811A (ja) * | 1996-08-20 | 1998-03-06 | Toshiba Corp | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 |
JP2000162647A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2003107502A (ja) * | 2001-09-28 | 2003-04-09 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2005038895A (ja) * | 2003-07-15 | 2005-02-10 | Seiko Epson Corp | トランジスタの製造方法、電気光学装置、電子機器 |
JP2006308686A (ja) * | 2005-04-26 | 2006-11-09 | Nec Kagoshima Ltd | 液晶表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2228681A1 (en) | 2010-09-15 |
US20110227097A1 (en) | 2011-09-22 |
CN101903826A (zh) | 2010-12-01 |
JPWO2009078200A1 (ja) | 2011-04-28 |
EP2228681A4 (en) | 2011-10-19 |
US8450738B2 (en) | 2013-05-28 |
WO2009078200A1 (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5203391B2 (ja) | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
JP4907659B2 (ja) | アクティブマトリクス基板、液晶パネル、表示装置、テレビジョン受像機 | |
US8878185B2 (en) | Display device having projection with connection hole above the projection enabling connection of source electrode and pixel | |
JP5431335B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 | |
US20100141849A1 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, active matrix substrate manufacturing method, and liquid crystal panel manufacturing method | |
JP4685154B2 (ja) | アクティブマトリクス基板、表示装置、テレビジョン受像機 | |
WO2010024059A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法 | |
JPH1010583A (ja) | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 | |
US8089574B2 (en) | Active matrix substrate, display, and television receiver | |
WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
WO2010052962A1 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
JP5323856B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
KR101074383B1 (ko) | 액정표시장치 및 그의 제조방법 | |
JP5318888B2 (ja) | 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 | |
JP2007248903A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JP5143905B2 (ja) | アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 | |
JP3367821B2 (ja) | アクティブマトリクス基板 | |
JP5582800B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2005062479A (ja) | 基板装置、駆動回路、及び電気光学装置、並びに電子機器 | |
JP2007025561A (ja) | 液晶表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5203391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |