KR100241579B1 - 박막 트랜지스터 어레이기판 제조방법 - Google Patents
박막 트랜지스터 어레이기판 제조방법 Download PDFInfo
- Publication number
- KR100241579B1 KR100241579B1 KR1019970005816A KR19970005816A KR100241579B1 KR 100241579 B1 KR100241579 B1 KR 100241579B1 KR 1019970005816 A KR1019970005816 A KR 1019970005816A KR 19970005816 A KR19970005816 A KR 19970005816A KR 100241579 B1 KR100241579 B1 KR 100241579B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- light shielding
- array substrate
- film transistor
- shielding pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000010408 film Substances 0.000 claims abstract description 53
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터 어레이기판에서, 차광패턴이 배선군과 투명전극막 사이의 공간에서 형성될 경우, 밝은 점 결함을 감소시키는 트랜치가 박막 트랜지스터를 이루는 반도체막인 a-Si 막의 일부를 의도적으로 남겨둠으로서 차광막을 노출시키지 않으면서 절연막에서 형성된다. 따라서, 제조단계수를 증가시키지 않으면서 밝은 광점 결함이 감소하는 박막 트랜지스터 어레이기판을 제조할 수 있다.
Description
본 발명은 박막 트랜지스터 어레이기판을 제조하는 방법에 관한 것이며, 더 상세하게는 능동 매트릭스형 액정 디스플레이 패널용 기판에 관한 것이다.
능동 매트릭스형 어레이기판은 매트릭스 형태로 배열된 복수개의 스위칭 능동소자 및 그 사이를 접속하는 배선을 갖는다. 이들 소자는 피착을 유리기판의 한 측부의 전표면상에서 반도체재료, 절연재료 및 도전재료로 이루어진 박막을 패터닝하며 계속적으로 반복하여 형성된다.
스위칭 능동소자로서, 박막 트랜지스터 (이하 TFT 라 칭함) 가 사용된다. 스위칭 어레이는 이러한 TFT 를 열과 행의 행렬형태로 배열하여 형성된다. 동일한 열에 배열된 TFT 의 게이트전극은 제 1 배선 (이하 게이트 배선이라 칭함) 군의 각 부재에 접속되며, 배선은 게이트전극 단자에 접속되어 게이트 구동신호를 수신한다. 도 1 을 참조하면, 동일한 행에 배열된 TFT 의 드레인전극 (7) 이 제 2 배선 (6 : 이하 드레인 배선이라 칭함) 군의 각 부재에 접속되며 배선은 드레인전극 단자에 접속되어 드레인 구동신호를 수신한다. 각 TFT 의 소오스전극 (12) 은 투명도체 (4 : 이하 화소전극이라 칭함) 에 접속된다.
최근에, 저전력소비형 액정 디스플레이장치가 요구되며, 액정패널의 광투과율의 증가가 요구되고 있다. 광투과율을 증가시키는 방법으로서 게이트 및 드레인배선의 박막화, 드레인배선과 화소전극 사이의 공간의 감소, 및 TFT 어레이기판과 카운터기판 (컬러필터 등) 의 겹칩영역의 감소 등을 고려할 필요가 있다. 하지만, 모든 경우가 제조수율과 교환관계에 있다.
TFT 어레이기판에 있어서, 게이트 또는 드레인배선과 화소전극 사이의 공간이 가능한한 매우 작게되어 패널의 광투과율을 증가시킬 목적으로 화소전극을 크게 한다. 특히, 드레인배선 (6) 과 화소전극 (4) 이 동일 층상에 형성되어 에칭잔여물에 의한 화소결함의 원인이 되는 단락이 발생할 수 있다. TFT 를 이루는 a-Si 막 (10) 의 잔여물에 의해 야기되는 단락의 경우에, 전기적인 접속이 투명전극에 인가된 전위를 불안정적으로 만드는 a-Si 의 고저항 상태에서 발생하여 밝은 점결함이 생긴다.
이와 반대로, 드레인배선 (6) 또는 화소전극 (4) 을 이루는 도체의 에칭에서의 잔여물에 의해 야기된 단락에 의해 발생된 화소결함에 있어서, 드레인배선의 전압이 화소전극에 인가되며 소위 암점 (흑점) 결함이라 부르는 결함을 형성한다.
밝은 점 결함을 제거하기 위한 종래기술로서, 콘택홀 에칭과정 동안 드레인배선과 화소전극 사이의 공간에 트랜치가 형성된다. 트랜치의 형성을 통해, 드레인배선과 화소전극 사이에서 TFT 를 이루는 a-Si 패턴의 잔여물이 존재하는 경우에도, 건식에칭을 통해 다음 단계에서 콘택홀 에칭을 실행하여 a-Si 가 절단될 수 있다. 종래 장치에서의 밝은 점 결함은 이런 방식으로 수정된다.
하지만, 차광패턴 (2) 이 도 1 에 도시된 바와 같이 기판 (8) 상에 부가될 경우, a-Si 잔여물을 절단하기 위한 트랜치가 이 장소에 형성될 경우, 차광막 (2) 위의 절연막 (9) 이 제거되며, 차광패턴을 누설한다. 결과적으로 차광패턴 (2) 이 노출되며, 드레인배선 (6) 의 에칭과 함께 에칭되며, 의도된 차광을 실행할 수 없게 된다. 이러한 이유로, 차광패턴이 종래방법으로 설치될 경우, 도 1 에 도시된 바와 같이 TFT 보호막 (두께가 0.2 ㎛ 인 SiNx 막) 에서 트랜치를 형성하며 건식에칭을 실행하여 차광패턴 (2) 을 노출시키지 않고 a-Si 막 (10) 의 잔여물이 절단된다.
도 1 에 도시된 트랜치 (140) 의 삽입은 a-Si 막 잔여물을 절단하며 밝은 점 결함을 감소시키는 효과를 갖는다. 또한, 차광패턴을 갖는 소자에서 트랜치를 형성하는 방법에 있어서, 건식방법을 사용하여 a-Si 막 잔여물을 절단하는 에칭을 실행할 필요가 있다. 하지만, 여기에서, TFT 보호막 (14) 의 에칭방법은 다수의 샘플을 배치식으로 처리할 수 있는 습식처리로 조절될 수 있는 방법이다. 그러한 건식방법과 같은 실행은 다량의 샘플을 처리하기 불가능하기 때문에 부하가 증가한다는 것과 같은 문제점이 있다.
그러므로, 본 발명의 목적은 TFT 어레이기판에서 차광패턴을 설치하는 경우에도 트랜치를 형성할 수 있으며 TFT 어레이기판의 제조방법에서 부하를 증가시키지 않으면서 밝은 광결함의 원인인 반도체층에서의 에칭잔여물을 절단시킬수 있는 TFT 어레이기판의 제조방법을 제공하는 것이다.
도 1 은 종래 제조방법에 의한 TFT 어레이기판의 단면도 (공지되지 않음).
도 2a 내지 도 2e 는 본 발명의 실시예에 따른 TFT 어레이기판의 제조순서를 도시하는 단면도.
도 3 은 도 2 의 제조방법에 의해 형성된 TFT 어레이기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트전극 2 : 차광패턴
3 : a-Si 잔여막 4 : 화소전극
6 : 드레인배선 7 : 드레인전극
8 : 기판 9 : 절연막
10 : a-Si 막 11 : 포토레지스트막
12 : 소오스전극
본 발명에 따라서, 게이트전극을 이루는 제 1 배선군이 평행하게 배치형성되는 유리기판의 동일평면상에 차광막을 형성하는 단계, 제 1 배선군과 차광패턴을 덮는 제 1 절연막을 형성하는 단계, 소망 TFT 영역과 차광패턴을 적어도 덮는 영역상에 a-Si 막을 피착하는 단계, a-Si 막 잔여물이 에칭에 의해 제거되는 영역을 에칭하는 단계, TFT 의 소오스전극 및 드레인전극을 이루는 제 2 배선군을 형성하는 단계, 및 소오스전극에 접속된 디스플레이 전극으로서 투명전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 TFT 어레이기판 제조방법이 얻어진다. 여기에서, 드레인전극을 이루는 제 2 배선군이 형성되어 차광패턴을 피복하도록 형성된 a-Si 막과 겹쳐지지 않는다.
본 발명의 상기한 것 및 다른 목적, 장점 및 특징은 첨부도면과 결합한 이하의 상세한 설명으로부터 더욱 명백해질 수 있다.
도 2a 를 참조하면, 금속막 (예를 들면, 두께가 약 0.14 ㎛ 인 Cr 막) 으로 이루어진 제 1 배선군 (게이트전극 : 1) 이 유리기판 (8) 상에 형성된다. 이 때, 차광패턴 (2) 이 동일한 방법으로 형성된다. 다음에, 절연막 (예를 들면, 두께가 약 0.5 ㎛ 인 SiNx막) 과 반도체막 (예를 들면, 두께가 약 0.4 ㎛ 인 a-Si 막) 이 플라즈마 CVD 등에 의해 계속적으로 형성된다. TFT 를 이루는 a-Si 막 (10) 은 PR 공정을 통해 형성되며, 본 발명의 특징인 a-Si 잔여막 (3) 이 동시에 형성된다. 다음에, 도 2b 에 도시된 바와 같이, 포토레지스트의 도포, 노출 및 현상이 PR 공정으로 실행되어 제 1 배선군을 상부 금속막과 접속하는 콘택홀을 형성한다. a-Si 막 잔여물을 절단하기 위한 트랜치용 슬릿 (110) 이 포토레지스트막 (11) 에서 개방된다. 이 기판은 건식에칭 시스템에서 에칭이 행해진다. 도 2c 는 건식에칭이 완결되며, 레지스트막 (11) 이 제거된 상태를 도시한다. 도 2c 에서, 슬릿 (90) 이 형성된 절연막 (9) 의 부분과 a-Si 잔여막 (3) 이 에칭된다. a-Si 잔여막 (3) 이 존재하는 부분에서, 절연막 (9) 이 또한 에칭되며 a-Si 잔여막 (3) 의 에칭완결이 뒤따른다. 또한, 에칭시간이 절연막 (9) 의 두께와 일치하여 설정되는 장치가 사용될 경우, 절연막 (9) 의 약 0.3 ㎛ 가 남겨질 수 있으며, 차광패턴 (2) 이 노출되지 않는다.
다음에, 도 2d 에 도시된 바와 같이, TFT 부의 제 2 배선군 (6), 소오스전극 (12) 및 드레인전극 (7 : 예를 들면, 두께가 0.14 ㎛ 인 CrO 막) 과 투명전극 (4 : 예를 들면, 두께가 0.04 ㎛ 인 ITO 막) 이 형성된다. 뒤이어, 기판이 채널에칭이 행해진다. 마지막으로, 도 2e 에 도시된 바와 같이, TFT 보호막 (13 : 예를 들면, 두께가 0.2 ㎛ 인 SiNxO 막) 이 형성되며, TFT 어레이기판이 완성된다. 도 3 은 완성된 TFT 어레이기판을 도시한다.
본 발명이 임의의 바람직한 실시예와 결합하여 기재되었지만, 본 발명을 통해 성취되는 주된 사상은 특별한 실시예로 한정되지 않는 것으로 이해된다. 반면에, 첨부된 청구범위의 사상과 범위 내에 포함될 수 있는 모든 변경 및 균등물을 본 발명의 사상에 포함할 수 있다.
본 발명에 따라, 제 1 배선군 (게이트전극) 의 형성과 동일한 방법으로 형성된 차광막을 갖는 화소에서, 트랜치를 형성하여 제조단계의 변경을 필요로하지 않으면서 밝은 점 결함을 일으키는 a-Si 에칭 잔여물을 절단하며, a-Si 막의 일부를 a-Si PR 단계와 동시에 제거하여 차광패턴을 덮을 수 있다. 그러한 배열로, 밝은 점 결함이 없는 TFT 어레이기판을 제공할 수 있다.
Claims (2)
- 게이트전극을 이루는 제 1 배선군이 평행하게 배치형성된 기판의 동일한 평면상에 차광패턴을 형성하는 단계,제 1 배선군과 차광패턴을 덮는 제 1 절연막을 형성하는 단계,소망 박막 트랜지스터 영역과 상기 차광패턴을 적어도 덮는 영역상에 a-Si 막을 피착하는 단계,a-Si 막의 잔여물이 에칭에 의해 제거될 영역을 에칭하는 단계,박막 트랜지스터의 소오스전극과 드레인전극을 이루는 제 2 배선군을 형성하는 단계, 및상기 소오스전극에 접속된 투명전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이기판의 제조방법.
- 제 1 항에 있어서, 상기 제 2 배선군은 상기 차광패턴을 피복하도록 형성된 상기 a-Si 막과 겹쳐지지 않도록 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104996A JP2776360B2 (ja) | 1996-02-28 | 1996-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
| JP96-41049 | 1996-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063765A KR970063765A (ko) | 1997-09-12 |
| KR100241579B1 true KR100241579B1 (ko) | 2000-02-01 |
Family
ID=12597557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970005816A KR100241579B1 (ko) | 1996-02-28 | 1997-02-25 | 박막 트랜지스터 어레이기판 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5824564A (ko) |
| JP (1) | JP2776360B2 (ko) |
| KR (1) | KR100241579B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646780B1 (ko) * | 1999-08-12 | 2006-11-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100759977B1 (ko) * | 2001-08-20 | 2007-09-18 | 삼성전자주식회사 | 빛샘 방지 구조를 가지는 박막 트랜지스터 기판 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738289B2 (ja) * | 1993-12-30 | 1998-04-08 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP6112886B2 (ja) * | 2013-02-01 | 2017-04-12 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびその製造方法 |
| KR20140118005A (ko) | 2013-03-27 | 2014-10-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN104992948B (zh) * | 2015-06-03 | 2018-07-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制作方法 |
| CN105448936B (zh) * | 2016-01-04 | 2019-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN111682030A (zh) * | 2020-06-22 | 2020-09-18 | 成都中电熊猫显示科技有限公司 | 修补后的阵列基板及修补方法、显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810705B2 (ja) * | 1986-11-21 | 1996-01-31 | 株式会社日立製作所 | 集積回路装置 |
| US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
| JP2624797B2 (ja) * | 1988-09-20 | 1997-06-25 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法 |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| JPH0695150A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
| JPH06138487A (ja) * | 1992-10-29 | 1994-05-20 | Hitachi Ltd | 半導体装置と液晶表示装置 |
| KR950012702A (ko) * | 1993-10-21 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| EP0683507B1 (en) * | 1993-12-07 | 2002-05-29 | Kabushiki Kaisha Toshiba | Manufacture of a display device |
-
1996
- 1996-02-28 JP JP4104996A patent/JP2776360B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-25 KR KR1019970005816A patent/KR100241579B1/ko not_active IP Right Cessation
- 1997-02-26 US US08/806,987 patent/US5824564A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646780B1 (ko) * | 1999-08-12 | 2006-11-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100759977B1 (ko) * | 2001-08-20 | 2007-09-18 | 삼성전자주식회사 | 빛샘 방지 구조를 가지는 박막 트랜지스터 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09230382A (ja) | 1997-09-05 |
| JP2776360B2 (ja) | 1998-07-16 |
| KR970063765A (ko) | 1997-09-12 |
| US5824564A (en) | 1998-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731855A (en) | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof | |
| EP2565916B1 (en) | Manufacturing method for array substrate with fringe field switching type thin film transistor liquid crystal display | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| KR20000029304A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP2005242372A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6327443B1 (en) | Liquid crystal display device | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| KR100241579B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| KR100682691B1 (ko) | 액정표시장치 | |
| CN113948533A (zh) | 阵列基板及其制作方法 | |
| US7781268B2 (en) | Array substrate and display panel | |
| US6436743B1 (en) | Method of preventing electrical shorts | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US5573958A (en) | Method of fabricating a thin film transistor wherein the gate terminal is formed after the gate insulator | |
| CN101621038B (zh) | 有源元件阵列基板的制造方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| KR20030056537A (ko) | 액정표시장치의 제조방법 | |
| KR20020056110A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
| KR100527082B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR100378415B1 (ko) | 단락회로로 되지 않는 박막 트랜지스터 어레이를 구비한액정 표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |