JPH0618246B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0618246B2 JPH0618246B2 JP59270819A JP27081984A JPH0618246B2 JP H0618246 B2 JPH0618246 B2 JP H0618246B2 JP 59270819 A JP59270819 A JP 59270819A JP 27081984 A JP27081984 A JP 27081984A JP H0618246 B2 JPH0618246 B2 JP H0618246B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package
- leads
- twisted
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、特に、多数の外部接続端子を必要
とする半導体集積回路に用いて有効な技術に関する。
とする半導体集積回路に用いて有効な技術に関する。
「Ｓｏｌｉｄ ｓｔａｔｅ ｔｅｃｈｎｏｌｇｙ日本
版」（Ｓｅｐ．1982p69〜ｐ７２）には、半導体集積回
路の機能密度の増加、リード（外部接続端子）数の増加
にともなってパッケージの寸法、端子位置に関する余裕
が一層きびしくなっている、との記載がある。
版」（Ｓｅｐ．1982p69〜ｐ７２）には、半導体集積回
路の機能密度の増加、リード（外部接続端子）数の増加
にともなってパッケージの寸法、端子位置に関する余裕
が一層きびしくなっている、との記載がある。
このため、高集積度の半導体集積回路においては、各外
部接続端子の間隔を挟めるとともに、各外部接続端子自
体を細くして、多数の外部接続端子を設けるようにして
いる。
部接続端子の間隔を挟めるとともに、各外部接続端子自
体を細くして、多数の外部接続端子を設けるようにして
いる。
しかし、本発明者の検討によると、上記構成では各外部
接続端子が曲がり易く、その上間隔が狭いので必然的に
配線パターンの間隔も狭くせねばならず、このため実装
時にハンダショートが発生し易い、などの問題点が明ら
かになった。
接続端子が曲がり易く、その上間隔が狭いので必然的に
配線パターンの間隔も狭くせねばならず、このため実装
時にハンダショートが発生し易い、などの問題点が明ら
かになった。
本発明の第１の目的は、多数の外部接続端子を設けると
ともに、実装時におけるハンダショートなどの不測の事
故を低減し得る半導体装置を提供することにある。
ともに、実装時におけるハンダショートなどの不測の事
故を低減し得る半導体装置を提供することにある。
この第１の目的を達成する半導体装置として、本発明者
は、第１図〜第３図に示されている半導体装置を考え
た。
は、第１図〜第３図に示されている半導体装置を考え
た。
第１図は面実装型と呼ばれている半導体集積回路（以下
においてＩＣという）の斜視図を示し、第２図はＩＣの
要部の平面図を示し、第３図は要部の側面図を示す。
においてＩＣという）の斜視図を示し、第２図はＩＣの
要部の平面図を示し、第３図は要部の側面図を示す。
このＩＣの特徴は、リードにおけるパッケージからの突
出部分を捻り構造としたことにある。
出部分を捻り構造としたことにある。
第１図に示すように、ＩＣ１を構成するパッケージ２の
外周囲からは多数のリード３が突出している。そして、
根元付近では水平状であるが約９０度に捻ることによ
り、その先端部は板状体が垂直に直立したような状態に
なっている。
外周囲からは多数のリード３が突出している。そして、
根元付近では水平状であるが約９０度に捻ることによ
り、その先端部は板状体が垂直に直立したような状態に
なっている。
リード３を上記構造に形成することにより、各リード３
の間隔１が第２図に示すように実質的に拡大される。
の間隔１が第２図に示すように実質的に拡大される。
すなわち、仮りにリード３が仮想線で示すように広幅の
ままであるとすると、配線パターン４もこれに対応して
仮想線で示す如く広幅にしなければならず、このままで
は配線パターン４の間隔が狭くなり、実装時にハンダシ
ョートなどが発生し易い。しかし、リード３を捻ること
により、リード３の間隔１が拡大されるので、配線パタ
ーン４は点線で示すように極めて狭い幅に形成すること
ができる。従って、リード３を上記構成になすことによ
り、配線パターン４間の隙間を大にすることができ、ハ
ンダディップ時におけるハンダショートの発生を低減す
ることができる。
ままであるとすると、配線パターン４もこれに対応して
仮想線で示す如く広幅にしなければならず、このままで
は配線パターン４の間隔が狭くなり、実装時にハンダシ
ョートなどが発生し易い。しかし、リード３を捻ること
により、リード３の間隔１が拡大されるので、配線パタ
ーン４は点線で示すように極めて狭い幅に形成すること
ができる。従って、リード３を上記構成になすことによ
り、配線パターン４間の隙間を大にすることができ、ハ
ンダディップ時におけるハンダショートの発生を低減す
ることができる。
また、リード３を上記構造になすことにより、ハンダデ
ィップ時におけるハンダのりを良好にすることもでき
る。
ィップ時におけるハンダのりを良好にすることもでき
る。
すなわち、実装時においては、各リード３の垂直部が第
３図に示すようにプリント基板５上に形成された配線パ
ダーン４上に直立する。
３図に示すようにプリント基板５上に形成された配線パ
ダーン４上に直立する。
そして、ハンダディップ時においては、上記垂直部に沿
ってハンダ６が伸び上がり、リード３と配線パターン４
とを確実にハンダ付けする。
ってハンダ６が伸び上がり、リード３と配線パターン４
とを確実にハンダ付けする。
また、上記捻り部分においては、リード３が上下、左右
の何れにも変形しにくくリード３の変形が低減する。
の何れにも変形しにくくリード３の変形が低減する。
第４図は前記第１の目的を達成する面実装型以外のＩＣ
を示すものである。
を示すものである。
第４図に示すように、水平方向に突出したリード１３
は、一旦垂直方向に折り曲げられ、しかる後に捻られて
いる。この形状によれば、各リード１３間の間隔を上記
の如く実質的に拡大することができ、しかもハンダ付け
も上記同様に確実に行い得られる。
は、一旦垂直方向に折り曲げられ、しかる後に捻られて
いる。この形状によれば、各リード１３間の間隔を上記
の如く実質的に拡大することができ、しかもハンダ付け
も上記同様に確実に行い得られる。
また、ハンダショート、リード１３の変形低減について
も、上記同様の効果がえられる。
も、上記同様の効果がえられる。
しかしながら、第１図〜第３図に示されている半導体装
置、および、第４図に示されている半導体装置において
は、多数本のリードを設けるとともに、実装時における
ハンダショートなどの不測の事故を低減することができ
るが、半導体装置自体の集積度を高めることができない
という問題点がある。
置、および、第４図に示されている半導体装置において
は、多数本のリードを設けるとともに、実装時における
ハンダショートなどの不測の事故を低減することができ
るが、半導体装置自体の集積度を高めることができない
という問題点がある。
すなわち、外部接続端子を多数本設けることが可能であ
っても、パッケージ２の内部に封止されるＩＣチップは
単一であるため、半導体装置全体としての集積密度は、
結局、１個のＩＣチップにおける集積密度に制限されて
しまう。つまり、せっかくリードを多数本設けることが
できても、それを充分に活用することができない場合が
発生する。
っても、パッケージ２の内部に封止されるＩＣチップは
単一であるため、半導体装置全体としての集積密度は、
結局、１個のＩＣチップにおける集積密度に制限されて
しまう。つまり、せっかくリードを多数本設けることが
できても、それを充分に活用することができない場合が
発生する。
そこで、本発明の目的は、全体としての集積密度を増加
することができるとともに、その集積密度に応じたリー
ドを多数本確保することができる半導体装置を提供する
ことになる。
することができるとともに、その集積密度に応じたリー
ドを多数本確保することができる半導体装置を提供する
ことになる。
本発明に係る半導体装置は、ＩＣチップがパッケージ内
に封止されており、ＩＣチップに電気的にそれぞれ接続
された多数本のリードのそれぞれの一部がパッケージの
側面からの外部に突出されているとともに、各リードは
板形状に形成されてその幅広面がパッケージの側面にて
水平になるように配されている半導体装置において、 前記パッケージ（２）内に２個のＩＣチップが上下２段
に積層されて封止されており、 前記リードは上段のリード（１３）と下段のリード
（３）とを備えているとともに、 前記上段のＩＣチップが上段のリード（１３）に電気的
に接続され、前記下段のＩＣチップが下段のリード
（３）に接続されており、 前記上段のリード（１３）と前記下段のリード（３）と
が前記パッケージ（２）の側面にて上段と下段とで交互
に配されてそれぞれ整列されており、 前記上段のリード（１３）はその基端部付近が前記パッ
ケージ（２）の側面に沿って下方向に折り曲げられてい
るとともに、その折曲部の下方位置が前記パッケージ
（２）の側面に直交するように捻じられており、 また、前記下段のリード（３）はその基端部付近が前記
上段のリード（１３）の捻り部と平行になるような捻じ
られていることを特徴とする。
に封止されており、ＩＣチップに電気的にそれぞれ接続
された多数本のリードのそれぞれの一部がパッケージの
側面からの外部に突出されているとともに、各リードは
板形状に形成されてその幅広面がパッケージの側面にて
水平になるように配されている半導体装置において、 前記パッケージ（２）内に２個のＩＣチップが上下２段
に積層されて封止されており、 前記リードは上段のリード（１３）と下段のリード
（３）とを備えているとともに、 前記上段のＩＣチップが上段のリード（１３）に電気的
に接続され、前記下段のＩＣチップが下段のリード
（３）に接続されており、 前記上段のリード（１３）と前記下段のリード（３）と
が前記パッケージ（２）の側面にて上段と下段とで交互
に配されてそれぞれ整列されており、 前記上段のリード（１３）はその基端部付近が前記パッ
ケージ（２）の側面に沿って下方向に折り曲げられてい
るとともに、その折曲部の下方位置が前記パッケージ
（２）の側面に直交するように捻じられており、 また、前記下段のリード（３）はその基端部付近が前記
上段のリード（１３）の捻り部と平行になるような捻じ
られていることを特徴とする。
前記した手段によれば、ＩＣチップがパッケージ本体内
に上下２段に積層されているため、半導体装置全体とし
ての集積密度を、ＩＣチップが１個の場合に比べて高め
ることができる。
に上下２段に積層されているため、半導体装置全体とし
ての集積密度を、ＩＣチップが１個の場合に比べて高め
ることができる。
そして、上下の各ＩＣチップはリードを各別に備えてお
り、また、各リードは上下段のもの同士が交互に配され
て、かつ、捻りがそれぞれ与えられているため、リード
群の集積密度も高めることができる。
り、また、各リードは上下段のもの同士が交互に配され
て、かつ、捻りがそれぞれ与えられているため、リード
群の集積密度も高めることができる。
しかも、上段のリードはパッケージ側面に沿って折り曲
げられて、途中で捻られ、下段のリードは途中から捻ら
れているため、上下のリード同士が互いに干渉するのを
回避することができる。したがって、リード群の集積密
度が２個のＩＣチップによる集積密度を制約すること
は、抑止ないしは抑制することができる。
げられて、途中で捻られ、下段のリードは途中から捻ら
れているため、上下のリード同士が互いに干渉するのを
回避することができる。したがって、リード群の集積密
度が２個のＩＣチップによる集積密度を制約すること
は、抑止ないしは抑制することができる。
第５図は本発明の一実施例である半導体装置を示す一部
省略斜視図である。
省略斜視図である。
第５図中、第１図〜第４図に示された符号と同一の符号
が付された構成要素は第１図〜第４図において説明した
構成要素と同一の構成および作用効果を有するので、重
複する説明は省略する。
が付された構成要素は第１図〜第４図において説明した
構成要素と同一の構成および作用効果を有するので、重
複する説明は省略する。
本実施例において、本発明に係るＩＣは、第５図に示す
ように、各リード３、１３が二段にわたって設けられて
いる。この場合、ＩＣチップ（図示せず）はパッケージ
２内において積層して設けられ、下段のＩＣチップがリ
ード３に接続され、上段のＩＣチップがリード１３に接
続される。
ように、各リード３、１３が二段にわたって設けられて
いる。この場合、ＩＣチップ（図示せず）はパッケージ
２内において積層して設けられ、下段のＩＣチップがリ
ード３に接続され、上段のＩＣチップがリード１３に接
続される。
すなわち、パッケージ２内に２個のＩＣチップが上下２
段に積層されて封止されている。リードは上段のリード
１３と下段のリード３とを備えているとともに、上段の
ＩＣチップが上段のリード１３に電気的に接続され、下
段のＩＣチップが下段のリード３に接続されている。
段に積層されて封止されている。リードは上段のリード
１３と下段のリード３とを備えているとともに、上段の
ＩＣチップが上段のリード１３に電気的に接続され、下
段のＩＣチップが下段のリード３に接続されている。
上段のリード１３と下段のリード３とがパッケージ２の
側面にて上段と下段とで交互に配されてそれぞれ整列さ
れており、各リード１３および３は板形状に形成されて
パッケージの側面にて厚さ方向が揃えられて幅方向が一
直線に並ぶように整列されている。
側面にて上段と下段とで交互に配されてそれぞれ整列さ
れており、各リード１３および３は板形状に形成されて
パッケージの側面にて厚さ方向が揃えられて幅方向が一
直線に並ぶように整列されている。
上段のリード１３はその基端部付近がパッケージ２の側
面に沿って下方向に折り曲げられているとともに、その
折曲部の下方位置がパッケージ２の側面に直交するよう
に捻じられており、また、下段のリード３はその基端部
付近が前記上端のリード１３の捻り部と平行になるよう
に捻じられている。
面に沿って下方向に折り曲げられているとともに、その
折曲部の下方位置がパッケージ２の側面に直交するよう
に捻じられており、また、下段のリード３はその基端部
付近が前記上端のリード１３の捻り部と平行になるよう
に捻じられている。
上記構成によれば、交互に設けられたリード３、１３が
パッケージ導出部分で重なったとしても配線パターン４
に接触する位置では捻れリード３、１３の間隔が大にな
るので、多数のリードを設けるにも関わらず、ハンダシ
ョートなどの事故を低減し得る。
パッケージ導出部分で重なったとしても配線パターン４
に接触する位置では捻れリード３、１３の間隔が大にな
るので、多数のリードを設けるにも関わらず、ハンダシ
ョートなどの事故を低減し得る。
（１） ＩＣのリードを捻り構造にしたことにより、リ
ードの先端部の間隔を実質的に大にすることができ、多
数のリードを設け、かつリード間の接触を低減する、と
いう効果が得られる。
ードの先端部の間隔を実質的に大にすることができ、多
数のリードを設け、かつリード間の接触を低減する、と
いう効果が得られる。
（２） 上記（１）により、配線パターンの間隔も大に
することができるので、ハンダディップ時におけるハン
ダシュートを低減することができる。
することができるので、ハンダディップ時におけるハン
ダシュートを低減することができる。
（３） ＩＣチップがパッケージ本体内に上下２段に積
層されているため、半導体装置全体としての集積密度
を、ＩＣチップが１個の場合に比べて高めることができ
る。
層されているため、半導体装置全体としての集積密度
を、ＩＣチップが１個の場合に比べて高めることができ
る。
（４） そして、上下の各ＩＣチップはリードを各別に
備えており、また、各リードは上下段のもの同士が交互
に配されて、かつ、捻りがそれぞれ与えられているた
め、リード群の集積密度も高めることができる。
備えており、また、各リードは上下段のもの同士が交互
に配されて、かつ、捻りがそれぞれ与えられているた
め、リード群の集積密度も高めることができる。
（５） しかも、上段のリードはパッケージ側面に沿っ
て折り曲げられて、途中で捻られ、下段のリードは途中
から捻られているため、上下のリード同士が互いに干渉
するのを回避することができる。
て折り曲げられて、途中で捻られ、下段のリードは途中
から捻られているため、上下のリード同士が互いに干渉
するのを回避することができる。
（６） 上記（１）〜（５）により、リード群の集積密
度が２個のＩＣチップによる集積密度を制約すること
は、抑止ないしは抑制することができる。
度が２個のＩＣチップによる集積密度を制約すること
は、抑止ないしは抑制することができる。
第１図〜第３図は捻り構造のリードを有するＩＣの第１
実施例を示すものであり、 第１図は上記ＩＣの斜視図、 第２図は上記ＩＣの要部の平面図、 第３図は上記ＩＣの要部の側面図である。 第４図は捻り構造のリードを有するＩＣの第２実施例を
示す要部の斜視図である。 第５図は本発明の一実施例であるＩＣを示す要部の斜視
図である。 １……ＩＣ、２……パッケージ、３、１３……リード、
４……配線パターン、５……プリント基板、６……ハン
ダ。
実施例を示すものであり、 第１図は上記ＩＣの斜視図、 第２図は上記ＩＣの要部の平面図、 第３図は上記ＩＣの要部の側面図である。 第４図は捻り構造のリードを有するＩＣの第２実施例を
示す要部の斜視図である。 第５図は本発明の一実施例であるＩＣを示す要部の斜視
図である。 １……ＩＣ、２……パッケージ、３、１３……リード、
４……配線パターン、５……プリント基板、６……ハン
ダ。
Claims (1)
- 【請求項１】ＩＣチップがパッケージ内に封止されてお
り、ＩＣチップに電気的にそれぞれ接続された多数本の
リードのそれぞれの一部がパッケージの側面からの外部
に突出されているとともに、各リードは板形状に形成さ
れてその幅広面がパッケージの側面にて水平になるよう
に配されている半導体装置において、 前記パッケージ（２）内に２個のＩＣチップが上下２段
に積層されて封止されており、 前記リードは上段のリード（１３）と下段のリード
（３）とを備えているとともに、 前記上段のＩＣチップが上段のリード（１３）に電気的
に接続され、前記下段のＩＣチップが下段のリード
（３）に接続されており、 前記上段のリード（１３）と前記下段のリード（３）と
が前記パッケージ（２）の側面にて上段と下段とで交互
に配されてそれぞれ整列されており、 前記上段のリード（１３）はその基端部付近が前記パッ
ケージ（２）の側面に沿って下方向に折り曲げられてい
るとともに、その折曲部の下方位置が前記パッケージ
（２）の側面に直交するように捻じられており、 また、前記下段のリード（３）はその基端部付近が前記
上段のリード（１３）の捻り部と平行になるように捻じ
られていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270819A JPH0618246B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270819A JPH0618246B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148855A JPS61148855A (ja) | 1986-07-07 |
| JPH0618246B2 true JPH0618246B2 (ja) | 1994-03-09 |
Family
ID=17491452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270819A Expired - Lifetime JPH0618246B2 (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618246B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2754402B2 (ja) * | 1989-06-08 | 1998-05-20 | 松下電器産業株式会社 | Ｍｃａ制御局通話時間モードの制御方法 |
| JPH0383953U (ja) * | 1989-12-15 | 1991-08-26 | ||
| JP5204744B2 (ja) * | 2009-11-26 | 2013-06-05 | 三菱電機株式会社 | 電力用半導体装置 |
| JP5930801B2 (ja) * | 2012-03-30 | 2016-06-08 | 日立オートモティブシステムズ株式会社 | 車載用モータ、及びそれを用いた電動パワーステアリング装置 |
| JP6787118B2 (ja) * | 2016-12-28 | 2020-11-18 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415538Y2 (ja) * | 1976-08-06 | 1979-06-22 | ||
| JPS58193414U (ja) * | 1982-06-14 | 1983-12-22 | パイオニア株式会社 | フラツトケ−ブル |
-
1984
- 1984-12-24 JP JP59270819A patent/JPH0618246B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148855A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100209250B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JPH10200039A (ja) | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ | |
| JPH0376582B2 (ja) | ||
| JP2568748B2 (ja) | 半導体装置 | |
| US5521786A (en) | Semiconductor module and IC package used for the semiconductor module | |
| JPH0618246B2 (ja) | 半導体装置 | |
| US20030235043A1 (en) | Wiring board device | |
| JPH0621328A (ja) | 半導体素子の実装方法 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP2866465B2 (ja) | 電子部品 | |
| US20010040297A1 (en) | Multiple line grid for use in a packaging of a testing application | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPS5980957A (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPS6057999A (ja) | 多層配線板 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH0533532B2 (ja) | ||
| JPS6129164A (ja) | 半導体装置 | |
| JPH05136327A (ja) | 半導体パツケージ | |
| JPS63137439A (ja) | 集積回路チツプ | |
| JPH04328849A (ja) | 半導体装置用パッケージ | |
| JPH04283986A (ja) | 表面実装型半導体装置 |