KR100209250B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100209250B1
KR100209250B1 KR1019960056027A KR19960056027A KR100209250B1 KR 100209250 B1 KR100209250 B1 KR 100209250B1 KR 1019960056027 A KR1019960056027 A KR 1019960056027A KR 19960056027 A KR19960056027 A KR 19960056027A KR 100209250 B1 KR100209250 B1 KR 100209250B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor device
package
motherboard
solder
Prior art date
Application number
KR1019960056027A
Other languages
English (en)
Other versions
KR970067801A (ko
Inventor
히데키 이시이
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR970067801A publication Critical patent/KR970067801A/ko
Application granted granted Critical
Publication of KR100209250B1 publication Critical patent/KR100209250B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

[과제]
박형 또한 고밀도실장이 가능한 반도체 장치를 수득한다.
[해결수단]
기판 11에 설치한 개구부 12에, 패키지 본데 18가 반수용의 형태가 되도록, 각개구부12에 대하여 IC 패키지 17를 기판 11의 양면에 실장한다.

Description

반도체 장치 및 그 제조방법
제1도는 본 발명의 실시예 1에 의한 반도체 장치를 나타내는 평면도이다.
제2도는 제1도의 측면설명도이다.
제3도는 본 발명의 실시예 2에 의한 반도체 장치를 나타내는 측면설명도이다.
제4도는 본 발명의 실시예 3에 의한 반도체 장치를 나타내는 측면설명도이다.
제5도는 본 발명의 실시예 4에 의한 반도체 장치를 나타내는 부분평면도이다.
제6도는 종래의 반도체 장치를 나타내는 측면도이다.
제7도는 본 발명의 실시예 5에 의한 반도체 장치를 나타내는 평면도이다.
제8도는 본 발명의 실시예 5에 의한 반도체 장치를 나타내는 평면도이다.
제9도는 본 발명의 실시예 6에 의한 반도체 장치를 나타내는 부분평면도이다.
제10도는 본 발명의 실시예 6에 의한 반도체 장치를 나타내는 부분평면도이다.
제11도는 본 발명의 변형예에 의한 반도체 장치를 나타내는 측면설명도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 개구부
17 : IC패키지 18 : 패키지 본체
19 : 리이드
[발명이 속하는 기술분야]
본 발명은, 박형으로 고밀도의 장치가 가능한 반도체 장치에 관한 것이다.
[종래의 기술]
제6도는 종래의 반도체 장치를 나타내는 측면도이다. 제6도에 도시한 바와 같이, 종래의 반도체 장치는, 머더보드 1의 상하면상에 복수의 반도체 집적회로 패키지(이하 IC패키지라고 한다)2가 직접으로 장치되어 구성되어 있다. 3은 머더보드 1의 상하면상에 설치된 IC패키지 2를 탐재하기 위한 랜드이다.
[발명이 해결하고자 하는 과제]
종래의 반도체 장치는 상술한 바와 같이 IC패키지 2를 머더보드 1의 상하면상에 직접장치하여 구성되어 있기 때문에, 장치공간이 머더보드 1의 상하면 면적에 의한 제약을 받어, 고밀도실장이 곤란하다고 하는 문제가 있었다. 또한 IC 패키지 2를 머더보드 1상에 띄워서 실장하는 것이기 때문에, 실장 이 저밀도이고 비교적 실장 두께를 요한다고 하는 문제도 있었다.
본 발명은 상기한 것같은 문제점을 해결하기 위해서 이루어진 것으로, 박형으로 고밀도의 장치가 가능한 반도체 장치를 얻는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
본 발명의 청구항1에 관한 반도체 장치는 개구부를 가지는 기판과, 상기 개구부에 임하는 패키지 본체와, 해당 패키지 본체로부터 돌출하여 상기 개구부의 주연에서 상기 기판에 지지된 리이드를 가지고, 상기 개구부에 대하여 상기 기판의상면측과 하면측에 배치된 집적회로패키지를 구비하고, 상기 상면측과 하면측의 집적회로패키지의 적어도 한쪽은 상기 개구부에 반수용(半收容)되게 구성되어 있다.
본 발명의 청구항 2에 관한 반도체 장치는 상기 리이드가 스트레이트 리이드 인 것을 특징으로 하고 있다.
본 발명의 청구항 3에 관한 반도체 장치는 상기 기판의 상면측과 하면측과, 상하 대응하는 것끼리가 전기적으로 접속되어 배치되고, 동일면측의 상기 리이드에 전기적으로 접속된 외부접속용단자와, 상기 기판의 편면측에서 상기 외부접속용 단자상에 배치된 땜납범프를 더 구비하게 구성되어 있다.
본 발명의 청구항 4에 관한 반도체 장치는 머더보드의 편면상에 청구항3기재의 반도체 장치를 복수개 겹쳐 쌓아, 그것들을 상기 땜납범프로 접속고정한 것을 특징으로 한다.
본 발명의 청구항 5에 관한 반도체 장치는 상기 머더보드의 다른 한편상에도 청구항 3기재의 반도체 장치를 복수개겹쳐 쌓아, 그것들을 상기 땜납범프로 접속고정한 것을 특징으로 한다.
본 발명의 청구항 6에 관한 반도체 장치는 , 상기 외부접속용 단자가 상기 리이드의 수보다도 여분으로 설정된 더미단자를 포함하게 구성되어 있다.
본 발명의 청구항 7에 관한 반도체 장치에 있어서, 상기 더미단자는 더미단자이외의 상기 외부접속용 단자와는 별도의 적어도 1열에 정령배치된다.
본 발명의 청구항 8에 관한 반도체 장치에 있어서, 상기 정령배치는 지그재그형의 정렬배치로 된다.
본 발명의 청구항 9에 관한 반도체 장치에 있어서, 상기 기판은 상기 개구부의 1번 또는 대향 2번에서, 상기 개구부를 둘러쌓지 않도록 삭제되어 있다.
본 발명의 청구항 10에 관한 반도체 장치의 제조방법은, 청구항5 기재의 반도체 장치의 제조방법으로서, 머더보드의 편면상에 청구항 3 기재의 반도제 장치를 복수개 겹쳐 쌓는 제1 공정을 구비하여, 해당 제1 공정에서 상기 땜납범프는 공정또는 고온땜납범프가 사용되고, 상기 땜납범프와 타부와의 접촉부위에는 용제 또는 땜납페이스트가 공급되어, 상기 땜납범프를 용융시킴으로써 상기 제1 공정에서 겹쳐 쌓아진 복수개의 반도체 장치를 상기 머더보드의 편면상에 접속고정하는 제2공정과, 상기 머더보들를 뒤집어서, 상기 머더보드의 다른 평면상에 청구항 3기재의 반도체 장치를 복수개 겹쳐 쌓는 제3공정을 더 구비하여, 해당 제3공정에서 상기 땜납범프는 저온땜납범프가 사용되고, 상기 땜납범프와 타부와의 접촉부위에는 용제 또는 땜납페이스트가 공급되어, 상기 땜납범프를 용융시킴으로써 상기 제3공정에서 겹쳐 쌓아진 복수개의 반도체 장치를 상기 머더보드의 다른 편면상에 접속고정하는 제4공정을 더 구비하게 구성되어 있다.
[실시예]
[실시예 1]
제1도는 본 발명의 실시예 1에 의한 반도체 장치를 나타내는 평면도, 제2도는 그 측면 설명도이다. 이 반도체 장치는 기판 11을 구비하고 있다. 기판 11에는 그 상하면에 연통한 2개의 개구부 12가 설치된다. 각 개구부 12의 주연에 있어서, 기판 11의 상면상 및 하면상에는, IC 패키지실장용의 랜드13이 배치되어 있다. 또한, 핸드 13의 외측에 있어서, 기판 11의 상면상 및 하면상에는 , 외부접속용단자로서의 외부접속용앤드 14가 IC 패키지실장용랜드 13에 대응하고 배치되어 있다. 외부접속용랜드 14와 IC 패키지실장용랜드 13은, 대응하는 것끼리가 기판 11상에 설치된 배선 15에 의해 전기적으로 접속되어 있다. 또한, 외부접속용랜드 14는 기판 11의 상면측과 하면측에서 상하대응하는 것끼리가 예컨데 스루흘내에 설치된 도체 등에 의해 전기적으로 접속되어 있다. 기판 11의 한쪽 면측(제2도에서는 하면측)에서, 외부 접속용랜드 14상에는 외부접속용의 땜납범프 16가 설치되어 있다.
IC 패키지 17은 패키지 본체 18과, 해당본체 18의 좌우측면에서 횡방향에 직선형으로 돌출한 스트레이트 리이드 19를 구비하고 있다. 패키지 본체 18는, 기판 11의개구분 12에 반수용되어 있다. 즉, 패키지 본체 18의 대략 반은 개구부 12내에 수용되고, 나머지의 대략 반은 외측로 노출하고 있다. 스트레이트리이드 19는 대응하는 IC 패키지실장용랜드 13상에 고정되어 전기적접속되는 것에 의해, 개구부 12의 주연에 있어서 기판 11로 지지되어 있다. 이러한 IC 패키지 17은, 각개구부 12마다, 기판 11의 상면측과 하면측과의 양면에 각각 배치되어 있다.
이 배치의 순서는 다음과 같다. 즉, 우선 기판 11의 상면측에 IC 패키지 17을 위치결정하여, 리플로우의 수법으로 스트레이트리이드 19를 IC 패키지실장용랜드 13에 용접한다. 다음에 기판 11을 뒤집어, 기판 11의 하면측에도 같은 모양으로 하여 IC 패키지 17를 납땜한다.
이 실시예 1에 의하면, IC 패키지 17를 기판 11의 개구부 12에 반수용한 형태로 양면장치하고 있기 때문에, 박형화가 실현된다. 더구나, 패키지 본체 18의 대략 반은 외측에 노출하고 있기 때문에, 대략 반이 개구부 12내에 수용되어 있더라도 방열성이 나쁘게 되는 것은 거의 없다. 더욱, 스트레이트리이드 18를 사용하고 있기 때문에, 리이드가공의 시간이 성략할 수 있다. 덧붙여, 기판 11의 한쪽면측에 있어서 외부접속용랜드 14상에 땜납범프 16를 설치하고 있기 때문에, 이하의 실시예로 기술한 바와 같이 패키지를 다단화하여 장치밀도를 높이는 것이 용이하게 가능해진다.
[실시예 2]
제3도는 본 발명의 실시예 2에 의한 반도체 장치를 나타내는 측면설명도이다. 이 반도체 장치는, 머더보드 20를 구비하고 있다. 머더보드 20의 상면상에는 IC패키지실장기판을 탑재하기 위한 랜드 21가 설치된다. 이 랜드 21상에는, 땜납범프 16를 통해서 상술한 실시예 1에서의 IC 패키지 17를 양면실장한 기판 11이 고정되어 전기적접속된다. 이 1 단째의 기판 11의 상면의 외부접속용랜드 14상에는 또한, 땜납범프 16을 통해, 같은 실시예 1에서의 IC 패키지 17를 양면실장한 기판 11이 고정되어 전기적접속된다. 이와 같이하여, 머더보드 20의 편면상에, 실시예 1에서의 IC 패키지 17를 양면실장한기판 11이 복수단 포개 쌓여지고, 땜납범프 16에 의해 접속고정된다.
이 접속고정의 순서는 다음과 같다. 즉, 우선 머더보드 20의 상면측에, 실시예 1에서의 IC 패키지 17를 양면실장한 기판11을 다단으로 위치결정한다.
이 때, 땜납범프 16과 랜드 14,21와의 접촉부위에는 용제 또는 땜납페이스트를 공급하여 놓는다. 그리고, 다음에, 땜납범프 16를 용융시키어, 다단의 기판 11과 머더보드 20를 접속고정한다.
이 실시예 2에 의하면, IC 패키지 17를 양면실장한 기판 11을 머더보드 20상에 다단실장함으로써, 장치면적을 작게할 수 있어, 고밀도실장이 실현된다. 더구나, IC 패키지 17를 양면장치한 기판 11이 박형화되어 있기 때문에, 이것을 다단실장하였다고 해도 소요 두께는 그정도 큰 것으로 되지 않는다.
[실시예 3]
제4도는 본 발명의 실시예 3에 의한 반도체 장치를 나타내는 측면설명도이다. 이 반도체 장치의 머더보드20는, 상면과 하면의 양면상에 IC 패키지실 장기판을 탑재하기 위한 랜드 21이 설치되어있다. 상술한 실시예 2에서는 머더보드 20의 편면상에, 실시예 1에 의한 IC 패키지 17를 양면실장한 기판 11을 다단에 겹쳐 쌓아 접속고정하였지만, 이 실시예 3에서는, 머더보드 20의 다른 편면상에도, 실시예 1에 의한 IC 패키지 17를 양면실장한 기판 11을 다단에 겹쳐 쌓아 접속고정하고 있다.
이 접속고정의 순서는 다음과 같다. 즉, 우선 실시예 2에서 기술한 순서에 따라서, 머더보드 20의 편면상에, 실시예 1에서의 IC 패키지 17를 양면실장한 기판 11을 다단으로 접속고정한다. 이 때, 땜납범프 16a로서는 공정땜납 또는 고온땜납범프를 사용한다. 다음에, 머더보드 20를 뒤집는다. 그리고, 머더보드 20의 다른 편면상에도, 실시예 2로 기술한 순서에 따라서, 실시예 1에서의 IC 패키지 17를 양면실장한 기판 11을 다단으로 접속고정한다. 이때, 땜납범프 16b로서는 저온땜납범프를 사용한다. 이것에 의해, 땜납범프 16b의 용융시에 먼저 용융고착한 땜납범프 16a가 재용융하지 않고, 다단의 기판 11의 무겁더라도 머더보드 20의 이면으로부터 이탈하지 않고, 확실하게 양면다단실장이 가능해진다.
이 실시예 3에 의하면, IC 패키지 17를 양면장치한 기판 11을 머더보드 20의 양면상에 다단실장한 것으로, 실시예 2보다도 고밀도실장을 실현된다.
[실시예 4]
제5도는 본 발명의 실시예 4에 의한 반도체 장치를 나타내는 부분평면도이다. 이 실시예 4는, 상하다단에 전기적접속하는 각 IC 패키지 17에서 공유할 수 없는 리이드가 존재하는 경우에 유효한 것이다. 제5도로서는, 기판 11의 상하면에 각각 실장되는 IC패키지 17에 있어서, 상면측 IC 패키지 17의 리이드 19a와 하면측 IC 패키지 17의 리이드 19b와 공유불가한 경우가 나타나 있다.
이 실시예 4에서는, 공유불가의 리이드 19를 따로따로 배선하기 위해서, 리이드 19의 수보다도 여분으로 설치된 의부접속용랜드, 즉 더미랜드 14a를 기판 11의 상하면에 설치하고 있다. 이 더미랜드 14a도, 통상의 외부접속용랜드 14와 같이 상하대응하는 것끼리가 전기접속되어 있다. 그리고, 제5도의 예에서는, 상면측 IC 패키지 17의 리이드 19a를 통상의 외부접속용랜드 14에 배선 15으로 전기접속하여, 하면측 IC 패키지 17의 리이드 19b를 더미랜드 14a에 배선 15로 전기접속하고 있다.
이 실시예 4에 의하면, 공유불가의 리이드가 존재하는 경우에도 제3도와 제4도와같이 IC패키지를 다단실장하는 것이 가능해진다.
[실시예 5]
제7도 및 제8도는 본 발명의 실시예 5에 의한 반도체 장치를 나타내는 평면도이다. 제7도의 반도체 장치에 있어서, 기판 11은 , 제1도에 나타내는 실시예 1와 다르고, 개구부 12의 한변(제7도에 있어서는 하변)에 있어서, 개구부 12를 둘러싸지 않도록 삭제돈 형태로 되어있다. 또한, 제8도의 반도체 장치에 있어서도, 기판 11은, 제1도에 나타내는 실시예 1과 다르고 개구부 12의 대향2변(제8도에 있어서는 상변과 하변)에 있어서 개구부 12를 둘러싸지 않도록 삭제된 형태로 되어있다. 또, 제7도 및 제8도의 어느 한쪽의 반도체 장치에 있어서도, 그밖의 구성은 제1도, 제2도에 나타내는 반도체 장치와 완전히 같아서 제3도와 제4도 같은 다단실장으로 할 수 있다.
이 실시예 5에 의하면, 기판 11의 삭제부분의 분만 기판 11의 면적을 축소할 수 있다. 따라서, 머더보드상에 의 실장공간이 작게 완료하여, 장치효율을 향상시킬 수 있다.
[실시예 6]
제9도 및 제10도는 본 발명의 실시예 6에 의한 반도체 장치를 나타내는 부분평면도이다. 이것들의 반도체 장치는 어느것이나, 제5도에 나타내는 실시예 4와 같은 더미랜드 14a를 구비하고 있다. 단지, 제5도의 반도체 장치의 더미랜드 14a가 통상의 외부접속용랜드 14와 1열로 정렬배치되어 있는데 대하여, 제9도 및 제10도의 반도체 장치의 더미랜드 14a는 통상의 외부접속용랜드 14의 배열의 외측에 별도로 배열되어 있다. 제9도에서는 통상의 외부접속용랜드 14의 바로 옆에 더미랜드 14a가 오도록 배치되어 있고, 제10도로서는 통상의 외부접속용랜드 14와 더미랜드 14a가 번갈아서 지그재그형으로 되도록 배치되어 있다. 또, 제9도 및 제10도의 어느쪽의 반도체 장치에 있어서도, 그 밖의 구성은, 제5도에 나타내는 반도체 장치와 마찬가지이다.
이 실시예 6에 의하면, 상술한 실시예 4의 이점에 덧붙여, 다음과 같은 이점이 있다. 즉, 상하로 공유불가의 리이드가 다수 있는 경우, 제5도 같은 1열배치에서는 더미랜드 14a의 수가 소수에 한정되기 때문에 대응할 수 없게 된다. 그와 같은 경우라도, 제9도와 제10도와 같이 2열배치로서 더미랜드 14a를 별도에 배열하면 더미랜드 14a를 많이 설치하는 것이 가능하게 되기 때문에, 충분히 대응할 수 있다. 더욱 더미랜드 14a의 수를 늘리고 싶은 경우에는 3열이상배치로서 더비랜드 14a의 배열수를 늘리면 좋다. 또 제10도와 같이 지그재그형배치로 하는 것에 의해, 배선 15이 직선형이 좋으므로 배선이 하기 쉽게 된다.
[변형예]
또, 리이드 19의 형상은 스트레이트리이드에 한하지 않는다. 요는 리이드 19가 기판 11로 지지될때는 패키지 본체 18이 기판 11의 개구부 12에 반수용되는 리이드형상이어도 좋다. 그러면, 방열성을 희생으로 하는 일없이 박형화가 실현된다.
또한, 이 명세서로 말하는 반수용은, 패키지 본체 18가 기판 11의 개구부 12에 약반수용되는 경우뿐만아니라, 전부가 아니고 임의의 일부가 수용되는 경우를 함유하는 넓은 개념이다. 패키지 본체 18의 일부에서도 개구부 12의 외측으로 보출하여 있으면, 방열성의 저하를 가져오지 않고 또한 박형화에 기여하기 때문이다.
더욱, 기판 11의 상면측과 하면측의 패키지 본체 18의 양쪽이 개구부 12에 반수용되는 경우에 관해서 설명하였지만, 제11도에 도시한 바와 같이 어느 쪽인가 한쪽(제11도에서는 하면측)의 패키지 본체 18만이 개구부 12에 반수용되는 것이라도 좋다. 이 경우, 기판 11의 두께로서는, 한편의 패키지 본체 18를 반소용 할 수 있는 두께이면 족하므로, 기판 11을 비교적 얇게 형성할 수 있다. 일반적으로, 기판단보다 가판상의 도체패턴까지의 여백거리는 기판외형가공시의 신뢰성을 고려하면, 기판두께에 비례하는 것이 알려지고 있다. 따라서, 제11도의 경우, 기판두께를 비교적 얇게 할 수 있는 것으로, 상기 여백거리를 짧게 할 수 있어, 장치치수를 소형화하는 것이 가능하게 된다.
더욱, 리이드 19가 패키지 본체 18의 대향2변에서 나와 있는 경우에 관해서 설명하였으나, 4변에서 나와 있는 경우에 있어서도 실시예 5를 제외하고 똑같이 본 발명에 적용할 수 있다.
[발명의 효과]
본 발명의 청구항 1에 관한 반도체 장치에 의하면, 기판의 상면측과 하면측의 적어도 한쪽의 집적회로패키지를 기판의 개구부에 반수용한 형태로 양면 실장하고 있기 때문에, 방열성을 떨어뜨리는 일없이 장치의 박형화가 실현된다고 하는 효과가 있다.
본 발명의 청구항 2에 관한 반도체 장치에 의하면, 리이드를 스트레이트리이드로 하고 있기 때문에, 리이드가공의 시간을 생략한 뒤에 간편하게 기판 개구부에 의 반수용즉 박형실장이 실현할 수 있다하는 효과가 있다.
본 발명의 청구항 3에 관한 반도체 장치에 의하면, 기판의 편면측에 있어서 외부접속용단자상에 땜납범프를 구비하고 있으므로, 패키지를 다단화하여 실장밀도를 높이는 것이 용이하게 가능해진다고 하는 효과가 있다.
본 발명의 청구항 4에 관한 반도체 장치에 의하면, 접적회로패키지를 양면장치한 기판을 머더보드상에 다단장치하고 있기 때문에, 실장면적을 작게 할 수 있게 되어, 고밀도 실장이 실현된다고 하는 효과가 있다. 더구나 집적회로패키지를 양면장치한 기판이 박형화되어 있기 때문에, 이것을 다단실장하더라도 두께는 작게 끝난다고 하는 효과도 있다.
본 발명의 청구항 5에 관한 반도체 장치에 의하면, 집적회로패키지를 양면실장한 기판을 머더보드의 양면상에 다단실장하고 있기 때문에, 편면다단장치의 경우와 비교하여 더 고밀도실장을 실현할 수 있다고 하는 효과가 있다.
본 발명의 청구항 6에 관한 반도체 장치에 의하면, 상하에 다단실장되는 집적회로패키지에 공유불가의 리이드가 존재하는 경우 만으로도, 그 공유불가의 리이드의 한쪽을 더미리이드에 배선함에 의해 용이하게 집적회로패키지를 다단실장할 수 있다고 하는 효과가 있다.
본 발명의 청구항 7에 관한 반도체 장치에 의하면, 상기 공유불가의 리이드가 다수존재하는 경우라도, 여유를 갖고 대응할 수 있다고 하는 효과가 있다.
본 발명의 청구항 8에 관한 반도체 장치에 의하면, 지그재그형배치로 하는것에 의해 배선이 직선형으로 좋으므로 배선하기 쉽다고 하는 효과가 있다.
본 발명의 청구항 9에 관한 반도체 장치에 의하면, 기판의 삭제부분의 분만큼 기판면적을 축소할 수 있어서, 머더보드상에 의 장치공간의 작게 끝나기 때문에, 실장효율을 향상시킬 수 있다고 하는 효과가 있다.
본 발명의 청구항 10에 관한 반도체 장치의 제조방법에 의하면, 집적회로패키지를 양면실장한 기판을 머더보드의 양면에 다단실장하는 경우에, 다단의 기판이 겹쳐도, 제조도중에 그것이 머더보드의 이면으로부터 이탈하지는 않고, 확실히 양면실장이 가능해진다고 하는 효과가 있다.

Claims (3)

  1. 개구부를 가지는 기판과, 상기 개구부를 임하는 패키지 본체와, 해당패키지 본체로부터 표출하여 상기 개구부의 주연에서 상기 기판에 지지된 리이드를 가지고, 상기 개구부에 대하여 상기 기판의 상면측과 하면측과 배치된 집적회로 패키지를 구비하고, 상기 상면측과 하면측의 집적회로패키지의 적어도 한쪽은 사이 개구부에 반수용되어 있는 반도체 장치.
  2. 제1항에 있어서, 상기 리이드는 스트레이트리이드이고, 상기 기판의 상면측과 하면측에, 상하 대응하는 것끼리 전기적으로 접속되어 배치되고, 동일면측의 상기 리이드에 전기적으로 접속된 외부접속용 단자와, 상기 기판의 편면측에서 상기 외부접속용 단자위에 배치된 땜납범프 더 구비하는 반도체 장치.
  3. 머더보드의 편면상에 청구항 2기재의 반도체 장치를 여러개 겹쳐쌓는 제1공정을 구비하고, 해당 제1공정에서 상기 땜납범프는 공정 또는 고온땜납범프가 사용되고, 상기 땜납범프는 공정 또는 고온땜납범프가 사용되고, 상기 땜납범프와 타부와의 접촉부위에는 용제 또는 땜납페이스트가 공급되며, 상기 땜납범프를 용융시킴으로써 상기 제1공정에서 겹쳐 쌓아진 복수개의 반도체 장치를 상기 머더보드의 단면상에 접속고정하는 제2공정과, 상기 머더보드를 뒤집어, 상기 머더보드의 다른 편면상에 청구항 3기재의 반도체 장치를 복수개 겹쳐 쌓는 제3공정을 더 구비하고, 해당 제3공정에서 상기 땜납범프는 저온땜납범프가 사용되며, 상기 땜납범프와 타부와의 접촉부위에는 용제 또는 땜납페이스트가 공급되고, 상기 땜납범프를 용융시킴으로써 상기 제3공정으로 겹쳐 쌓여진 복수개의 반도체 장치를 상기 머더보드의 다른 한편상에 접속고정하는 제4공정을 더 구비하는 반도체 장치의 제조방법.
KR1019960056027A 1996-03-29 1996-11-21 반도체 장치 및 그 제조방법 KR100209250B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7694796 1996-03-29
JP96-076947 1996-03-29

Publications (2)

Publication Number Publication Date
KR970067801A KR970067801A (ko) 1997-10-13
KR100209250B1 true KR100209250B1 (ko) 1999-07-15

Family

ID=13619965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056027A KR100209250B1 (ko) 1996-03-29 1996-11-21 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5744862A (ko)
KR (1) KR100209250B1 (ko)
CN (1) CN1093318C (ko)
DE (1) DE19648728C2 (ko)
TW (1) TW338180B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6861290B1 (en) * 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6028352A (en) * 1997-06-13 2000-02-22 Irvine Sensors Corporation IC stack utilizing secondary leadframes
US5949135A (en) * 1997-07-15 1999-09-07 Mitsubishi Denki Kabushiki Kaisha Module mounted with semiconductor device
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP3857435B2 (ja) * 1998-08-31 2006-12-13 ローム株式会社 光半導体素子、光半導体素子の実装構造、および光半導体素子群の包装構造
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
US6160718A (en) * 1998-12-08 2000-12-12 Viking Components Multi-chip package with stacked chips and interconnect bumps
FR2789541B1 (fr) * 1999-02-05 2001-03-16 Novatec Sa Soc Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
US6392289B1 (en) 1999-04-15 2002-05-21 Micron Technology, Inc. Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same
KR20010066268A (ko) * 1999-12-31 2001-07-11 마이클 디. 오브라이언 적층형 반도체 패키지 및 그 제조방법
JP2001196534A (ja) 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
US6325552B1 (en) 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6713854B1 (en) * 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
JP2001339043A (ja) 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
US6475830B1 (en) 2000-07-19 2002-11-05 Cisco Technology, Inc. Flip chip and packaged memory module
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
JP2002305284A (ja) * 2001-02-05 2002-10-18 Mitsubishi Electric Corp 半導体装置積層構造体
AU2002250437A1 (en) * 2001-03-14 2002-09-24 Legacy Electronics, Inc. A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
DE10394239B4 (de) * 2003-05-20 2014-09-04 Infineon Technologies Ag Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
US7067910B2 (en) * 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
US7423885B2 (en) * 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7606049B2 (en) * 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7289327B2 (en) * 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US20060261449A1 (en) * 2005-05-18 2006-11-23 Staktek Group L.P. Memory module system and method
US7760513B2 (en) * 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US20060049513A1 (en) * 2004-09-03 2006-03-09 Staktek Group L.P. Thin module system and method with thermal management
US7511968B2 (en) * 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
JP4824327B2 (ja) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20060250780A1 (en) * 2005-05-06 2006-11-09 Staktek Group L.P. System component interposer
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
KR101923535B1 (ko) * 2012-06-28 2018-12-03 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6290959A (ja) * 1985-10-17 1987-04-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6373694A (ja) * 1986-09-17 1988-04-04 三菱電機株式会社 電子回路基板
JP2604175B2 (ja) * 1987-10-02 1997-04-30 財団法人半導体研究振興会 高速スイッチングサイリスタ
FR2630859B1 (fr) * 1988-04-27 1990-07-13 Thomson Composants Militaires Boitier ceramique multicouches a plusieurs puces de circuit-integre
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
AU6966391A (en) * 1989-11-22 1991-06-13 Tactical Fabs, Inc. High density multichip package
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips
EP0473796A4 (en) * 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
JPH04312992A (ja) * 1991-03-18 1992-11-04 Mitsubishi Electric Corp 半導体装置
JP2501266B2 (ja) * 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
JPH05185777A (ja) * 1992-01-08 1993-07-27 Ryoden Kasei Co Ltd Ｉｃカード
JPH06204400A (ja) * 1992-12-28 1994-07-22 Mitsubishi Electric Corp 半導体モジュール
JPH06275739A (ja) * 1993-03-23 1994-09-30 Sony Corp セラミック製アダプター及びセラミックパッケージ
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5521992A (en) * 1994-08-01 1996-05-28 Motorola, Inc. Molded optical interconnect
JP2630295B2 (ja) * 1995-02-28 1997-07-16 日本電気株式会社 マルチ・チップ・モジュール

Also Published As

Publication number Publication date
TW338180B (en) 1998-08-11
CN1093318C (zh) 2002-10-23
CN1160926A (zh) 1997-10-01
US5744862A (en) 1998-04-28
KR970067801A (ko) 1997-10-13
DE19648728C2 (de) 1999-03-25
DE19648728A1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
KR100209250B1 (ko) 반도체 장치 및 그 제조방법
US6169329B1 (en) Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US7408255B2 (en) Assembly for stacked BGA packages
US7994627B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2716012B2 (ja) 半導体パッケージ及びその実装方法
US8692386B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic device
US6683374B2 (en) Electronic component and process for producing the electronic component
US7786600B2 (en) Circuit substrate having circuit wire formed of conductive polarization particles, method of manufacturing the circuit substrate and semiconductor package having the circuit wire
JP3927783B2 (ja) 半導体部品
JPH04335555A (ja) 半導体装置用パッケージ
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
JP3195548B2 (ja) 半導体装置および半導体モジュールならびに半導体モジュールの製造方法
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
KR100469543B1 (ko) 반도체장치,반도체장치제조프로세스,다이입출력패턴재구성방법및다이-적응가능한반도체장치어셈블리설계방법
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법
KR200231862Y1 (ko) 반도체 패키지
US6297542B1 (en) Connecting a die in an integrated circuit module
KR200278534Y1 (ko) 칩 크기 패키지
JPH10233462A (ja) 半導体装置および基板ならびに半導体装置の実装構造
JP3766103B6 (ja) 標準化されたボンディング場所の方法と装置
JP2002270760A (ja) 電子部品、そのアセンブリ及びその製造方法
KR200278535Y1 (ko) 칩 크기 패키지
KR20000011420U (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee