JPS6379361A - 立設実装形半導体装置 - Google Patents
立設実装形半導体装置Info
- Publication number
- JPS6379361A JPS6379361A JP61223581A JP22358186A JPS6379361A JP S6379361 A JPS6379361 A JP S6379361A JP 61223581 A JP61223581 A JP 61223581A JP 22358186 A JP22358186 A JP 22358186A JP S6379361 A JPS6379361 A JP S6379361A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- leads
- lead
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000009434 installation Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000008188 pellet Substances 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に適用して特に有効な技６ｆ：ｒ
に関するもので、たとえば、高密度実装が要求される立
設実装形半導体装置に適用して有効な技術に関する。
に関するもので、たとえば、高密度実装が要求される立
設実装形半導体装置に適用して有効な技術に関する。
ンングルインライパノケージ（Ｓ Ｉ Ｌ）形半導体装
置等の立設実装形半導体Ｂ ｇについて記載されている
例としては、たとえば昭和５５年１月ｌ０日、株式会社
工業調査会発行ｒＩＣ化実装技術」（日本マイクロエレ
クトロニクス協会１）Ｐｉ３６〜Ｐ１３７がある。ここ
では、パッケージ構造としてセラミックのものおよびプ
ラスチックのものについて各々のパッケージ構造の長短
について説明されている。
置等の立設実装形半導体Ｂ ｇについて記載されている
例としては、たとえば昭和５５年１月ｌ０日、株式会社
工業調査会発行ｒＩＣ化実装技術」（日本マイクロエレ
クトロニクス協会１）Ｐｉ３６〜Ｐ１３７がある。ここ
では、パッケージ構造としてセラミックのものおよびプ
ラスチックのものについて各々のパッケージ構造の長短
について説明されている。
本発胡者は、立設実装形半導体装置のパッケージ構造に
ついて検討した。以下は、公知とされた技術ではないが
、本発明者によって検討された技術であり、その概要は
次の通りである。
ついて検討した。以下は、公知とされた技術ではないが
、本発明者によって検討された技術であり、その概要は
次の通りである。
すなわぢ、上記ＳＩＬ形の半導体装置ではパッケージの
一側面よりリードが突出されており、このリードの先端
を実装基板に設けられた挿入孔に挿入した状態で半田を
用いて固定する実装技術が知られている。ここで、上記
実装基板に穿孔される挿入孔としては、リード先端の加
工精度にともない直径が０．３ ＋ｎｍ程度の大きさの
ものが必要となる。
一側面よりリードが突出されており、このリードの先端
を実装基板に設けられた挿入孔に挿入した状態で半田を
用いて固定する実装技術が知られている。ここで、上記
実装基板に穿孔される挿入孔としては、リード先端の加
工精度にともない直径が０．３ ＋ｎｍ程度の大きさの
ものが必要となる。
ところが、実装基板にこのような大きさの挿入孔を多数
穿孔した場合には、実装基板上の配線の引き回し面積が
制約されることとなり、たとえ半導体装置側で高集積化
が図れたとしても、対応する実装基板側で配線が困難な
ために高密度実装が実現できなくなる場合もある。
穿孔した場合には、実装基板上の配線の引き回し面積が
制約されることとなり、たとえ半導体装置側で高集積化
が図れたとしても、対応する実装基板側で配線が困難な
ために高密度実装が実現できなくなる場合もある。
また、上記の実装技術では、実装基板の挿入孔の周囲に
電極を形成して半田付けを行うため、リードと電極との
接触面積が小さく、良好な電気特性が得られない場合が
ある。
電極を形成して半田付けを行うため、リードと電極との
接触面積が小さく、良好な電気特性が得られない場合が
ある。
本発明は、上記問題点に着目してなされたものであり、
その目的は高密度実装が可能でかつ実装信頼性の高い半
導体装置を提供することにある。
その目的は高密度実装が可能でかつ実装信頼性の高い半
導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、立設実装形半導体装置であって、パッケージ
から突出されるリードを実装基板の電極に対して面接触
状態で接合固定するものである。
から突出されるリードを実装基板の電極に対して面接触
状態で接合固定するものである。
上記した手段によれば、実装基板の挿通孔を小さくある
いは皆無にすることができるため、実装基板上の配線の
自由度を確保でき、高密度実装が可能となる。また、リ
ードと電極とが面接触状態で実装されるため、電気的信
頼性および実装強度を確保できる。
いは皆無にすることができるため、実装基板上の配線の
自由度を確保でき、高密度実装が可能となる。また、リ
ードと電極とが面接触状態で実装されるため、電気的信
頼性および実装強度を確保できる。
〔実施例１〕
第１図は本発明の一実施例である半導体装置を実装状、
態で示す斜視図、第２図はこの半導体装置の実装状態を
示す断面図、第３図はこの半導体装置のパッケージ本体
内部を示す説明図である。
態で示す斜視図、第２図はこの半導体装置の実装状態を
示す断面図、第３図はこの半導体装置のパッケージ本体
内部を示す説明図である。
本実施例１の半導体装置ｌは、エポキシ樹脂等の合成樹
脂でモールド成形されたパッケージ本体２と、該パッケ
ージ本体２の一端面から突出された複数の外部リード３
とを有している。
脂でモールド成形されたパッケージ本体２と、該パッケ
ージ本体２の一端面から突出された複数の外部リード３
とを有している。
パッケージ本体２の内部のほぼ中央においては、第２図
および第３図に示すように、上記外部り−ド３と連設さ
れた内部リード４上にたとえばポリイミド樹脂等の絶縁
板５が図示しない接着剤等の接合手段により取付けられ
ており、該絶縁板５の表面には半導体ベレット６が取付
けられている。
および第３図に示すように、上記外部り−ド３と連設さ
れた内部リード４上にたとえばポリイミド樹脂等の絶縁
板５が図示しない接着剤等の接合手段により取付けられ
ており、該絶縁板５の表面には半導体ベレット６が取付
けられている。
このように、本実施例１の半導体装置１はいわゆるタブ
レス方式により半導体ベレット６が装着されているもの
であり、内部リード４はたとえば第３図に示すように、
その一部が半導体ベレット６の下方に入り込むようにし
て延設形成され、絶縁板５および半導体ベレット６を支
持する構過となっている。
レス方式により半導体ベレット６が装着されているもの
であり、内部リード４はたとえば第３図に示すように、
その一部が半導体ベレット６の下方に入り込むようにし
て延設形成され、絶縁板５および半導体ベレット６を支
持する構過となっている。
半導体ベレット６０表面にはアルミニウム（Ａ４２）等
で形成されたパッド７が設けられており、このバッド７
と上記内部リード４とは金等からなる導電性のワイヤ８
がループ状に接続されており、これにより半導体ベレッ
ト６と内部リード４および外部リード３との電気的導通
が行われている。
で形成されたパッド７が設けられており、このバッド７
と上記内部リード４とは金等からなる導電性のワイヤ８
がループ状に接続されており、これにより半導体ベレッ
ト６と内部リード４および外部リード３との電気的導通
が行われている。
外部リード３は、たとえば第１図に示すように、パンケ
ージ本体２より突出されて該パッケージ本体２の立設延
長方向に沿って延設され、さらにその途中部分からこの
パッケージ本体２の立設方向に対して垂直方向に折曲成
形されているものである。ここで本実施例１では外部リ
ード３の先端は隣合う外部リード３同士が互いに反対方
向となるように、すなわち１本おきの外部リード３が同
方向となるように折曲されている。
ージ本体２より突出されて該パッケージ本体２の立設延
長方向に沿って延設され、さらにその途中部分からこの
パッケージ本体２の立設方向に対して垂直方向に折曲成
形されているものである。ここで本実施例１では外部リ
ード３の先端は隣合う外部リード３同士が互いに反対方
向となるように、すなわち１本おきの外部リード３が同
方向となるように折曲されている。
上記構造の半導体装置１は、たとえばまず所定のリード
フレーム（図示せず）を用意して、このリードフレーム
上の内部リード４を構成する所定位置に絶縁板５を取付
け、さらにこの絶縁板５の上に半導体ペレット６を接合
する。次に、半導体ペレット６のバッド７と内部リード
４とをワイヤボンディング法によりワイヤ８で接続した
後に、金型等で樹脂モールドによりパッケージ本体２を
形成し、さらに外１ｆｆｌ’Ｊ−ド３を上記の所定形状
に切断・成形して製造されるものである。
フレーム（図示せず）を用意して、このリードフレーム
上の内部リード４を構成する所定位置に絶縁板５を取付
け、さらにこの絶縁板５の上に半導体ペレット６を接合
する。次に、半導体ペレット６のバッド７と内部リード
４とをワイヤボンディング法によりワイヤ８で接続した
後に、金型等で樹脂モールドによりパッケージ本体２を
形成し、さらに外１ｆｆｌ’Ｊ−ド３を上記の所定形状
に切断・成形して製造されるものである。
この半導体装置１の実装基板９への装着は、たとえば以
下のようにして行われる。
下のようにして行われる。
まず、第２図に示すように裏面側に所定のプリント配線
１１の施された実装基板９が用意される。
１１の施された実装基板９が用意される。
ここでこの実装基板９について説明すると、実装基板９
の表面側すなわち半導体装置１の実装面側の所定位置に
は第１図に示すように、所定のプリント配線１２および
電極１３が形成されており、この電極１３から連設され
るプリント配線１２と裏面側のプリント配線１１とは実
装基板９０所定位置に設けられた貫通孔１４を経て半田
等によって電気的に接続されている。
の表面側すなわち半導体装置１の実装面側の所定位置に
は第１図に示すように、所定のプリント配線１２および
電極１３が形成されており、この電極１３から連設され
るプリント配線１２と裏面側のプリント配線１１とは実
装基板９０所定位置に設けられた貫通孔１４を経て半田
等によって電気的に接続されている。
ここで、本実施例１では上記貫通孔１４は実装基板９の
表裏面の導通を行うためのみに用いられるものである。
表裏面の導通を行うためのみに用いられるものである。
したがって、この貫通孔１４の直径はたとえば０．３
ｍｍ程度のもので十分である。したがって、実装基板９
の表裏面側に形成されるプリント配線１１．１２の引き
回しが複雑になったとしても、この貫通孔１４がプリン
ト配線１１あるいは１２の引き回しの障害となることが
なく、配線の自由度を向上させることができる。
ｍｍ程度のもので十分である。したがって、実装基板９
の表裏面側に形成されるプリント配線１１．１２の引き
回しが複雑になったとしても、この貫通孔１４がプリン
ト配線１１あるいは１２の引き回しの障害となることが
なく、配線の自由度を向上させることができる。
次に、上記実装基板９の電極１３の部分にそれぞれ対応
する半導体装置１の番外Ｂ ＋Ｊ−ド３の先端部分のリ
ード面を当接した状態で載置しリフロー工程に移送する
。リフロー工程で所定の加熱が行われると、予め実装基
板９の電極１３の表面に被着されていた半田（図示せず
）が溶融して外部リード３と電極１３との接合が行われ
、この半田が冷却硬化されると半導体装置１の実装基板
９への実装が完了する。
する半導体装置１の番外Ｂ ＋Ｊ−ド３の先端部分のリ
ード面を当接した状態で載置しリフロー工程に移送する
。リフロー工程で所定の加熱が行われると、予め実装基
板９の電極１３の表面に被着されていた半田（図示せず
）が溶融して外部リード３と電極１３との接合が行われ
、この半田が冷却硬化されると半導体装置１の実装基板
９への実装が完了する。
このように、本実施例１によれば以下の効果を得ること
ができる。
ができる。
（１）、パッケージ本体２より突出された外部リード３
をその先端のリード面で実装基板９の電極１３に接合す
る半導体装置１のａ造とすることにより、実装基板９の
側に設けられる貫通孔１４を実装基板９の表裏面のプリ
ント配線１１．１２の導通を行うためのみに使用できる
ため、貫通孔１４の径を小径とすることが可能となり、
実装基板９の表裏面のプリント配線１１または１２の引
き回しの自由度を向上させることができる。
をその先端のリード面で実装基板９の電極１３に接合す
る半導体装置１のａ造とすることにより、実装基板９の
側に設けられる貫通孔１４を実装基板９の表裏面のプリ
ント配線１１．１２の導通を行うためのみに使用できる
ため、貫通孔１４の径を小径とすることが可能となり、
実装基板９の表裏面のプリント配線１１または１２の引
き回しの自由度を向上させることができる。
（２）、上記（１）により、高密度実装の可能な半導体
装置ｌを提供することができる。
装置ｌを提供することができる。
（３）、上記（１）により、実装基板９の電極１３と外
部リード３とが面接触状態で導通されるため、半導体装
置１の実装状態における電気的信頼性を高めることがで
きる。
部リード３とが面接触状態で導通されるため、半導体装
置１の実装状態における電気的信頼性を高めることがで
きる。
（４）、パッケージ本体２より突出された外部リード３
を隣合う外部リード３とは反対方向に折曲することによ
り、各外部リード３の間隔を狭めることが可能となり、
半導体装置１の小形化を図ることができる。
を隣合う外部リード３とは反対方向に折曲することによ
り、各外部リード３の間隔を狭めることが可能となり、
半導体装置１の小形化を図ることができる。
（５）、上記（４）により、半導体装置１の実装状態を
安定させることができ、実装信頼性を高めることができ
る。
安定させることができ、実装信頼性を高めることができ
る。
〔実施例２〕
第４図は本発明の他の実施例である単導体装置を実装状
態で示す断面図である。
態で示す断面図である。
本実施例２の半導体装置２１は、実施例１で説馴した半
導体装置１とほぼ同様の構造を有するものであるが、外
ＲＩＪ−ド２３の折曲形状のみが異なるものである。
導体装置１とほぼ同様の構造を有するものであるが、外
ＲＩＪ−ド２３の折曲形状のみが異なるものである。
すなわち、本実施例２ては、パンケージ本体２より突出
された外部リード２３は、その突出部よりパンケージ本
体２３の立設延長方向に対して−旦所定の角度θで折曲
され、さらにその途中部分でパッケージ本体２の立設延
長方向に対して垂直となるように折曲成形されている。
された外部リード２３は、その突出部よりパンケージ本
体２３の立設延長方向に対して−旦所定の角度θで折曲
され、さらにその途中部分でパッケージ本体２の立設延
長方向に対して垂直となるように折曲成形されている。
したがって、本実施例２の半導体装置２１を実装状態で
パッケージ本体２の側面方向からみた場合には、第４図
に示すように外部リード２３は実装基板９に対して開脚
されて取付けられた状態となり、実装基板９上において
各電極１３を互いに離した位置に設けることができる。
パッケージ本体２の側面方向からみた場合には、第４図
に示すように外部リード２３は実装基板９に対して開脚
されて取付けられた状態となり、実装基板９上において
各電極１３を互いに離した位置に設けることができる。
このため、実装基板９上に半導体装置２１を実装した場
合に各電極１３間で半田ブリッヂ等（図示せず）が形成
され電気的短絡を生じることを防止でき、半導体装置２
１の実装における電気的信頼性をさらに向上させること
ができる。
合に各電極１３間で半田ブリッヂ等（図示せず）が形成
され電気的短絡を生じることを防止でき、半導体装置２
１の実装における電気的信頼性をさらに向上させること
ができる。
また、外部リード２３の途中部分が第４図に示すように
、開脚状態で実装されているため、強度的に安定した立
設実装状態を維持することができる。
、開脚状態で実装されているため、強度的に安定した立
設実装状態を維持することができる。
〔実施例３〕
第５図は本発明の他の実施例である半導体装置の実装状
態を示す断面図である。
態を示す断面図である。
本実施例３の半導体装置３１は、パッケージ本体２から
突出された外部リード３３が一部パッケージ本体２のリ
ード突出面に沿って折曲された後、所定部分でパッケー
ジ本体２の一側面側に略Ｊ字状に弯曲成形されたもので
ある。
突出された外部リード３３が一部パッケージ本体２のリ
ード突出面に沿って折曲された後、所定部分でパッケー
ジ本体２の一側面側に略Ｊ字状に弯曲成形されたもので
ある。
このように、本実施例３よれば、従来のＰＬＣＣ（プラ
スチックリーデツドチップキャリア）形の半導体装置の
パッケージ構造を大きく変更することなく、立設実装形
の高密度実装の可能な半導体装置３１を得ることができ
る。
スチックリーデツドチップキャリア）形の半導体装置の
パッケージ構造を大きく変更することなく、立設実装形
の高密度実装の可能な半導体装置３１を得ることができ
る。
〔実施例４〕
第６図は本発明の他の実施例である半導体装置の実装状
態を示す斜視図である。
態を示す斜視図である。
本実施例４０半導体装置４１は、腹数の単体のリードレ
スチップキャリア形（ＬＣＣ）の半導体装置４２ａ、４
２ｂ、４２ｃ （以下ｒＬＣＣ４２ａ、４２ｂ、４２Ｃ
Ｊという）を装着した状態の基板４３が一つの七ジ二−
ルとして半導体装置４１を形成している、いわゆる集合
形半導体装置であり、各単体のＬＣＣ４２ａ、４２ｂ、
４２ｃは基板４３上の図示しないプリント配線により互
いに電気的に導通され、これらのプリント配線は、さら
に基板４３の一部より突出されるリード４４と電気的に
接続されている。
スチップキャリア形（ＬＣＣ）の半導体装置４２ａ、４
２ｂ、４２ｃ （以下ｒＬＣＣ４２ａ、４２ｂ、４２Ｃ
Ｊという）を装着した状態の基板４３が一つの七ジ二−
ルとして半導体装置４１を形成している、いわゆる集合
形半導体装置であり、各単体のＬＣＣ４２ａ、４２ｂ、
４２ｃは基板４３上の図示しないプリント配線により互
いに電気的に導通され、これらのプリント配線は、さら
に基板４３の一部より突出されるリード４４と電気的に
接続されている。
ここで、本実施例４ではリード４４は基板４３の側面方
向からみてＬ字状に折曲成形されており、実装基板の電
極（第６図では図示せず）に対してリード４３の先端の
リード面を当接する状態で実装される。
向からみてＬ字状に折曲成形されており、実装基板の電
極（第６図では図示せず）に対してリード４３の先端の
リード面を当接する状態で実装される。
このように、本実施例４によれば集合形半導体装置にお
いても実装基板に対してリード面による面付実装を行う
ことができるため、上述の実施例１および実施例２と同
様に、実装基板の配線の自由度を増すことができ、その
結果実装密度を向上させることが可能となる。
いても実装基板に対してリード面による面付実装を行う
ことができるため、上述の実施例１および実施例２と同
様に、実装基板の配線の自由度を増すことができ、その
結果実装密度を向上させることが可能となる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、実施例４では
単体のＬＣＣ４２ａ。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、実施例４では
単体のＬＣＣ４２ａ。
４２ｂ、４２ｃを基板４３に装着した半導体装置４１に
ついて説明したが、このようなＬＣＣ以外にＰＬＣＣ等
の他の単体の半導体装置、さらにはペレットを装着した
ものであってもよい。
ついて説明したが、このようなＬＣＣ以外にＰＬＣＣ等
の他の単体の半導体装置、さらにはペレットを装着した
ものであってもよい。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、パッケージ本体のリード突出面を実装基板面
に対向させるようにして立設実装され、該リードと実装
基板上の電極とが面接触状態で接合固定される立設実装
形半導体装置構造とすることにより、実装基板の挿通孔
を小さくあるいは皆無にすることができるため、実装基
板上の配線の自由度を確保でき、高密度実装が可能とな
る。また、リードと電極とが面接触状態で実装されるた
め、電気的信頼性および実装強度を確保できる。
に対向させるようにして立設実装され、該リードと実装
基板上の電極とが面接触状態で接合固定される立設実装
形半導体装置構造とすることにより、実装基板の挿通孔
を小さくあるいは皆無にすることができるため、実装基
板上の配線の自由度を確保でき、高密度実装が可能とな
る。また、リードと電極とが面接触状態で実装されるた
め、電気的信頼性および実装強度を確保できる。
第１図は本発明の実施例１である半導体装置を実装状態
で示す斜視図、 第２図は実施例１の半導体装置の実装状態を示す断面図
、 第３図は実施例１の半導体装置のパッケージ本体内部を
示す説明図、 第４図は本発明の実施例２である半導体装ｌを示す断面
図、 第５図は本発明の実施例３である半導体装置の実装状態
を示す断面図、 第６図は本発明の実施例４である半導体装置の実装状態
を示す斜視図である。 １・・・半導体装置、２・・・パッケージ本体３ ・
・ ・外部リード、４ ・ ・ ・内部リード、５ ・
・・絶縁板、６・・・半導体ベレット、７・・・バンド
、８・・・ワイヤ、９・・・実装基板、１１．１２・・
・プリント配線、１３・・・電極、１４・・・貫通孔、
２１・・・半導体装置、２３・・・外部リード、３１・
・・半導体装置、３３・・・外部リード、４１・・・半
導体装置、４２ａ、４２ｂ、４２Ｃ−−・半導体装置単
体（ＬＣＣ）、４３ ・ ・ ・基板、４４ ・ ・
・ リード。 第 ４ 図 第５図 第 ６ 図
で示す斜視図、 第２図は実施例１の半導体装置の実装状態を示す断面図
、 第３図は実施例１の半導体装置のパッケージ本体内部を
示す説明図、 第４図は本発明の実施例２である半導体装ｌを示す断面
図、 第５図は本発明の実施例３である半導体装置の実装状態
を示す断面図、 第６図は本発明の実施例４である半導体装置の実装状態
を示す斜視図である。 １・・・半導体装置、２・・・パッケージ本体３ ・
・ ・外部リード、４ ・ ・ ・内部リード、５ ・
・・絶縁板、６・・・半導体ベレット、７・・・バンド
、８・・・ワイヤ、９・・・実装基板、１１．１２・・
・プリント配線、１３・・・電極、１４・・・貫通孔、
２１・・・半導体装置、２３・・・外部リード、３１・
・・半導体装置、３３・・・外部リード、４１・・・半
導体装置、４２ａ、４２ｂ、４２Ｃ−−・半導体装置単
体（ＬＣＣ）、４３ ・ ・ ・基板、４４ ・ ・
・ リード。 第 ４ 図 第５図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、パッケージ本体のリード突出面を実装基板面に対向
させるようにして立設実装され、該リードが実装基板上
の電極と面接触するように折曲成形されていることを特
徴とする立設実装形半導体装置。 ２、パッケージより突出されたリードがパッケージの裏
面方向にＪ字状に折曲されていることを特徴とする特許
請求の範囲第１項記載の立設実装形半導体装置。 ３、パッケージが配線基板であり、かつこの配線基板上
に二以上の単体の半導体装置またはペレットを装着して
なることを特徴とする特許請求の範囲第１項記載の立設
実装形半導体装置。 ４、パッケージ本体より突出されたリードがその途中部
分でパッケージの立設方向に対して垂直方向でかつリー
ド先端が互いに隣合うリードと反対方向となるように折
曲成形されていることを特徴とする特許請求の範囲第１
項記載の立設実装形半導体装置。 ５、パッケージ内に封止される半導体ペレットがパッケ
ージ内のリードの表面に装着された樹脂基板上に取付け
られ、該リードとペレットのパッドとがワイヤボンディ
ングにより電気的に導通されていることを特徴とする特
許請求の範囲第１項、第２項または第４項記載の立設実
装形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223581A JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61223581A JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6379361A true JPS6379361A (ja) | 1988-04-09 |
| JPH0821668B2 JPH0821668B2 (ja) | 1996-03-04 |
Family
ID=16800407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61223581A Expired - Fee Related JPH0821668B2 (ja) | 1986-09-24 | 1986-09-24 | 立設実装形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821668B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038363A (ja) * | 1989-06-05 | 1991-01-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH05160298A (ja) * | 1991-07-10 | 1993-06-25 | Mitsubishi Electric Corp | 面実装形パッケージ |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| JP2015060882A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | 電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4992960B2 (ja) | 2009-12-07 | 2012-08-08 | 株式会社村田製作所 | 高周波モジュール |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125848U (ja) * | 1977-03-16 | 1978-10-06 | ||
| JPS57128171U (ja) * | 1981-02-02 | 1982-08-10 | ||
| JPS58184849U (ja) * | 1982-06-01 | 1983-12-08 | 日本電気株式会社 | 半導体装置 |
| JPS6142855U (ja) * | 1984-08-22 | 1986-03-19 | 日本電気株式会社 | 半導体装置 |
| JPS61111155U (ja) * | 1984-05-31 | 1986-07-14 |
-
1986
- 1986-09-24 JP JP61223581A patent/JPH0821668B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125848U (ja) * | 1977-03-16 | 1978-10-06 | ||
| JPS57128171U (ja) * | 1981-02-02 | 1982-08-10 | ||
| JPS58184849U (ja) * | 1982-06-01 | 1983-12-08 | 日本電気株式会社 | 半導体装置 |
| JPS61111155U (ja) * | 1984-05-31 | 1986-07-14 | ||
| JPS6142855U (ja) * | 1984-08-22 | 1986-03-19 | 日本電気株式会社 | 半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038363A (ja) * | 1989-06-05 | 1991-01-16 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JPH05160298A (ja) * | 1991-07-10 | 1993-06-25 | Mitsubishi Electric Corp | 面実装形パッケージ |
| JP2862437B2 (ja) * | 1991-07-10 | 1999-03-03 | 三菱電機株式会社 | 面実装形パッケージ |
| US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
| JP2015060882A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | 電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821668B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608265A (en) | Encapsulated semiconductor device package having holes for electrically conductive material | |
| KR0127873B1 (ko) | 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지 | |
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| JPH10242360A (ja) | 半導体装置 | |
| JPH0570316B2 (ja) | ||
| US5309020A (en) | Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US5446317A (en) | Single in-line package for surface mounting | |
| KR19990006272A (ko) | 반도체 패키지 및 이것을 사용한 반도체 모듈 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPH0437585B2 (ja) | ||
| JP2803656B2 (ja) | 半導体装置 | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP3179414B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01232753A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP2670505B2 (ja) | 電子部品搭載用基板 | |
| JP2953893B2 (ja) | プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JP2001319943A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |