JPH04328849A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH04328849A
JPH04328849A JP9840991A JP9840991A JPH04328849A JP H04328849 A JPH04328849 A JP H04328849A JP 9840991 A JP9840991 A JP 9840991A JP 9840991 A JP9840991 A JP 9840991A JP H04328849 A JPH04328849 A JP H04328849A
Authority
JP
Japan
Prior art keywords
board
semiconductor device
qfp
package
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9840991A
Other languages
English (en)
Other versions
JP2922668B2 (ja
Inventor
Tomomi Hamada
浜田　智美
Seiji Takemura
竹村　誠次
Eitaro Nagai
永井　英太郎
Masataka Kawai
河井　優孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ryoden Kasei Co Ltd
Mitsubishi Electric Corp
Original Assignee
Ryoden Kasei Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ryoden Kasei Co Ltd, Mitsubishi Electric Corp filed Critical Ryoden Kasei Co Ltd
Priority to JP9840991A priority Critical patent/JP2922668B2/ja
Publication of JPH04328849A publication Critical patent/JPH04328849A/ja
Application granted granted Critical
Publication of JP2922668B2 publication Critical patent/JP2922668B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＰＧＡ（ピングリッ
ドアレイ）の基板構造及びランド形成に関するものであ
る。
【０００２】
【従来の技術】図２（ａ），（ｂ）は従来の半導体装置
用パッケージの平面図と側面図であり、図において、１
はＱＦＰ、２は基板、３はランド部、４は外部端子であ
り、基板２上にランド部３を介しＱＦＰ１を半田付し、
このＱＦＰ１の端子と基板の他面に格子状に配列された
外部端子４とが基板２上にあらかじめ配線された導体（
図示せず）によって接続されている。なお外部端子４は
半田を介して基板２に取り付けられている。
【０００３】
【発明が解決しようとする課題】従来の半導体装置用パ
ッケージは以上のように構成されており、基板の小型化
，外部端子の増加により、端子間ピッチが狭くなり、基
板外周部においてはＱＦＰの端子と外部端子を接続する
基板上の導体配線が困難になるという問題点があった。
【０００４】この発明は上記のような問題点を解消する
ためになされたもので、基板外周部への導体配線を容易
にすることを目的とする。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置用パッケージは、基板上にＱＦＰの端子を半田付する
ランド部を、基板の各辺に対して４５度の角度で配置し
たものである。
【０００６】
【作用】この発明においては、基板外周部の外部端子と
ＱＦＰ端子半田付ランドとの導体配線を容易にすること
ができる。
【０００７】
【実施例】以下、この発明の一実施例を図について説明
する。図１において、ＱＦＰ１を半田付するランド３が
基板２の各辺と４５度の角度で配置されており、その上
にＱＦＰ１が半田付されている。これにより、基板外周
部の外部端子４とＱＦＰ半田付ランド３との導体配線が
容易にできるものとなる。
【０００８】
【発明の効果】以上のようにこの発明によれば、ＱＦＰ
半田付ランドを基板に対して４５度の位置に形成するこ
とによって、ＱＦＰ半田付ランドと基板外周部の外部端
子との導体配線を容易に行えるという効果が得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を示す平面図である。
【図２】従来の半導体装置用パッケージの平面図（ａ）
とその側面図（ｂ）である。
【符号の説明】
１　　　　ＱＦＰ ２　　　　基板 ３　　　　ＱＦＰ半田付ランド ４　　　　外部端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　４角形の基板の一面側にＱＦＰパッケ
    ージを取り付けるランド及び配線が形成され、かつ他面
    に複数の外部端子を突設してなる半導体装置用パッケー
    ジにおいて、上記パッケージ取付用ランドを、基板の各
    辺に対して４５度の角度で斜めに配置することにより、
    外周部にある外部端子への配線を容易にしたことを特徴
    とする半導体装置用パッケージ。
JP9840991A 1991-04-30 1991-04-30 半導体装置用パッケージ Expired - Lifetime JP2922668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9840991A JP2922668B2 (ja) 1991-04-30 1991-04-30 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9840991A JP2922668B2 (ja) 1991-04-30 1991-04-30 半導体装置用パッケージ

Publications (2)

Publication Number Publication Date
JPH04328849A true JPH04328849A (ja) 1992-11-17
JP2922668B2 JP2922668B2 (ja) 1999-07-26

Family

ID=14219037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9840991A Expired - Lifetime JP2922668B2 (ja) 1991-04-30 1991-04-30 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JP2922668B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129046A (ja) * 2005-11-02 2007-05-24 Murata Mfg Co Ltd コンデンサアレイの実装構造
US9847299B2 (en) 2014-09-30 2017-12-19 Murata Manufacturing Co., Ltd. Semiconductor package and mounting structure thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129046A (ja) * 2005-11-02 2007-05-24 Murata Mfg Co Ltd コンデンサアレイの実装構造
US9847299B2 (en) 2014-09-30 2017-12-19 Murata Manufacturing Co., Ltd. Semiconductor package and mounting structure thereof

Also Published As

Publication number Publication date
JP2922668B2 (ja) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100209250B1 (ko) 반도체 장치 및 그 제조방법
US7288837B2 (en) Semiconductor device and its writing method
JP3927783B2 (ja) 半導体部品
JPH04328849A (ja) 半導体装置用パッケージ
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPH0216791A (ja) 混成集積回路装置
JP2760627B2 (ja) 半導体装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP3867875B2 (ja) 半導体装置
JPS59163842A (ja) 集積回路ソケツト積重ね実装構造
JP2785475B2 (ja) 半導体素子搭載用配線装置
JPH038366A (ja) 半導体装置用パッケージ
JPH09321218A (ja) 半導体装置およびその製造方法
JPH02214130A (ja) 電子素子実装用プリント基板
JPH02138766A (ja) 電子部品のパツケージ構造
JP2795520B2 (ja) 回路成形品
JPS6129164A (ja) 半導体装置
JPS6341036A (ja) 半導体装置
JPH01228155A (ja) 半導体装置
JPS615537A (ja) 半導体装置
JPH0297042A (ja) 電子部品搭載用基板
JPH09172129A (ja) 半導体装置およびその実装構造体
JPH04299560A (ja) 集積回路パッケージ
JP2005347547A (ja) 半導体素子の接続リードの半田付けのショート防止方法