JPH0568688B2 - - Google Patents
Info
- Publication number
- JPH0568688B2 JPH0568688B2 JP59063623A JP6362384A JPH0568688B2 JP H0568688 B2 JPH0568688 B2 JP H0568688B2 JP 59063623 A JP59063623 A JP 59063623A JP 6362384 A JP6362384 A JP 6362384A JP H0568688 B2 JPH0568688 B2 JP H0568688B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel electrode
- light
- display
- storage capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、アクテイブマトリツクス形表示装置
に用いる表示電極アレイに係り、特に、絶縁基板
上に薄膜トランジスタ（以下TFTと称する）ス
イツチを備えた画素電極をマトリツクス状に形成
して成る表示電極アレイに関する。
に用いる表示電極アレイに係り、特に、絶縁基板
上に薄膜トランジスタ（以下TFTと称する）ス
イツチを備えた画素電極をマトリツクス状に形成
して成る表示電極アレイに関する。
現在、液晶やEL等を用いた表示装置は、テレ
ビ表示やグラフイツクデイスプレイ等を指向し
た、大容量、高密度のアクテイブマトリツクス形
表示装置の開発・実用化がさかんである。この種
の表示装置では、クロストークのない高コントラ
スト表示が行なえるよう、各画素を駆動制御する
ための手段として、半導体スイツチが設けられて
いる。半導体スイツチとしては、単結晶Si基板上
に作成されたMOS形FETや、最近では、透過形
表示の可能な透明基板上に形成されたTFTなど
がある。
ビ表示やグラフイツクデイスプレイ等を指向し
た、大容量、高密度のアクテイブマトリツクス形
表示装置の開発・実用化がさかんである。この種
の表示装置では、クロストークのない高コントラ
スト表示が行なえるよう、各画素を駆動制御する
ための手段として、半導体スイツチが設けられて
いる。半導体スイツチとしては、単結晶Si基板上
に作成されたMOS形FETや、最近では、透過形
表示の可能な透明基板上に形成されたTFTなど
がある。
第１図はTFTアレイを用いた液晶表示パネル
の一般的構造を説明するための断面図で、スイツ
チ素子としてのTFT１および透明画素電極２が
形成された絶縁基板の透明基板３と、透明対向電
極４が形成された透明基板５との間に液晶６が挾
持されてパネルが構成される。TFT１はドレイ
ン電極７、ソース電極８、半導体膜９、ゲート絶
縁膜１０、ゲート電極１１および保護膜１２で構
成される。前記TFT１および透明画素電極２は
第２図に示すようにマトリツクス状に配列形成さ
れており、ゲート線１３およびドレイン線１４が
設けられる。ゲート線１３を順次走査すると共
に、これに同期してドレイン線に並列信号を与え
ると、画素電極２と対向電極４との間の液晶は、
順次駆動されて、画像などの表示が行なわれる。
信号電圧は液晶２′と蓄積電気容量３′に蓄積さ
れ、次の励起が行なわれるまで一定電位を保つ。
の一般的構造を説明するための断面図で、スイツ
チ素子としてのTFT１および透明画素電極２が
形成された絶縁基板の透明基板３と、透明対向電
極４が形成された透明基板５との間に液晶６が挾
持されてパネルが構成される。TFT１はドレイ
ン電極７、ソース電極８、半導体膜９、ゲート絶
縁膜１０、ゲート電極１１および保護膜１２で構
成される。前記TFT１および透明画素電極２は
第２図に示すようにマトリツクス状に配列形成さ
れており、ゲート線１３およびドレイン線１４が
設けられる。ゲート線１３を順次走査すると共
に、これに同期してドレイン線に並列信号を与え
ると、画素電極２と対向電極４との間の液晶は、
順次駆動されて、画像などの表示が行なわれる。
信号電圧は液晶２′と蓄積電気容量３′に蓄積さ
れ、次の励起が行なわれるまで一定電位を保つ。
第３図は第２図のTFTアレイ上の透明画素電
極２の配置を示す図で、ゲート線１３とドレイン
線１４の交差部にTFT１が設けられる。
極２の配置を示す図で、ゲート線１３とドレイン
線１４の交差部にTFT１が設けられる。
第４図ａ，ｂは、先に出願した従来技術で光し
やへい電極１５と画素電極２の重なりにより蓄積
電気容量１６を作つた例である。光しやへい電極
１５はハツチで、蓄積電気容量１６はクロスハツ
チで示してある。画素電極２と光しやへい電極１
５は異なるマスクで、フオトリソグラフイー、エ
ツチングされ、あるいは、マスクデポされるた
め、設計位置と若干ずれた位置に相互のパターン
が形成されることが多い。典型的には2μｍ程度
とされる。第４図ａでは、右に光しやへい電極が
ずれた場合１７、左にずれた場合１８、第４図ｂ
では、上に光しやへい電極１５がずれた場合１
９、下にずれた場合２０についてそれぞれ一点鎖
線１７，１９、破線１８，２０で示してある。
やへい電極１５と画素電極２の重なりにより蓄積
電気容量１６を作つた例である。光しやへい電極
１５はハツチで、蓄積電気容量１６はクロスハツ
チで示してある。画素電極２と光しやへい電極１
５は異なるマスクで、フオトリソグラフイー、エ
ツチングされ、あるいは、マスクデポされるた
め、設計位置と若干ずれた位置に相互のパターン
が形成されることが多い。典型的には2μｍ程度
とされる。第４図ａでは、右に光しやへい電極が
ずれた場合１７、左にずれた場合１８、第４図ｂ
では、上に光しやへい電極１５がずれた場合１
９、下にずれた場合２０についてそれぞれ一点鎖
線１７，１９、破線１８，２０で示してある。
第４図ａ１７、第４図ｂ１９のように、それぞ
れ右あるいは上にパターンがずれると、蓄積電気
容量はこの場合30％増え、TFT１が励起されて
いる時間に、ドレイン線１４を通じて供給される
信号が十分に蓄積電気容量に書き込まれない。ま
た、透明画素電極２が光しやへい電極１５にカバ
ーされる面積が増え、外部照明光の透過率が下が
り、画面全体が暗くなる。
れ右あるいは上にパターンがずれると、蓄積電気
容量はこの場合30％増え、TFT１が励起されて
いる時間に、ドレイン線１４を通じて供給される
信号が十分に蓄積電気容量に書き込まれない。ま
た、透明画素電極２が光しやへい電極１５にカバ
ーされる面積が増え、外部照明光の透過率が下が
り、画面全体が暗くなる。
第４図ａ１８、第４図ｂ２０のように、それぞ
れ左あるいは下にパターンがずれると、蓄積電気
容量がこの場合30％減り、蓄積電荷量も減るた
め、TFT１が励起されていない間の液晶層や
TFT１のリーク電流による画素電極２電位の電
圧降下が大きくなり、液晶層にかかる実効電圧が
下がる。この結果、表示コントラストが悪くな
る。
れ左あるいは下にパターンがずれると、蓄積電気
容量がこの場合30％減り、蓄積電荷量も減るた
め、TFT１が励起されていない間の液晶層や
TFT１のリーク電流による画素電極２電位の電
圧降下が大きくなり、液晶層にかかる実効電圧が
下がる。この結果、表示コントラストが悪くな
る。
以上述べてきたように、従来技術によるTFT
アレイの構造では、製造工程上のマスク合わせの
ずれにより、所期の性能を達せられず、また、同
一ロツト内でも、ウエハ毎に性能が異なるという
欠点があつた。
アレイの構造では、製造工程上のマスク合わせの
ずれにより、所期の性能を達せられず、また、同
一ロツト内でも、ウエハ毎に性能が異なるという
欠点があつた。
本発明は上記従来技術の欠点に鑑みてなされた
もので、性能の安定した、製造歩留りの高い表示
電極アレイを提供することを目的とする。
もので、性能の安定した、製造歩留りの高い表示
電極アレイを提供することを目的とする。
本発明は、絶縁基板上に、スイツチ素子として
のTFTを備えた画素電極がマトリツクス状に形
成して成るアクテイブマトリツクス形表示装置用
の表示電極アレイにおいて、少なくともTFTの
チヤネル部を覆い、所定電圧に固定された光しや
へい電極が設けられ、該光しやへい電極と、前記
画素電極の少なくとも１部あるいは該画素電極に
電気的に接続された領域の少なくとも１部が、絶
縁層を介して蓄積電気容量を成す構造を有し、か
つそれぞれの電極はマスクの合わせずれに対し、
前記蓄積電気容量が増減しないような相互関係の
形状となつていることを特徴とする表示電極アレ
イである。
のTFTを備えた画素電極がマトリツクス状に形
成して成るアクテイブマトリツクス形表示装置用
の表示電極アレイにおいて、少なくともTFTの
チヤネル部を覆い、所定電圧に固定された光しや
へい電極が設けられ、該光しやへい電極と、前記
画素電極の少なくとも１部あるいは該画素電極に
電気的に接続された領域の少なくとも１部が、絶
縁層を介して蓄積電気容量を成す構造を有し、か
つそれぞれの電極はマスクの合わせずれに対し、
前記蓄積電気容量が増減しないような相互関係の
形状となつていることを特徴とする表示電極アレ
イである。
以下図面を参照して本発明の実施例を詳細に説
明する。
明する。
第５図は本発明の一実施例の平面図ａおよび断
面図ｂである。１３はTFT１を励起させるため
のゲート線、１４はドレイン線である。光しやへ
い電極は１５−ａと１５−ｂに分かれ、画素電極
２との重なり部が蓄積電気容量１６−ａと１６−
ｂとなる。光しやへい電極１５−ａ，１５−ｂと
画素電極２のマスク合わせずれがあつて、容量１
６−ａが減つても、容量１６−ｂが増え、合計の
蓄積電気容量は変わらず、透明画素電極２が光し
やへい電極１５−ａ，１５−ｂに覆われる面積も
かわらず、外部照明光の透過率（開口率）もかわ
らない。
面図ｂである。１３はTFT１を励起させるため
のゲート線、１４はドレイン線である。光しやへ
い電極は１５−ａと１５−ｂに分かれ、画素電極
２との重なり部が蓄積電気容量１６−ａと１６−
ｂとなる。光しやへい電極１５−ａ，１５−ｂと
画素電極２のマスク合わせずれがあつて、容量１
６−ａが減つても、容量１６−ｂが増え、合計の
蓄積電気容量は変わらず、透明画素電極２が光し
やへい電極１５−ａ，１５−ｂに覆われる面積も
かわらず、外部照明光の透過率（開口率）もかわ
らない。
第６図は本発明の他の実施例の平面図ａと断面
図ｂである。光しやへい電極１５−ａ〜１５−ｄ
はつながつているが、蓄積電気容量は実質４個の
矩形に分かれ、１６−ａ，１６−ｂ，１６−ｃお
よび１６−ｄの合計となる。マスク合わせずれ
が、Ｘ、Ｙあるいは両方に起こつても、４つのう
ち１つないし２つの蓄積電気容量が減り、対向す
る他の１つないし２つの蓄積容量が増え、合計の
蓄積電気容量は変わらず、開口率も変わらない。
図ｂである。光しやへい電極１５−ａ〜１５−ｄ
はつながつているが、蓄積電気容量は実質４個の
矩形に分かれ、１６−ａ，１６−ｂ，１６−ｃお
よび１６−ｄの合計となる。マスク合わせずれ
が、Ｘ、Ｙあるいは両方に起こつても、４つのう
ち１つないし２つの蓄積電気容量が減り、対向す
る他の１つないし２つの蓄積容量が増え、合計の
蓄積電気容量は変わらず、開口率も変わらない。
第７図は本発明の他の実施例で、光しやへい電
極は１５−ａと１５−ｂに分かれる。蓄積電気容
量も１６−ａと１６−ｂに分かれ、マスク合わせ
ずれがあつても、互いに補償しあい、合計の蓄積
電気容量は変わらない。
極は１５−ａと１５−ｂに分かれる。蓄積電気容
量も１６−ａと１６−ｂに分かれ、マスク合わせ
ずれがあつても、互いに補償しあい、合計の蓄積
電気容量は変わらない。
第８図は本発明の他の実施例であり、光しやへ
い電極を１５−ａ，１５−ｂおよび１５−ｅに設
けることにより、蓄積電気容量は１６−ａ，１６
−ｂおよび１６−ｃに分かれる。マスク合わせず
れがあつても３つの電気容量は互いに補償しあ
い、合計の蓄積電気容量は変わらず、開口率も変
化しない。
い電極を１５−ａ，１５−ｂおよび１５−ｅに設
けることにより、蓄積電気容量は１６−ａ，１６
−ｂおよび１６−ｃに分かれる。マスク合わせず
れがあつても３つの電気容量は互いに補償しあ
い、合計の蓄積電気容量は変わらず、開口率も変
化しない。
以上透明画素電極２を一定形状にし、光しやへ
い電極１５の形状を工夫して、複数の電極の重な
り量が一定となる例を説明してきたが、光しやへ
い電極形状を一定として、透明画素電極の配置を
同様にすることによつても、等価な結果が得られ
る。
い電極１５の形状を工夫して、複数の電極の重な
り量が一定となる例を説明してきたが、光しやへ
い電極形状を一定として、透明画素電極の配置を
同様にすることによつても、等価な結果が得られ
る。
なお、TFTは、アモルフアスシリコンの他、
ポリシリコン、CdSe、Teを用いたものでもよ
く、絶縁層はSiN、SiO2、SixOyNzやポリイミド
等の有機絶縁膜でもよい。
ポリシリコン、CdSe、Teを用いたものでもよ
く、絶縁層はSiN、SiO2、SixOyNzやポリイミド
等の有機絶縁膜でもよい。
また、光しやへい電極としては、Al、Mo、Cr
等で光を透過しないものであればよい。
等で光を透過しないものであればよい。
更に、表示体としては、液晶に限定されること
はなく、EL、ECD等でもよい。
はなく、EL、ECD等でもよい。
以上述べたように本発明によれば、蓄積電気容
量を実質上複数個に分割し、分割されたそれぞれ
の蓄積電気容量が、マスク合わせのずれを互いに
補い合う構造とし、合計での蓄積電気容量が一定
で、また透明画素電極が光しやへい電極に覆われ
る面積も一定で、開口率も一定で、電気特性にむ
らがなく、製造歩留りの高い、大容量表示デバイ
スに適した表示電極アレイを提供するものであ
る。
量を実質上複数個に分割し、分割されたそれぞれ
の蓄積電気容量が、マスク合わせのずれを互いに
補い合う構造とし、合計での蓄積電気容量が一定
で、また透明画素電極が光しやへい電極に覆われ
る面積も一定で、開口率も一定で、電気特性にむ
らがなく、製造歩留りの高い、大容量表示デバイ
スに適した表示電極アレイを提供するものであ
る。
第１図は一般のアクテイブマトリツクス形表示
装置の一例を示す断面図、第２図は一般のTFT
アレイの構成の一例を説明するための回路図、第
３図は第２図のTFTアレイ上の電極配置の一例
を示す構成図、第４図は従来技術の問題点を説明
するための電極配置図、第５図は本発明の一実施
例を説明するための電極配置図、第６図〜第８図
はそれぞれ本発明の他の実施例を説明するための
電極配置図である。 １……TFT、２……透明画素電極、３……透
明基板、４……透明対向電極、６……液晶、１３
……ゲート線、１４……ドレイン線、１５，１５
−ａ〜１５−ｄ……光しやへい電極、１６，１６
−ａ〜１６−ｄ……蓄積電気容量。
装置の一例を示す断面図、第２図は一般のTFT
アレイの構成の一例を説明するための回路図、第
３図は第２図のTFTアレイ上の電極配置の一例
を示す構成図、第４図は従来技術の問題点を説明
するための電極配置図、第５図は本発明の一実施
例を説明するための電極配置図、第６図〜第８図
はそれぞれ本発明の他の実施例を説明するための
電極配置図である。 １……TFT、２……透明画素電極、３……透
明基板、４……透明対向電極、６……液晶、１３
……ゲート線、１４……ドレイン線、１５，１５
−ａ〜１５−ｄ……光しやへい電極、１６，１６
−ａ〜１６−ｄ……蓄積電気容量。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に、スイツチ素子としての薄膜ト
ランジスタを備えた画素電極がマトリツクス状に
形成して成るアクテイブマトリツクス形表示装置
用の表示電極アレイにおいて、 前記画素電極もしくは前記画素電極と電気的に
接続された領域と絶縁層を介して平面的に重なる
領域を有して蓄積容量を形成するように前記画素
電極もしくは前記画素電極と電気的に接続された
領域上もしくは下に配置される所定電位に接続さ
れた光しやへい電極を備え、 前記光しやへい電極は、前記光しやへい電極と
前記画素電極もしくは前記画素電極と電気的に接
続された領域との相対位置ずれに対して前記蓄積
容量を略一定とする形状となつていることを特徴
とする表示電極アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063623A JPS60207116A (ja) | 1984-03-31 | 1984-03-31 | 表示電極アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063623A JPS60207116A (ja) | 1984-03-31 | 1984-03-31 | 表示電極アレイ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24834994A Division JP2544089B2 (ja) | 1994-09-19 | 1994-09-19 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60207116A JPS60207116A (ja) | 1985-10-18 |
| JPH0568688B2 true JPH0568688B2 (ja) | 1993-09-29 |
Family
ID=13234639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59063623A Granted JPS60207116A (ja) | 1984-03-31 | 1984-03-31 | 表示電極アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207116A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0830794B2 (ja) * | 1986-06-20 | 1996-03-27 | 松下電器産業株式会社 | マトリクス型液晶表示装置 |
| JPS63175832A (ja) * | 1987-01-16 | 1988-07-20 | Hosiden Electronics Co Ltd | アクテイブマトリクス液晶表示装置 |
| JP2521752B2 (ja) * | 1987-05-11 | 1996-08-07 | 沖電気工業株式会社 | 液晶表示装置 |
| JP2536766B2 (ja) * | 1987-08-11 | 1996-09-18 | 旭硝子株式会社 | アクティブマトリックス型表示素子 |
| JPH0273329A (ja) * | 1988-09-09 | 1990-03-13 | Sharp Corp | 液晶表示装置 |
| JP2528967B2 (ja) * | 1989-07-04 | 1996-08-28 | シャープ株式会社 | アクティブマトリクス表示装置 |
| JPH0350527A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 薄膜トランジスタアレイ基板 |
| US5162933A (en) * | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| US5237436A (en) * | 1990-12-14 | 1993-08-17 | North American Philips Corporation | Active matrix electro-optic display device with light shielding layer and projection and color employing same |
| FR2679057B1 (fr) * | 1991-07-11 | 1995-10-20 | Morin Francois | Structure d'ecran a cristal liquide, a matrice active et a haute definition. |
| JPH06194687A (ja) * | 1992-10-30 | 1994-07-15 | Nec Corp | 透過型アクティブマトリクス型液晶素子 |
| FR2689287B1 (fr) * | 1992-03-30 | 1997-01-03 | France Telecom | Ecran d'affichage a masque optique et procede de realisation de cet ecran. |
| JP2596692B2 (ja) * | 1993-03-02 | 1997-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 散乱型液晶表示装置 |
| DE69433614T2 (de) * | 1993-07-13 | 2005-03-03 | Kabushiki Kaisha Toshiba | Anzeigevorrichtung mit aktiver matrix |
| TW413955B (en) * | 1997-10-18 | 2000-12-01 | Samsung Electronics Co Ltd | Liquid crystal displays and manufacturing methods thereof |
| JP4551049B2 (ja) | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| KR101344351B1 (ko) * | 2006-06-30 | 2013-12-24 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS597344A (ja) * | 1982-07-02 | 1984-01-14 | Seiko Epson Corp | アクテイブマトリクス型液晶表示装置 |
-
1984
- 1984-03-31 JP JP59063623A patent/JPS60207116A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS597344A (ja) * | 1982-07-02 | 1984-01-14 | Seiko Epson Corp | アクテイブマトリクス型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60207116A (ja) | 1985-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221425B2 (en) | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same | |
| KR100435819B1 (ko) | 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법 | |
| JPH0568688B2 (ja) | ||
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| JP4401551B2 (ja) | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 | |
| JPH05323365A (ja) | アクティブマトリックス液晶表示装置 | |
| US5796448A (en) | Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same | |
| US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| JP4392843B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶ディスプレイパネル | |
| US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH10125933A (ja) | 薄膜トランジスタ、液晶表示装置および液晶表示装置の製造方法 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPH0682826A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH1184359A (ja) | 液晶表示装置 | |
| US7349036B2 (en) | Liquid crystal display storage device and method of fabricating the same | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2638713B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH0239103B2 (ja) | ||
| US7477335B2 (en) | Liquid crystal display device and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |