JP4392843B2 - 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶ディスプレイパネル - Google Patents
薄膜トランジスタアレイ基板及びその製造方法、並びに液晶ディスプレイパネル Download PDFInfo
- Publication number
- JP4392843B2 JP4392843B2 JP2005293987A JP2005293987A JP4392843B2 JP 4392843 B2 JP4392843 B2 JP 4392843B2 JP 2005293987 A JP2005293987 A JP 2005293987A JP 2005293987 A JP2005293987 A JP 2005293987A JP 4392843 B2 JP4392843 B2 JP 4392843B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- layer
- drain electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 90
- 239000010409 thin film Substances 0.000 title claims description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 126
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 196
- 238000003860 storage Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 13
- 230000036961 partial effect Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
104,324,602,702,802…ドレイン電極
106,322,610,710,810…ソース電極
300…基板
304…蓄積コンデンサの下電極
306…接触金属パット
308,614,714,814…ゲート誘電体層
310…フォトレジスト層
312,318,606,706,806…遮光層
314,608,708,808…半導体層
316…ドープ半導体層
320…第3導電層
326…蓄積コンデンサ
328…蓄積コンデンサの下電極
330…保護層
332…透明導電層
332a…画素電極
332b…接触電極
712,812…チャネル
Claims (12)
- 基板と、
前記基板上に形成されたゲート電極と、
前記基板と前記ゲート電極とを覆うゲート誘電体層と、
前記ゲート誘電体層上に形成され、一方の側が前記ゲート電極を越えて延伸した、チャネルを有する半導体層と、
前記半導体層における他方の側の部分と電気的に接続され、前記ゲート電極に重なるようにして配置されたソース電極と、
前記半導体層における前記一方の側の前記ゲート電極を越えて延伸した部分と電気的に接続され、前記ゲート電極に重ならないようにして配置されたドレイン電極と
を備え、
前記半導体層下に配置され、前記ゲート誘電体層に隣接し、かつ、前記半導体層における前記一方の側の前記ゲート電極を越えて延伸した部分に重なるようにして配置された遮光層を備えることを特徴とする薄膜トランジスタアレイ基板。 - 前記遮光層は、不透明金属を含むことを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。
- 前記遮光層と前記ゲート誘電体層との間に介在するネガティブフォトレジスト層をさらに備えることを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。
- 前記ソース電極は、半弧状であり、一定の距離を有して前記ドレイン電極を囲むようにして配置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。 - 前記ドレイン電極は、L字形状を有しており、
前記ソース電極は、前記ドレイン電極と一定の距離を有する逆L字形状を有しており、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。 - 前記ドレイン電極は、四角形状を有しており、
前記ソース電極は、前記ドレイン電極と一定の距離を有するかぎ状であり、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項1に記載の薄膜トランジスタアレイ基板。 - 基板を用意するステップと、
前記基板の上にゲート電極を形成するステップと、
前記基板と前記ゲート電極とを覆うゲート誘電体層を形成するステップと、
前記ゲート誘電体層の上に遮光層を形成するステップと、
前記ゲート電極の上方に位置する前記遮光層の部分を取り除き、前記ゲート誘電体層上に開口部を形成するステップと、
前記ゲート誘電体層及び前記遮光層の上にチャネルを有する半導体層を形成し、前記半導体層を前記開口部に充填するステップと、
前記半導体層の上方にドープ半導体層を形成するステップと、
前記ドープ半導体層と前記半導体層の一方の側を、前記ゲート電極を越えて延伸させるようにパターン化するステップと、
前記パターン化されたドープ半導体層と半導体層をマスクとして用いて前記遮光層をエッチングするステップと、
前記半導体層における他方の側の部分と電気的に接続するソース電極を、前記ゲート電極に重なるようにして形成するステップと、
前記半導体層における前記一方の側の前記ゲート電極を越えて延伸した部分と電気的に接続するドレイン電極を、前記遮光層に重なるように、かつ、前記ゲート電極に重ならないようにして形成するステップと
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記ゲート電極の上方に位置する前記遮光層の部分を取り除くステップは、
前記遮光層を形成する前に、前記誘電体層の上にネガティブフォトレジスト層を形成するステップと、
前記ゲート電極をマスクとして用いて前記基板の背面から前記レジスト層を露光するステップと、
前記露光されていないレジスト層を取り除くと同時に、前記露光されていないレジスト層の上方に位置する前記遮光層を剥離するステップと
を含むことを特徴とする請求項7に記載の薄膜トランジスタ基板の製造方法。 - 第1基板と、前記第1基板に相対する第2基板と、前記第1基板の上に配置される薄膜トランジスタとを含む液晶ディスプレイパネルであって、
前記薄膜トランジスタは、
前記第1基板上に形成されたゲート電極と、
前記第1基板と前記ゲート電極とを覆うゲート誘電体層と、
前記ゲート誘電体層上に形成され、一方の側が前記ゲート電極を越えて延伸した、チャネルを有する半導体層と、
前記半導体層における他方の側の部分と電気的に接続され、前記ゲート電極に重なるようにして配置されたソース電極と、
前記半導体層における前記一方の側の前記ゲート電極を越えて延伸した部分と電気的に接続され、前記ゲート電極に重ならないようにして配置されたドレイン電極と、
前記第1基板と前記第2基板との間に介在される液晶層と
を備え、
前記半導体層下に配置され、前記ゲート誘電体層に隣接し、かつ、前記半導体層における前記一方の側の前記ゲート電極を越えて延伸した部分に重なるようにして配置された遮光層を備えることを特徴とする液晶ディスプレイパネル。 - 前記ソース電極は、半弧状であり、一定の距離を有して前記ドレイン電極を囲むようにして配置され、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項9に記載の液晶ディスプレイパネル。 - 前記ドレイン電極は、L字形状を有しており、
前記ソース電極は、前記ドレイン電極と一定の距離を有する逆L字形状を有しており、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項9に記載の液晶ディスプレイパネル。 - 前記ドレイン電極は、四角形状を有しており、
前記ソース電極は、前記ドレイン電極と一定の距離を有するかぎ状であり、
前記半導体層は、前記ソース電極及び前記ドレイン電極の下方に、前記半導体層の一部が前記ソース電極及び前記ドレイン電極に重なるようにして配置され、
前記ソース電極と前記ドレイン電極との間に配置された前記半導体層は、前記薄膜トランジスタの前記チャネルであることを特徴とする請求項9に記載の液晶ディスプレイパネル。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094102865A TWI279916B (en) | 2005-01-31 | 2005-01-31 | TFT array substrate of a LCD, LCD panel and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210876A JP2006210876A (ja) | 2006-08-10 |
JP4392843B2 true JP4392843B2 (ja) | 2010-01-06 |
Family
ID=36755621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005293987A Expired - Fee Related JP4392843B2 (ja) | 2005-01-31 | 2005-10-06 | 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶ディスプレイパネル |
Country Status (3)
Country | Link |
---|---|
US (2) | US7459725B2 (ja) |
JP (1) | JP4392843B2 (ja) |
TW (1) | TWI279916B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI476931B (zh) * | 2010-10-21 | 2015-03-11 | Au Optronics Corp | 薄膜電晶體與具有此薄膜電晶體的畫素結構 |
KR101929834B1 (ko) | 2011-07-25 | 2018-12-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 이를 갖는 액정 표시 장치, 및 박막 트랜지스터 기판의 제조 방법 |
JP6110693B2 (ja) * | 2012-03-14 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9059321B2 (en) * | 2012-05-14 | 2015-06-16 | International Business Machines Corporation | Buried channel field-effect transistors |
KR102067669B1 (ko) | 2012-11-06 | 2020-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20150070648A (ko) * | 2013-12-17 | 2015-06-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 |
CN103915509B (zh) * | 2014-03-25 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
TWI542016B (zh) * | 2014-10-03 | 2016-07-11 | 友達光電股份有限公司 | 薄膜電晶體及顯示面板 |
WO2022160216A1 (zh) * | 2021-01-28 | 2022-08-04 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
US5473168A (en) * | 1993-04-30 | 1995-12-05 | Sharp Kabushiki Kaisha | Thin film transistor |
US5866919A (en) * | 1996-04-16 | 1999-02-02 | Lg Electronics, Inc. | TFT array having planarized light shielding element |
US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
KR100269600B1 (ko) * | 1997-09-24 | 2000-10-16 | 김영환 | 박막트랜지스터의 제조방법 |
JP3292240B2 (ja) | 1998-10-21 | 2002-06-17 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
JP2001074927A (ja) * | 1999-09-07 | 2001-03-23 | Fuji Xerox Co Ltd | 着色膜の形成方法、駆動素子及び液晶表示装置 |
KR100551590B1 (ko) * | 2000-10-23 | 2006-02-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 잔상측정방법 |
JP2004241397A (ja) * | 2003-01-23 | 2004-08-26 | Dainippon Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
2005
- 2005-01-31 TW TW094102865A patent/TWI279916B/zh not_active IP Right Cessation
- 2005-10-06 JP JP2005293987A patent/JP4392843B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-23 US US11/337,642 patent/US7459725B2/en active Active
-
2008
- 2008-10-23 US US12/256,967 patent/US7662660B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7662660B2 (en) | 2010-02-16 |
TW200627646A (en) | 2006-08-01 |
US20060170048A1 (en) | 2006-08-03 |
JP2006210876A (ja) | 2006-08-10 |
US7459725B2 (en) | 2008-12-02 |
TWI279916B (en) | 2007-04-21 |
US20090047750A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4392843B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法、並びに液晶ディスプレイパネル | |
US8071985B2 (en) | Display device and method of manufacturing the same | |
US7884362B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
US7916229B2 (en) | Liquid crystal display device and method for fabricating the same | |
US7538850B2 (en) | Panel for display device, manufacturing method thereof and liquid crystal display | |
US20100144074A1 (en) | Method of fabricating an array substrate for liquid crystal display device | |
US8198149B2 (en) | Method for fabricating active device array substrate | |
US9224765B2 (en) | Fabricating method of array structure | |
US20090261342A1 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
US20090310048A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
JP5111758B2 (ja) | 薄膜トランジスタ | |
CN113394166B (zh) | 阵列基板的制作方法、阵列基板及显示面板 | |
US20050139922A1 (en) | Liquid crystal display device and manufacturing method thereof | |
US6853405B2 (en) | Method of fabricating liquid crystal display | |
US7705925B2 (en) | Method of manufacturing an array substrate for use in a LCD device | |
WO2014153958A1 (zh) | 阵列基板、阵列基板的制造方法以及显示装置 | |
KR101090246B1 (ko) | 박막 트랜지스터 표시판 | |
JPH1090655A (ja) | 表示装置 | |
WO2024139870A1 (zh) | 阵列基板及其制备方法、显示面板 | |
KR100647774B1 (ko) | 폴리 실리콘형 박막 트랜지스터 기판 및 제조 방법 | |
JP4019461B2 (ja) | カラー表示装置とその製造方法およびカラー液晶装置 | |
KR101189146B1 (ko) | 액정표시장치와 그 제조방법 | |
KR20070038331A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP3645769B2 (ja) | 反射型液晶表示装置 | |
KR20070069387A (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080606 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091009 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4392843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |