JPS597344A - アクテイブマトリクス型液晶表示装置 - Google Patents
アクテイブマトリクス型液晶表示装置Info
- Publication number
- JPS597344A JPS597344A JP57114969A JP11496982A JPS597344A JP S597344 A JPS597344 A JP S597344A JP 57114969 A JP57114969 A JP 57114969A JP 11496982 A JP11496982 A JP 11496982A JP S597344 A JPS597344 A JP S597344A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- thin film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン薄膜による薄膜トランジスタを用い
てアクティブマトリクス基板を構成したアクティブマト
リクス型液晶表示装置〜に関する。
てアクティブマトリクス基板を構成したアクティブマト
リクス型液晶表示装置〜に関する。
第1図1b+にアクティブマ) IJクス型液晶表示装
置のブロック図を示す。同図において、101〜104
はゲート線、105〜107 rj:データ線、108
〜110等は画素である。また、111はゲート線駆動
装置、112はデータ線駆動装置である。第1図1b+
は108〜110等の画素の構成を示す図である。第1
図1b1において、】13はゲート線、114はデータ
線、115はスイッチンク用トランジスタ、118,1
19はトランジスタ115の寄生容量、116は液晶、
120は液晶駆動電極、117は液晶116の共通電極
である。第1図Cα)のアクティブマトリクス型液晶表
示装置を用いて画像表示を行う場合、通常、ゲー(線1
01,102,103゜。。に(l−1:第1図1cl
の121.122,123のごとき信号が印加され、一
方、データ線105,106゜、。にはデータ信号12
4が各々の画素位置に応じて時分割サンプリングされて
印加される。即ち各画素は点順次駆動される。第1図f
clにおいて125は画素の共通電極電位であり、この
とき液晶表示体セル116は交流駆動されている。
置のブロック図を示す。同図において、101〜104
はゲート線、105〜107 rj:データ線、108
〜110等は画素である。また、111はゲート線駆動
装置、112はデータ線駆動装置である。第1図1b+
は108〜110等の画素の構成を示す図である。第1
図1b1において、】13はゲート線、114はデータ
線、115はスイッチンク用トランジスタ、118,1
19はトランジスタ115の寄生容量、116は液晶、
120は液晶駆動電極、117は液晶116の共通電極
である。第1図Cα)のアクティブマトリクス型液晶表
示装置を用いて画像表示を行う場合、通常、ゲー(線1
01,102,103゜。。に(l−1:第1図1cl
の121.122,123のごとき信号が印加され、一
方、データ線105,106゜、。にはデータ信号12
4が各々の画素位置に応じて時分割サンプリングされて
印加される。即ち各画素は点順次駆動される。第1図f
clにおいて125は画素の共通電極電位であり、この
とき液晶表示体セル116は交流駆動されている。
第1図+(11のアクティブマ)・リクス型液晶表示装
置は、ゲー来、単結晶シリコン基イJy、上に形成され
ており、スイッチング用トランジスタ115は単結晶M
(’I 8 トランジスタで形成されてし)だ。第2
図1b+は従来の準結晶シリコン基板上に形成された画
素の構成を示す図である。第2図(α)において113
νまゲート線、114はデータ線、J16は液晶、11
7は共通電極、201は単結晶MO8)ランジスタ、2
02は電荷保持用キャパシタ、203は単結晶シリコン
基板、204,205はM’OSトランジスタの寄生容
量をそれぞれ示す。
置は、ゲー来、単結晶シリコン基イJy、上に形成され
ており、スイッチング用トランジスタ115は単結晶M
(’I 8 トランジスタで形成されてし)だ。第2
図1b+は従来の準結晶シリコン基板上に形成された画
素の構成を示す図である。第2図(α)において113
νまゲート線、114はデータ線、J16は液晶、11
7は共通電極、201は単結晶MO8)ランジスタ、2
02は電荷保持用キャパシタ、203は単結晶シリコン
基板、204,205はM’OSトランジスタの寄生容
量をそれぞれ示す。
液晶116の容量値をCLC! 、電荷保持用キャパシ
タ202の容量値をCH116生容量205の容量値を
C81rゲート線駆動信号の振幅をVaとすると、ゲー
ト線駆動信号がハイ→ローと立ち下がる時に、第2図f
(L+の液晶駆動電極206の電位は、だけ低下させら
り、る。
タ202の容量値をCH116生容量205の容量値を
C81rゲート線駆動信号の振幅をVaとすると、ゲー
ト線駆動信号がハイ→ローと立ち下がる時に、第2図f
(L+の液晶駆動電極206の電位は、だけ低下させら
り、る。
面積が20000〜30000μ7222 である副
索において、にLC! 、 C;Hlの値はそれぞれC
L(! = 0.1〜帆2PF。
索において、にLC! 、 C;Hlの値はそれぞれC
L(! = 0.1〜帆2PF。
CH1=4〜IQPFであシ、単結晶シリコンM (l
8 トランジスタに対する駆動電圧VaはVo =
l(1〜+5Vである。従って、従来のシリコン基板上
に形成したアクティブマトリクス型液晶表示装置では寄
生容量C81が液晶容1dcLcと同等又はそit以上
であっても△V、は十分小さく抑えられていた。ところ
で、シリコン基板上に形成されたアクティブマトリクス
型液晶表示装置は、 「11シリコン基板の面積に限度があるため、得られる
表示装置の寸法にも制限が加えられる。即ち大型化が困
難である。
8 トランジスタに対する駆動電圧VaはVo =
l(1〜+5Vである。従って、従来のシリコン基板上
に形成したアクティブマトリクス型液晶表示装置では寄
生容量C81が液晶容1dcLcと同等又はそit以上
であっても△V、は十分小さく抑えられていた。ところ
で、シリコン基板上に形成されたアクティブマトリクス
型液晶表示装置は、 「11シリコン基板の面積に限度があるため、得られる
表示装置の寸法にも制限が加えられる。即ち大型化が困
難である。
(2′Iシリコン基板の単価が高いため、得られる表示
装置の製造コストが高くなる。その上、将来、製造工程
が簡単化される可能性は小さく、製造コストの低下は望
めない。
装置の製造コストが高くなる。その上、将来、製造工程
が簡単化される可能性は小さく、製造コストの低下は望
めない。
13+シリコン基板が不透明であるため、透過形の液晶
表示装置を作ることができず、表示のコントラストが悪
い。
表示装置を作ることができず、表示のコントラストが悪
い。
等の欠点を有する。とれらの欠点を改善し、安価で、寸
法が大きく、表示性能の優れたアクティブマ) IJク
ス型液晶表示装簡を得るため、最近、薄膜トランジスタ
をスイッチング用トランジスタとして用い、透明基板上
にiIT:i素を形成[7たマトリクス型液晶表示装置
σの開発が進められている。薄膜トランジスタを用いた
マトリクス型液晶表示装置の画素の4771成図を第2
図1b+に示す。2112図Cb1において、]、 I
3はゲート線、114はデータ線、116なま液晶、
117は共通’flイ1極、211は光膜トランジスタ
、212は電荷保持用キャノ々シク、213にL共通市
;極又は隣接する画素のゲート線に接続される端子、2
14及びj15は薄膜トランジスタ211の寄生容i、
216&よ液晶を、駆動する電極をそり、それ示す。第
2図1b+において、液晶116の容量値をCLO、電
荷保持用キャノくシタ212の容量値をan、、′#生
容量215の容量値を自2 、ゲート線駆動信号の振幅
をVGとすると、ゲート線駆動信号立ち下がり時におけ
る第2図1b+の液晶駆動電極216の電位低下tit
、” (:、C2 △V2−−−−−−−−−−−−−−−−・vGoo、
(21CIhC4−CH24−C,C2 となる。
法が大きく、表示性能の優れたアクティブマ) IJク
ス型液晶表示装簡を得るため、最近、薄膜トランジスタ
をスイッチング用トランジスタとして用い、透明基板上
にiIT:i素を形成[7たマトリクス型液晶表示装置
σの開発が進められている。薄膜トランジスタを用いた
マトリクス型液晶表示装置の画素の4771成図を第2
図1b+に示す。2112図Cb1において、]、 I
3はゲート線、114はデータ線、116なま液晶、
117は共通’flイ1極、211は光膜トランジスタ
、212は電荷保持用キャノ々シク、213にL共通市
;極又は隣接する画素のゲート線に接続される端子、2
14及びj15は薄膜トランジスタ211の寄生容i、
216&よ液晶を、駆動する電極をそり、それ示す。第
2図1b+において、液晶116の容量値をCLO、電
荷保持用キャノくシタ212の容量値をan、、′#生
容量215の容量値を自2 、ゲート線駆動信号の振幅
をVGとすると、ゲート線駆動信号立ち下がり時におけ
る第2図1b+の液晶駆動電極216の電位低下tit
、” (:、C2 △V2−−−−−−−−−−−−−−−−・vGoo、
(21CIhC4−CH24−C,C2 となる。
透明基板上にN膜トランジスタ列を形成1.たマトリク
ス型液晶表示装置は透過形で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタはその面積ができる限シ小さいこ
とが望ましい。従って、式12+において、CH2の値
はI:LOと同等又はそh以下に設定されるのが通常で
ある。第3図Cal 、 Ibl f用いて、ΔV2が
液晶表示及び液晶表示体に及ぼす悪影響を説明する。第
3図1711において、301は、第4図1(Zlの1
14に印加されているデータ信号であシ、い丑データ信
号はゼロである。)302は、第4図falの113に
印加されているゲート線駆動信号であり、その周期はT
、振幅はvOである。このとき、第2図1b+の液晶駆
動電極216の電位は第3図fcxlの303のように
変化する。即ち、ゲート線駆動信号302の立ち下がり
と同時に216の電位は共通電極電位304から△V2
だけ低下し、次にゲート線駆動信号が7・イとなってデ
ータの書き込みが行われる寸で保持される。ただし、こ
の間液晶116のリーク市、流により216の電位は共
通電極電位304に近ずくように変化する。結局、液晶
116には一定の実効電圧V[が加わることに々す、V
Eが液晶のしきい値電圧以上であれば、データがゼロで
あるにもかかわらず画素が点灯することになる。VLC
,の値は、△v2が大きい程犬きく、丑だ、△V2は式
+21で力えられるため寄生容量C82が大きい程大き
い。第2図1b+にもう一つの例を示す。第2図1b+
において、305はデータ線114に印加されるデータ
信号であり、共通電極電位306に関して上下対称な交
流信号である。307はゲート線駆動信号であり、その
周期はT、振幅はVGである。308は、液晶駆動電極
電位の変化を示しており、309は共通電極電位である
。ゲート線駆動信号307が)・イとなった時点でその
時のデータ信号が液晶駆動電極216Vc書き込まれる
。その後、−ゲート線駆動信号307が立ち下がると同
時に液晶側動電wL216の電位は△V2だけ低下し、
再びゲート線駆動信号がハイとなってデータの書き込み
が行われる寸で電位を保持する。ただし、この保持期間
中液晶116及び薄膜トランジスタ2】】のリーク電、
流により、液晶駆動電極216に貯えられた電荷は徐々
に放電される。第3図1b+において、308の波形は
、共通電極′「b−位309に関してその上下で面積は
等しくなく、共通電極電位よりvOだけ電圧の低い電位
310に関してその上下で面積が等しい。即ち、308
は完全な交流波形でなく、−vOだけ直流分が重畳され
た波形となっている。このため、第2図1b+の液晶1
16に直流電圧vOが印加され続けることとなり、液晶
の寿命は著しく劣下させられる。
ス型液晶表示装置は透過形で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタはその面積ができる限シ小さいこ
とが望ましい。従って、式12+において、CH2の値
はI:LOと同等又はそh以下に設定されるのが通常で
ある。第3図Cal 、 Ibl f用いて、ΔV2が
液晶表示及び液晶表示体に及ぼす悪影響を説明する。第
3図1711において、301は、第4図1(Zlの1
14に印加されているデータ信号であシ、い丑データ信
号はゼロである。)302は、第4図falの113に
印加されているゲート線駆動信号であり、その周期はT
、振幅はvOである。このとき、第2図1b+の液晶駆
動電極216の電位は第3図fcxlの303のように
変化する。即ち、ゲート線駆動信号302の立ち下がり
と同時に216の電位は共通電極電位304から△V2
だけ低下し、次にゲート線駆動信号が7・イとなってデ
ータの書き込みが行われる寸で保持される。ただし、こ
の間液晶116のリーク市、流により216の電位は共
通電極電位304に近ずくように変化する。結局、液晶
116には一定の実効電圧V[が加わることに々す、V
Eが液晶のしきい値電圧以上であれば、データがゼロで
あるにもかかわらず画素が点灯することになる。VLC
,の値は、△v2が大きい程犬きく、丑だ、△V2は式
+21で力えられるため寄生容量C82が大きい程大き
い。第2図1b+にもう一つの例を示す。第2図1b+
において、305はデータ線114に印加されるデータ
信号であり、共通電極電位306に関して上下対称な交
流信号である。307はゲート線駆動信号であり、その
周期はT、振幅はVGである。308は、液晶駆動電極
電位の変化を示しており、309は共通電極電位である
。ゲート線駆動信号307が)・イとなった時点でその
時のデータ信号が液晶駆動電極216Vc書き込まれる
。その後、−ゲート線駆動信号307が立ち下がると同
時に液晶側動電wL216の電位は△V2だけ低下し、
再びゲート線駆動信号がハイとなってデータの書き込み
が行われる寸で電位を保持する。ただし、この保持期間
中液晶116及び薄膜トランジスタ2】】のリーク電、
流により、液晶駆動電極216に貯えられた電荷は徐々
に放電される。第3図1b+において、308の波形は
、共通電極′「b−位309に関してその上下で面積は
等しくなく、共通電極電位よりvOだけ電圧の低い電位
310に関してその上下で面積が等しい。即ち、308
は完全な交流波形でなく、−vOだけ直流分が重畳され
た波形となっている。このため、第2図1b+の液晶1
16に直流電圧vOが印加され続けることとなり、液晶
の寿命は著しく劣下させられる。
本発明は上述の欠点を改善するものであり、その目的は
、薄膜トランジスタのゲー ト・ソース間及びゲート・
ドレイン間に存在する寄生容量が液晶表示装置の表示性
能に与える悪影響を除き、高信頼性を有するアクティブ
マトリクス型液晶表示装置を提供することにある。寸だ
、本発明の要旨は、第2図1711において、寄生容量
214−及び215の容量値が、電荷保持用キャパシタ
212及び液晶116の容品、値の和、即ち一画素分の
画素容lt1.値に対して一定の比率以下になるように
アクティブマトリクス型液晶表示装置を作ることにある
。
、薄膜トランジスタのゲー ト・ソース間及びゲート・
ドレイン間に存在する寄生容量が液晶表示装置の表示性
能に与える悪影響を除き、高信頼性を有するアクティブ
マトリクス型液晶表示装置を提供することにある。寸だ
、本発明の要旨は、第2図1711において、寄生容量
214−及び215の容量値が、電荷保持用キャパシタ
212及び液晶116の容品、値の和、即ち一画素分の
画素容lt1.値に対して一定の比率以下になるように
アクティブマトリクス型液晶表示装置を作ることにある
。
以下、本発明の詳細な説明する。第4しICa、+ 、
l/11に本発明の実施例を示す。第4図1alは透
明基板上にれル膜トランジスタを形成したマトリクス型
液晶表示装置の一画素を上から見た図である。同図にお
いて、416はゲートヤ丁!、41.9幻、データ線、
417は共通電極又は隣接する画素のデータ線、42
onrg 晶λ1AilijJ’Fiek 、 4 1
2 〜4 1 4 1d’lW 刀体 トランジスタ
、421〜422 ifコンタクトホールである。42
3の斜線部分に電荷保持用キャパシタ示形成される。第
4図1b+は第4図1(L+の断面図であり同一記号の
ものは同じものを示す。第2図1b+において、411
は透明基板(ガラス基板等)、412〜414は第]の
シリコン薄膜層、415はゲート酸化膜、416,41
7は第2のシリコン薄膜層、418は層間絶縁膜、41
9はアルミニウム合金等による配線層、420はI T
n等による透明雷、極をそノ1、それ示す。同図にも
・いて、412.414は”、%9′膜トランジスタの
ソース・ドレイン、416はゲートであり、419はデ
ータ線である。また、420及び417の間にηtりI
保持用キャパシタが形成さlしている。第3図141に
おいて液晶に印加される電圧波形303の実効値VEと
△V2との関係は次式で力えられる。
l/11に本発明の実施例を示す。第4図1alは透
明基板上にれル膜トランジスタを形成したマトリクス型
液晶表示装置の一画素を上から見た図である。同図にお
いて、416はゲートヤ丁!、41.9幻、データ線、
417は共通電極又は隣接する画素のデータ線、42
onrg 晶λ1AilijJ’Fiek 、 4 1
2 〜4 1 4 1d’lW 刀体 トランジスタ
、421〜422 ifコンタクトホールである。42
3の斜線部分に電荷保持用キャパシタ示形成される。第
4図1b+は第4図1(L+の断面図であり同一記号の
ものは同じものを示す。第2図1b+において、411
は透明基板(ガラス基板等)、412〜414は第]の
シリコン薄膜層、415はゲート酸化膜、416,41
7は第2のシリコン薄膜層、418は層間絶縁膜、41
9はアルミニウム合金等による配線層、420はI T
n等による透明雷、極をそノ1、それ示す。同図にも
・いて、412.414は”、%9′膜トランジスタの
ソース・ドレイン、416はゲートであり、419はデ
ータ線である。また、420及び417の間にηtりI
保持用キャパシタが形成さlしている。第3図141に
おいて液晶に印加される電圧波形303の実効値VEと
△V2との関係は次式で力えられる。
VFJ=に@△V2 ・・・(3)ただし、0(
K(]。データ信号がゼロであるときに液晶が点灯しな
い条件は、液晶のしきい値電圧をVT)Iとすると、次
式で力えられる。
K(]。データ信号がゼロであるときに液晶が点灯しな
い条件は、液晶のしきい値電圧をVT)Iとすると、次
式で力えられる。
V E (VTH* * −(41
式+21 、 +31 、141よシ、データ信号がゼ
ロのときに液晶が点灯しない条件は次のとうシである。
ロのときに液晶が点灯しない条件は次のとうシである。
ただし、Cs2. CLC,CI(2はそれぞれ第2図
1/+1における寄生容量215.液晶116.電荷保
持用キヤパソタ212の容量値である。第5図はツイス
テドネマチソク型液晶の電圧−コントラスト曲線の一例
であシ、横11i1+が液晶に印加される電圧の実効伜
、縦1QI+がコントラストである。こントラストは、
Jのとき黒、0のとき白を示す。同図でコントラストが
0.1となる501が液晶のしきい値電圧である。とこ
ろで、MCl5)ランジスタのゲート・ソース間W )
、1.、 CG S+ゲート・ドレイン間容噌:COD
は、ゲート・ソース間電圧VG、g 、ゲート・ドレイ
ン間電圧VODの関数として次式で力えられることが知
られている。(RL A R1! ?J Z l! 7
71 eVOL r 321ケCA1971参照〕 ただし、CowはMob )ランジスタの/−ト電極下
の酸化膜の船客1ff4、”TけMOS)ランジスタの
しきい値電圧である。薄膜トランジスタについても1(
il 、 +71と大体同様な関係式が成シ立つものと
考えられる。第2図f/+lておいて、薄膜トランジス
タ211全通して液晶駆動電極へのデータの書き込みが
終了1〜た時点では、ソース・ドレイン間電圧はゼロと
なり VGs== VGD * * d81の関
係が成立している。従って、弐F61 、 +71 、
+81より、このときゲート・ソース間寄生容量及び
ゲーox ト・ドレイン間寄生容量は共にTとなる。従ってデータ
信号がゼロのときに液晶が点灯しないための条件式+5
1は次のように書き換えられる。
1/+1における寄生容量215.液晶116.電荷保
持用キヤパソタ212の容量値である。第5図はツイス
テドネマチソク型液晶の電圧−コントラスト曲線の一例
であシ、横11i1+が液晶に印加される電圧の実効伜
、縦1QI+がコントラストである。こントラストは、
Jのとき黒、0のとき白を示す。同図でコントラストが
0.1となる501が液晶のしきい値電圧である。とこ
ろで、MCl5)ランジスタのゲート・ソース間W )
、1.、 CG S+ゲート・ドレイン間容噌:COD
は、ゲート・ソース間電圧VG、g 、ゲート・ドレイ
ン間電圧VODの関数として次式で力えられることが知
られている。(RL A R1! ?J Z l! 7
71 eVOL r 321ケCA1971参照〕 ただし、CowはMob )ランジスタの/−ト電極下
の酸化膜の船客1ff4、”TけMOS)ランジスタの
しきい値電圧である。薄膜トランジスタについても1(
il 、 +71と大体同様な関係式が成シ立つものと
考えられる。第2図f/+lておいて、薄膜トランジス
タ211全通して液晶駆動電極へのデータの書き込みが
終了1〜た時点では、ソース・ドレイン間電圧はゼロと
なり VGs== VGD * * d81の関
係が成立している。従って、弐F61 、 +71 、
+81より、このときゲート・ソース間寄生容量及び
ゲーox ト・ドレイン間寄生容量は共にTとなる。従ってデータ
信号がゼロのときに液晶が点灯しないための条件式+5
1は次のように書き換えられる。
ただj、、Coxは薄膜トランジスタのゲート酸化膜容
量であり、ゲート長′f:L、ゲート幅f:W、酸化膜
厚をTQC、酸化膜の比誘電率をε、真空の銹電率をC
0とすれば次式で与えられる。
量であり、ゲート長′f:L、ゲート幅f:W、酸化膜
厚をTQC、酸化膜の比誘電率をε、真空の銹電率をC
0とすれば次式で与えられる。
薄膜トランジスタによるアクティブマトリクス型液晶表
示装置を製造する際、用いる液晶のしきい値電圧VTH
、ゲート線駆動信号の振幅VGが与えられたとき、式(
91の条件を満たすようにCox 、 CLO、CH2
を設定することにより表示性能が優れたアクティブマl
−IJクス型液晶表示装置が得られる。
示装置を製造する際、用いる液晶のしきい値電圧VTH
、ゲート線駆動信号の振幅VGが与えられたとき、式(
91の条件を満たすようにCox 、 CLO、CH2
を設定することにより表示性能が優れたアクティブマl
−IJクス型液晶表示装置が得られる。
また、このようにして製造されたアクティブマトリクス
型液晶表示装愼においては、動作中液晶を劣下させるよ
うな直流電圧が液晶に加えられることはない。具体例を
挙げてみよう。いま、ゲート線駆動信号の振幅VGが2
0V、液晶のしきい値電圧VTRが2v、液晶固有の時
定数から決まる値Kが0.7.液晶容量eLoが帆2P
F、電荷保持用容+#CH。
型液晶表示装愼においては、動作中液晶を劣下させるよ
うな直流電圧が液晶に加えられることはない。具体例を
挙げてみよう。いま、ゲート線駆動信号の振幅VGが2
0V、液晶のしきい値電圧VTRが2v、液晶固有の時
定数から決まる値Kが0.7.液晶容量eLoが帆2P
F、電荷保持用容+#CH。
が002PF”であるものとすれば、薄膜トランジスタ
のゲート酸化膜容重、Cox 1l−1、Cox (0
,0667PF’でなくてはならない。ゲート酸化膜の
比誘電率εを3.9 、 :N空のg’a率ε0を8.
86 X lil ’ F/cy++ 、ゲート酸化膜
厚tax f 2000A 、スイッチング用薄膜トラ
ンジスタのゲート長をTJ11t7L Hゲート幅をw
ttmとする。このとき、Coz=LXWX6.92X
IIl (O00667よりL X W < 386
μm2となるように薄膜トランジスタの寸法り、Wを定
めれば、薄膜トランジスタの寄生容量によって、データ
信号ゼロのときに液晶が点灯するという弊害が生ずるこ
とはない。
のゲート酸化膜容重、Cox 1l−1、Cox (0
,0667PF’でなくてはならない。ゲート酸化膜の
比誘電率εを3.9 、 :N空のg’a率ε0を8.
86 X lil ’ F/cy++ 、ゲート酸化膜
厚tax f 2000A 、スイッチング用薄膜トラ
ンジスタのゲート長をTJ11t7L Hゲート幅をw
ttmとする。このとき、Coz=LXWX6.92X
IIl (O00667よりL X W < 386
μm2となるように薄膜トランジスタの寸法り、Wを定
めれば、薄膜トランジスタの寄生容量によって、データ
信号ゼロのときに液晶が点灯するという弊害が生ずるこ
とはない。
また、液晶が劣化するような直流電圧が液晶に印加され
ることはない。
ることはない。
以上述べたごとぐ、条件式19)を満足するようにアク
ティブマトリクス型液晶表示装置を役割することにより
、表示品質が優れ、信頼性の高いアクティブマトリクス
型液晶表示装置が得られる。
ティブマトリクス型液晶表示装置を役割することにより
、表示品質が優れ、信頼性の高いアクティブマトリクス
型液晶表示装置が得られる。
【図面の簡単な説明】
第1図IQ、+ 、 fb+ 、 lC1はアクティブ
マトリクス型液晶表示装置の概要を説明するだめの図。 第2図(czlは、浄結晶ンリコン基板」二に設けたア
クティブマトリクス型液晶表示装置の−・・画素を示し
た図。 第2図1b1は、透明基板上に設けたアクティブマトリ
クス型液晶表示装置の一画素を示した図。 第3図(αl 、 fb+は、従来のアクティブマトリ
クス型液晶表示装置の欠点を説明するだめの図。 第4図(αl 、 fb+は、本発明を適用したアクテ
ィブマトリクス型液晶表示装置の一音ISを7iモした
図1゜第5図は、液晶の電圧−コントラストの関係を示
した図。 以 上 出願人 株式金利h11!訪精工舎 」 (トン 第21! jθ/ θ13′(幻 (久) 4+1)(b7 第4図 コ〉トラスト −2(
マトリクス型液晶表示装置の概要を説明するだめの図。 第2図(czlは、浄結晶ンリコン基板」二に設けたア
クティブマトリクス型液晶表示装置の−・・画素を示し
た図。 第2図1b1は、透明基板上に設けたアクティブマトリ
クス型液晶表示装置の一画素を示した図。 第3図(αl 、 fb+は、従来のアクティブマトリ
クス型液晶表示装置の欠点を説明するだめの図。 第4図(αl 、 fb+は、本発明を適用したアクテ
ィブマトリクス型液晶表示装置の一音ISを7iモした
図1゜第5図は、液晶の電圧−コントラストの関係を示
した図。 以 上 出願人 株式金利h11!訪精工舎 」 (トン 第21! jθ/ θ13′(幻 (久) 4+1)(b7 第4図 コ〉トラスト −2(
Claims (1)
- 複数本のゲート線及び該ゲート線と直交する複数本のデ
ータ線を備え、その各交点に薄膜トランジスタを形成す
ると共に、前記各々の薄膜トランジスタに透明な沿晶駆
動電極を接続して成る第一の基板と、該第−の基板に対
向する第二の基板と、の間に液晶を介設して成るアクテ
ィブマトリクス型液晶表示装置において、前記液晶駆動
電極に振幅零のデータ信号を読み込んだ時に液晶に印加
される電圧の実効値が該液晶のしきい値電圧未満となる
ように、薄膜トランジスタの寄生容量、電荷保持用容敏
及び液晶容量の容量値に制限を設けたととを特徴とする
アクティブマトリクス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7247637A Division JP2554998B2 (ja) | 1995-09-26 | 1995-09-26 | アクティブマトリクス型液晶表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS597344A true JPS597344A (ja) | 1984-01-14 |
JPH06100745B2 JPH06100745B2 (ja) | 1994-12-12 |
Family
ID=14651107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11496982A Expired - Lifetime JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06100745B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
JPS60163091A (ja) * | 1984-02-03 | 1985-08-24 | セイコーエプソン株式会社 | 液晶表示体 |
JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
JPS61171083U (ja) * | 1985-04-09 | 1986-10-23 | ||
JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
JPS63216030A (ja) * | 1987-03-05 | 1988-09-08 | Asahi Glass Co Ltd | アクテイブマトリツクス液晶表示装置 |
EP0379249A2 (en) * | 1989-01-18 | 1990-07-25 | Philips Electronics Uk Limited | Active matrix-addressed display devices |
WO1990008340A1 (en) * | 1989-01-10 | 1990-07-26 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
EP0399846A2 (en) * | 1989-05-26 | 1990-11-28 | Sharp Kabushiki Kaisha | An active-matrix display device and a method for the production of the same |
JPH02291520A (ja) * | 1989-05-02 | 1990-12-03 | Toshiba Corp | 液晶表示装置 |
US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
-
1982
- 1982-07-02 JP JP11496982A patent/JPH06100745B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
SID82DIGEST=1982 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0463378B2 (ja) * | 1982-12-27 | 1992-10-09 | Tokyo Shibaura Electric Co | |
JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
JPS60163091A (ja) * | 1984-02-03 | 1985-08-24 | セイコーエプソン株式会社 | 液晶表示体 |
JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
JPH0568688B2 (ja) * | 1984-03-31 | 1993-09-29 | Tokyo Shibaura Electric Co | |
JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
US4789223A (en) * | 1985-03-28 | 1988-12-06 | Kabushiki Kaisha Toshiba | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes |
JPH0476458B2 (ja) * | 1985-03-28 | 1992-12-03 | Tokyo Shibaura Electric Co | |
JPS61171083U (ja) * | 1985-04-09 | 1986-10-23 | ||
JPS63216030A (ja) * | 1987-03-05 | 1988-09-08 | Asahi Glass Co Ltd | アクテイブマトリツクス液晶表示装置 |
JPH0827464B2 (ja) * | 1987-03-05 | 1996-03-21 | 旭硝子株式会社 | アクテイブマトリツクス液晶表示装置 |
US4968119A (en) * | 1989-01-10 | 1990-11-06 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
WO1990008340A1 (en) * | 1989-01-10 | 1990-07-26 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
US5132677A (en) * | 1989-01-18 | 1992-07-21 | U.S. Philips Corporation | Active matrix-addressed display devices |
EP0379249A2 (en) * | 1989-01-18 | 1990-07-25 | Philips Electronics Uk Limited | Active matrix-addressed display devices |
JPH02291520A (ja) * | 1989-05-02 | 1990-12-03 | Toshiba Corp | 液晶表示装置 |
EP0399846A2 (en) * | 1989-05-26 | 1990-11-28 | Sharp Kabushiki Kaisha | An active-matrix display device and a method for the production of the same |
US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
US5929463A (en) * | 1989-12-22 | 1999-07-27 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
Also Published As
Publication number | Publication date |
---|---|
JPH06100745B2 (ja) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101335050B (zh) | 移位寄存器及使用该移位寄存器的液晶显示器 | |
CN102800288B (zh) | 电子装置*** | |
KR101919673B1 (ko) | 어레이 기판, 액정 디스플레이 패널 및 구동방법 | |
US6982775B2 (en) | Liquid crystal display having reduced flicker | |
JPS597344A (ja) | アクテイブマトリクス型液晶表示装置 | |
US20130087781A1 (en) | Metal oxide thin film transistor | |
JPS6066236A (ja) | 液晶デイスプレイパネルの駆動法 | |
US11727881B2 (en) | Pixel circuit and display panel | |
CN111261104B (zh) | 一种像素电路及其驱动方法、显示面板 | |
US20230122370A1 (en) | Display panel | |
CN111243543B (zh) | Goa电路、tft基板、显示装置及电子设备 | |
CN109949757A (zh) | 扫描信号补偿方法、扫描信号补偿电路及显示器 | |
JPH07311390A (ja) | 液晶表示装置 | |
CN103018987A (zh) | 阵列基板及显示装置 | |
CN106502018A (zh) | 像素结构和显示面板 | |
CN105761676B (zh) | 像素电路、驱动方法、阵列基板、显示面板及显示装置 | |
TW594157B (en) | Display device | |
CN108877648A (zh) | 发光器件的驱动电路及其驱动方法以及显示装置 | |
US20040108987A1 (en) | System and method for reducing off-current in thin film transistor of liquid crystal display device | |
JPS58173794A (ja) | 表示装置 | |
US9001162B2 (en) | Display apparatus | |
JP2554998B2 (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
JP3637909B2 (ja) | 液晶装置の駆動方法 | |
JPH0289030A (ja) | 薄膜トランジスタマトリクス | |
WO2023159441A1 (zh) | 显示基板、其制作方法及显示装置 |