JPS597344A - アクテイブマトリクス型液晶表示装置 - Google Patents
アクテイブマトリクス型液晶表示装置Info
- Publication number
- JPS597344A JPS597344A JP57114969A JP11496982A JPS597344A JP S597344 A JPS597344 A JP S597344A JP 57114969 A JP57114969 A JP 57114969A JP 11496982 A JP11496982 A JP 11496982A JP S597344 A JPS597344 A JP S597344A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- thin film
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン薄膜による薄膜トランジスタを用い
てアクティブマトリクス基板を構成したアクティブマト
リクス型液晶表示装置〜に関する。
てアクティブマトリクス基板を構成したアクティブマト
リクス型液晶表示装置〜に関する。
第１図１ｂ＋にアクティブマ） ＩＪクス型液晶表示装
置のブロック図を示す。同図において、１０１〜１０４
はゲート線、１０５〜１０７ ｒｊ：データ線、１０８
〜１１０等は画素である。また、１１１はゲート線駆動
装置、１１２はデータ線駆動装置である。第１図１ｂ＋
は１０８〜１１０等の画素の構成を示す図である。第１
図１ｂ１において、】１３はゲート線、１１４はデータ
線、１１５はスイッチンク用トランジスタ、１１８，１
１９はトランジスタ１１５の寄生容量、１１６は液晶、
１２０は液晶駆動電極、１１７は液晶１１６の共通電極
である。第１図Ｃα）のアクティブマトリクス型液晶表
示装置を用いて画像表示を行う場合、通常、ゲー（線１
０１，１０２，１０３゜。。に（ｌ−１：第１図１ｃｌ
の１２１．１２２，１２３のごとき信号が印加され、一
方、データ線１０５，１０６゜、。にはデータ信号１２
４が各々の画素位置に応じて時分割サンプリングされて
印加される。即ち各画素は点順次駆動される。第１図ｆ
ｃｌにおいて１２５は画素の共通電極電位であり、この
とき液晶表示体セル１１６は交流駆動されている。
置のブロック図を示す。同図において、１０１〜１０４
はゲート線、１０５〜１０７ ｒｊ：データ線、１０８
〜１１０等は画素である。また、１１１はゲート線駆動
装置、１１２はデータ線駆動装置である。第１図１ｂ＋
は１０８〜１１０等の画素の構成を示す図である。第１
図１ｂ１において、】１３はゲート線、１１４はデータ
線、１１５はスイッチンク用トランジスタ、１１８，１
１９はトランジスタ１１５の寄生容量、１１６は液晶、
１２０は液晶駆動電極、１１７は液晶１１６の共通電極
である。第１図Ｃα）のアクティブマトリクス型液晶表
示装置を用いて画像表示を行う場合、通常、ゲー（線１
０１，１０２，１０３゜。。に（ｌ−１：第１図１ｃｌ
の１２１．１２２，１２３のごとき信号が印加され、一
方、データ線１０５，１０６゜、。にはデータ信号１２
４が各々の画素位置に応じて時分割サンプリングされて
印加される。即ち各画素は点順次駆動される。第１図ｆ
ｃｌにおいて１２５は画素の共通電極電位であり、この
とき液晶表示体セル１１６は交流駆動されている。
第１図＋（１１のアクティブマ）・リクス型液晶表示装
置は、ゲー来、単結晶シリコン基イＪｙ、上に形成され
ており、スイッチング用トランジスタ１１５は単結晶Ｍ
（’Ｉ ８ トランジスタで形成されてし）だ。第２
図１ｂ＋は従来の準結晶シリコン基板上に形成された画
素の構成を示す図である。第２図（α）において１１３
νまゲート線、１１４はデータ線、Ｊ１６は液晶、１１
７は共通電極、２０１は単結晶ＭＯ８）ランジスタ、２
０２は電荷保持用キャパシタ、２０３は単結晶シリコン
基板、２０４，２０５はＭ’ＯＳトランジスタの寄生容
量をそれぞれ示す。
置は、ゲー来、単結晶シリコン基イＪｙ、上に形成され
ており、スイッチング用トランジスタ１１５は単結晶Ｍ
（’Ｉ ８ トランジスタで形成されてし）だ。第２
図１ｂ＋は従来の準結晶シリコン基板上に形成された画
素の構成を示す図である。第２図（α）において１１３
νまゲート線、１１４はデータ線、Ｊ１６は液晶、１１
７は共通電極、２０１は単結晶ＭＯ８）ランジスタ、２
０２は電荷保持用キャパシタ、２０３は単結晶シリコン
基板、２０４，２０５はＭ’ＯＳトランジスタの寄生容
量をそれぞれ示す。
液晶１１６の容量値をＣＬＣ！ 、電荷保持用キャパシ
タ２０２の容量値をＣＨ１１６生容量２０５の容量値を
Ｃ８１ｒゲート線駆動信号の振幅をＶａとすると、ゲー
ト線駆動信号がハイ→ローと立ち下がる時に、第２図ｆ
（Ｌ＋の液晶駆動電極２０６の電位は、だけ低下させら
り、る。
タ２０２の容量値をＣＨ１１６生容量２０５の容量値を
Ｃ８１ｒゲート線駆動信号の振幅をＶａとすると、ゲー
ト線駆動信号がハイ→ローと立ち下がる時に、第２図ｆ
（Ｌ＋の液晶駆動電極２０６の電位は、だけ低下させら
り、る。
面積が２００００〜３００００μ７２２２ である副
索において、にＬＣ！ 、 Ｃ；Ｈｌの値はそれぞれＣ
Ｌ（！ ＝ ０．１〜帆２ＰＦ。
索において、にＬＣ！ 、 Ｃ；Ｈｌの値はそれぞれＣ
Ｌ（！ ＝ ０．１〜帆２ＰＦ。
ＣＨ１＝４〜ＩＱＰＦであシ、単結晶シリコンＭ （ｌ
８ トランジスタに対する駆動電圧ＶａはＶｏ ＝
ｌ（１〜＋５Ｖである。従って、従来のシリコン基板上
に形成したアクティブマトリクス型液晶表示装置では寄
生容量Ｃ８１が液晶容１ｄｃＬｃと同等又はそｉｔ以上
であっても△Ｖ、は十分小さく抑えられていた。ところ
で、シリコン基板上に形成されたアクティブマトリクス
型液晶表示装置は、 「１１シリコン基板の面積に限度があるため、得られる
表示装置の寸法にも制限が加えられる。即ち大型化が困
難である。
８ トランジスタに対する駆動電圧ＶａはＶｏ ＝
ｌ（１〜＋５Ｖである。従って、従来のシリコン基板上
に形成したアクティブマトリクス型液晶表示装置では寄
生容量Ｃ８１が液晶容１ｄｃＬｃと同等又はそｉｔ以上
であっても△Ｖ、は十分小さく抑えられていた。ところ
で、シリコン基板上に形成されたアクティブマトリクス
型液晶表示装置は、 「１１シリコン基板の面積に限度があるため、得られる
表示装置の寸法にも制限が加えられる。即ち大型化が困
難である。
（２′Ｉシリコン基板の単価が高いため、得られる表示
装置の製造コストが高くなる。その上、将来、製造工程
が簡単化される可能性は小さく、製造コストの低下は望
めない。
装置の製造コストが高くなる。その上、将来、製造工程
が簡単化される可能性は小さく、製造コストの低下は望
めない。
１３＋シリコン基板が不透明であるため、透過形の液晶
表示装置を作ることができず、表示のコントラストが悪
い。
表示装置を作ることができず、表示のコントラストが悪
い。
等の欠点を有する。とれらの欠点を改善し、安価で、寸
法が大きく、表示性能の優れたアクティブマ） ＩＪク
ス型液晶表示装簡を得るため、最近、薄膜トランジスタ
をスイッチング用トランジスタとして用い、透明基板上
にｉＩＴ：ｉ素を形成［７たマトリクス型液晶表示装置
σの開発が進められている。薄膜トランジスタを用いた
マトリクス型液晶表示装置の画素の４７７１成図を第２
図１ｂ＋に示す。２１１２図Ｃｂ１において、］、 Ｉ
３はゲート線、１１４はデータ線、１１６なま液晶、
１１７は共通’ｆｌイ１極、２１１は光膜トランジスタ
、２１２は電荷保持用キャノ々シク、２１３にＬ共通市
；極又は隣接する画素のゲート線に接続される端子、２
１４及びｊ１５は薄膜トランジスタ２１１の寄生容ｉ、
２１６＆よ液晶を、駆動する電極をそり、それ示す。第
２図１ｂ＋において、液晶１１６の容量値をＣＬＯ、電
荷保持用キャノくシタ２１２の容量値をａｎ、、′＃生
容量２１５の容量値を自２ 、ゲート線駆動信号の振幅
をＶＧとすると、ゲート線駆動信号立ち下がり時におけ
る第２図１ｂ＋の液晶駆動電極２１６の電位低下ｔｉｔ
、” （：、Ｃ２ △Ｖ２−−−−−−−−−−−−−−−−・ｖＧｏｏ、
（２１ＣＩｈＣ４−ＣＨ２４−Ｃ，Ｃ２ となる。
法が大きく、表示性能の優れたアクティブマ） ＩＪク
ス型液晶表示装簡を得るため、最近、薄膜トランジスタ
をスイッチング用トランジスタとして用い、透明基板上
にｉＩＴ：ｉ素を形成［７たマトリクス型液晶表示装置
σの開発が進められている。薄膜トランジスタを用いた
マトリクス型液晶表示装置の画素の４７７１成図を第２
図１ｂ＋に示す。２１１２図Ｃｂ１において、］、 Ｉ
３はゲート線、１１４はデータ線、１１６なま液晶、
１１７は共通’ｆｌイ１極、２１１は光膜トランジスタ
、２１２は電荷保持用キャノ々シク、２１３にＬ共通市
；極又は隣接する画素のゲート線に接続される端子、２
１４及びｊ１５は薄膜トランジスタ２１１の寄生容ｉ、
２１６＆よ液晶を、駆動する電極をそり、それ示す。第
２図１ｂ＋において、液晶１１６の容量値をＣＬＯ、電
荷保持用キャノくシタ２１２の容量値をａｎ、、′＃生
容量２１５の容量値を自２ 、ゲート線駆動信号の振幅
をＶＧとすると、ゲート線駆動信号立ち下がり時におけ
る第２図１ｂ＋の液晶駆動電極２１６の電位低下ｔｉｔ
、” （：、Ｃ２ △Ｖ２−−−−−−−−−−−−−−−−・ｖＧｏｏ、
（２１ＣＩｈＣ４−ＣＨ２４−Ｃ，Ｃ２ となる。
透明基板上にＮ膜トランジスタ列を形成１．たマトリク
ス型液晶表示装置は透過形で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタはその面積ができる限シ小さいこ
とが望ましい。従って、式１２＋において、ＣＨ２の値
はＩ：ＬＯと同等又はそｈ以下に設定されるのが通常で
ある。第３図Ｃａｌ 、 Ｉｂｌ ｆ用いて、ΔＶ２が
液晶表示及び液晶表示体に及ぼす悪影響を説明する。第
３図１７１１において、３０１は、第４図１（Ｚｌの１
１４に印加されているデータ信号であシ、い丑データ信
号はゼロである。）３０２は、第４図ｆａｌの１１３に
印加されているゲート線駆動信号であり、その周期はＴ
、振幅はｖＯである。このとき、第２図１ｂ＋の液晶駆
動電極２１６の電位は第３図ｆｃｘｌの３０３のように
変化する。即ち、ゲート線駆動信号３０２の立ち下がり
と同時に２１６の電位は共通電極電位３０４から△Ｖ２
だけ低下し、次にゲート線駆動信号が７・イとなってデ
ータの書き込みが行われる寸で保持される。ただし、こ
の間液晶１１６のリーク市、流により２１６の電位は共
通電極電位３０４に近ずくように変化する。結局、液晶
１１６には一定の実効電圧Ｖ［が加わることに々す、Ｖ
Ｅが液晶のしきい値電圧以上であれば、データがゼロで
あるにもかかわらず画素が点灯することになる。ＶＬＣ
，の値は、△ｖ２が大きい程犬きく、丑だ、△Ｖ２は式
＋２１で力えられるため寄生容量Ｃ８２が大きい程大き
い。第２図１ｂ＋にもう一つの例を示す。第２図１ｂ＋
において、３０５はデータ線１１４に印加されるデータ
信号であり、共通電極電位３０６に関して上下対称な交
流信号である。３０７はゲート線駆動信号であり、その
周期はＴ、振幅はＶＧである。３０８は、液晶駆動電極
電位の変化を示しており、３０９は共通電極電位である
。ゲート線駆動信号３０７が）・イとなった時点でその
時のデータ信号が液晶駆動電極２１６Ｖｃ書き込まれる
。その後、−ゲート線駆動信号３０７が立ち下がると同
時に液晶側動電ｗＬ２１６の電位は△Ｖ２だけ低下し、
再びゲート線駆動信号がハイとなってデータの書き込み
が行われる寸で電位を保持する。ただし、この保持期間
中液晶１１６及び薄膜トランジスタ２】】のリーク電、
流により、液晶駆動電極２１６に貯えられた電荷は徐々
に放電される。第３図１ｂ＋において、３０８の波形は
、共通電極′「ｂ−位３０９に関してその上下で面積は
等しくなく、共通電極電位よりｖＯだけ電圧の低い電位
３１０に関してその上下で面積が等しい。即ち、３０８
は完全な交流波形でなく、−ｖＯだけ直流分が重畳され
た波形となっている。このため、第２図１ｂ＋の液晶１
１６に直流電圧ｖＯが印加され続けることとなり、液晶
の寿命は著しく劣下させられる。
ス型液晶表示装置は透過形で用いられることが前提とな
るため、光を透過しないシリコン薄膜を用いて作られる
電荷保持用キャパシタはその面積ができる限シ小さいこ
とが望ましい。従って、式１２＋において、ＣＨ２の値
はＩ：ＬＯと同等又はそｈ以下に設定されるのが通常で
ある。第３図Ｃａｌ 、 Ｉｂｌ ｆ用いて、ΔＶ２が
液晶表示及び液晶表示体に及ぼす悪影響を説明する。第
３図１７１１において、３０１は、第４図１（Ｚｌの１
１４に印加されているデータ信号であシ、い丑データ信
号はゼロである。）３０２は、第４図ｆａｌの１１３に
印加されているゲート線駆動信号であり、その周期はＴ
、振幅はｖＯである。このとき、第２図１ｂ＋の液晶駆
動電極２１６の電位は第３図ｆｃｘｌの３０３のように
変化する。即ち、ゲート線駆動信号３０２の立ち下がり
と同時に２１６の電位は共通電極電位３０４から△Ｖ２
だけ低下し、次にゲート線駆動信号が７・イとなってデ
ータの書き込みが行われる寸で保持される。ただし、こ
の間液晶１１６のリーク市、流により２１６の電位は共
通電極電位３０４に近ずくように変化する。結局、液晶
１１６には一定の実効電圧Ｖ［が加わることに々す、Ｖ
Ｅが液晶のしきい値電圧以上であれば、データがゼロで
あるにもかかわらず画素が点灯することになる。ＶＬＣ
，の値は、△ｖ２が大きい程犬きく、丑だ、△Ｖ２は式
＋２１で力えられるため寄生容量Ｃ８２が大きい程大き
い。第２図１ｂ＋にもう一つの例を示す。第２図１ｂ＋
において、３０５はデータ線１１４に印加されるデータ
信号であり、共通電極電位３０６に関して上下対称な交
流信号である。３０７はゲート線駆動信号であり、その
周期はＴ、振幅はＶＧである。３０８は、液晶駆動電極
電位の変化を示しており、３０９は共通電極電位である
。ゲート線駆動信号３０７が）・イとなった時点でその
時のデータ信号が液晶駆動電極２１６Ｖｃ書き込まれる
。その後、−ゲート線駆動信号３０７が立ち下がると同
時に液晶側動電ｗＬ２１６の電位は△Ｖ２だけ低下し、
再びゲート線駆動信号がハイとなってデータの書き込み
が行われる寸で電位を保持する。ただし、この保持期間
中液晶１１６及び薄膜トランジスタ２】】のリーク電、
流により、液晶駆動電極２１６に貯えられた電荷は徐々
に放電される。第３図１ｂ＋において、３０８の波形は
、共通電極′「ｂ−位３０９に関してその上下で面積は
等しくなく、共通電極電位よりｖＯだけ電圧の低い電位
３１０に関してその上下で面積が等しい。即ち、３０８
は完全な交流波形でなく、−ｖＯだけ直流分が重畳され
た波形となっている。このため、第２図１ｂ＋の液晶１
１６に直流電圧ｖＯが印加され続けることとなり、液晶
の寿命は著しく劣下させられる。
本発明は上述の欠点を改善するものであり、その目的は
、薄膜トランジスタのゲー ト・ソース間及びゲート・
ドレイン間に存在する寄生容量が液晶表示装置の表示性
能に与える悪影響を除き、高信頼性を有するアクティブ
マトリクス型液晶表示装置を提供することにある。寸だ
、本発明の要旨は、第２図１７１１において、寄生容量
２１４−及び２１５の容量値が、電荷保持用キャパシタ
２１２及び液晶１１６の容品、値の和、即ち一画素分の
画素容ｌｔ１．値に対して一定の比率以下になるように
アクティブマトリクス型液晶表示装置を作ることにある
。
、薄膜トランジスタのゲー ト・ソース間及びゲート・
ドレイン間に存在する寄生容量が液晶表示装置の表示性
能に与える悪影響を除き、高信頼性を有するアクティブ
マトリクス型液晶表示装置を提供することにある。寸だ
、本発明の要旨は、第２図１７１１において、寄生容量
２１４−及び２１５の容量値が、電荷保持用キャパシタ
２１２及び液晶１１６の容品、値の和、即ち一画素分の
画素容ｌｔ１．値に対して一定の比率以下になるように
アクティブマトリクス型液晶表示装置を作ることにある
。
以下、本発明の詳細な説明する。第４しＩＣａ、＋ 、
ｌ／１１に本発明の実施例を示す。第４図１ａｌは透
明基板上にれル膜トランジスタを形成したマトリクス型
液晶表示装置の一画素を上から見た図である。同図にお
いて、４１６はゲートヤ丁！、４１．９幻、データ線、
４１７は共通電極又は隣接する画素のデータ線、４２
ｏｎｒｇ 晶λ１ＡｉｌｉｊＪ’Ｆｉｅｋ 、 ４ １
２ 〜４ １ ４ １ｄ’ｌＷ 刀体 トランジスタ
、４２１〜４２２ ｉｆコンタクトホールである。４２
３の斜線部分に電荷保持用キャパシタ示形成される。第
４図１ｂ＋は第４図１（Ｌ＋の断面図であり同一記号の
ものは同じものを示す。第２図１ｂ＋において、４１１
は透明基板（ガラス基板等）、４１２〜４１４は第］の
シリコン薄膜層、４１５はゲート酸化膜、４１６，４１
７は第２のシリコン薄膜層、４１８は層間絶縁膜、４１
９はアルミニウム合金等による配線層、４２０はＩ Ｔ
ｎ等による透明雷、極をそノ１、それ示す。同図にも
・いて、４１２．４１４は”、％９′膜トランジスタの
ソース・ドレイン、４１６はゲートであり、４１９はデ
ータ線である。また、４２０及び４１７の間にηｔりＩ
保持用キャパシタが形成さｌしている。第３図１４１に
おいて液晶に印加される電圧波形３０３の実効値ＶＥと
△Ｖ２との関係は次式で力えられる。
ｌ／１１に本発明の実施例を示す。第４図１ａｌは透
明基板上にれル膜トランジスタを形成したマトリクス型
液晶表示装置の一画素を上から見た図である。同図にお
いて、４１６はゲートヤ丁！、４１．９幻、データ線、
４１７は共通電極又は隣接する画素のデータ線、４２
ｏｎｒｇ 晶λ１ＡｉｌｉｊＪ’Ｆｉｅｋ 、 ４ １
２ 〜４ １ ４ １ｄ’ｌＷ 刀体 トランジスタ
、４２１〜４２２ ｉｆコンタクトホールである。４２
３の斜線部分に電荷保持用キャパシタ示形成される。第
４図１ｂ＋は第４図１（Ｌ＋の断面図であり同一記号の
ものは同じものを示す。第２図１ｂ＋において、４１１
は透明基板（ガラス基板等）、４１２〜４１４は第］の
シリコン薄膜層、４１５はゲート酸化膜、４１６，４１
７は第２のシリコン薄膜層、４１８は層間絶縁膜、４１
９はアルミニウム合金等による配線層、４２０はＩ Ｔ
ｎ等による透明雷、極をそノ１、それ示す。同図にも
・いて、４１２．４１４は”、％９′膜トランジスタの
ソース・ドレイン、４１６はゲートであり、４１９はデ
ータ線である。また、４２０及び４１７の間にηｔりＩ
保持用キャパシタが形成さｌしている。第３図１４１に
おいて液晶に印加される電圧波形３０３の実効値ＶＥと
△Ｖ２との関係は次式で力えられる。
ＶＦＪ＝に＠△Ｖ２ ・・・（３）ただし、０（
Ｋ（］。データ信号がゼロであるときに液晶が点灯しな
い条件は、液晶のしきい値電圧をＶＴ）Ｉとすると、次
式で力えられる。
Ｋ（］。データ信号がゼロであるときに液晶が点灯しな
い条件は、液晶のしきい値電圧をＶＴ）Ｉとすると、次
式で力えられる。
Ｖ Ｅ （ＶＴＨ＊ ＊ −（４１
式＋２１ 、 ＋３１ 、１４１よシ、データ信号がゼ
ロのときに液晶が点灯しない条件は次のとうシである。
ロのときに液晶が点灯しない条件は次のとうシである。
ただし、Ｃｓ２． ＣＬＣ，ＣＩ（２はそれぞれ第２図
１／＋１における寄生容量２１５．液晶１１６．電荷保
持用キヤパソタ２１２の容量値である。第５図はツイス
テドネマチソク型液晶の電圧−コントラスト曲線の一例
であシ、横１１ｉ１＋が液晶に印加される電圧の実効伜
、縦１ＱＩ＋がコントラストである。こントラストは、
Ｊのとき黒、０のとき白を示す。同図でコントラストが
０．１となる５０１が液晶のしきい値電圧である。とこ
ろで、ＭＣｌ５）ランジスタのゲート・ソース間Ｗ ）
、１．、 ＣＧ Ｓ＋ゲート・ドレイン間容噌：ＣＯＤ
は、ゲート・ソース間電圧ＶＧ、ｇ 、ゲート・ドレイ
ン間電圧ＶＯＤの関数として次式で力えられることが知
られている。（ＲＬ Ａ Ｒ１！ ？Ｊ Ｚ ｌ！ ７
７１ ｅＶＯＬ ｒ ３２１ケＣＡ１９７１参照〕 ただし、ＣｏｗはＭｏｂ ）ランジスタの／−ト電極下
の酸化膜の船客１ｆｆ４、”ＴけＭＯＳ）ランジスタの
しきい値電圧である。薄膜トランジスタについても１（
ｉｌ 、 ＋７１と大体同様な関係式が成シ立つものと
考えられる。第２図ｆ／＋ｌておいて、薄膜トランジス
タ２１１全通して液晶駆動電極へのデータの書き込みが
終了１〜た時点では、ソース・ドレイン間電圧はゼロと
なり ＶＧｓ＝＝ ＶＧＤ ＊ ＊ ｄ８１の関
係が成立している。従って、弐Ｆ６１ 、 ＋７１ 、
＋８１より、このときゲート・ソース間寄生容量及び
ゲーｏｘ ト・ドレイン間寄生容量は共にＴとなる。従ってデータ
信号がゼロのときに液晶が点灯しないための条件式＋５
１は次のように書き換えられる。
１／＋１における寄生容量２１５．液晶１１６．電荷保
持用キヤパソタ２１２の容量値である。第５図はツイス
テドネマチソク型液晶の電圧−コントラスト曲線の一例
であシ、横１１ｉ１＋が液晶に印加される電圧の実効伜
、縦１ＱＩ＋がコントラストである。こントラストは、
Ｊのとき黒、０のとき白を示す。同図でコントラストが
０．１となる５０１が液晶のしきい値電圧である。とこ
ろで、ＭＣｌ５）ランジスタのゲート・ソース間Ｗ ）
、１．、 ＣＧ Ｓ＋ゲート・ドレイン間容噌：ＣＯＤ
は、ゲート・ソース間電圧ＶＧ、ｇ 、ゲート・ドレイ
ン間電圧ＶＯＤの関数として次式で力えられることが知
られている。（ＲＬ Ａ Ｒ１！ ？Ｊ Ｚ ｌ！ ７
７１ ｅＶＯＬ ｒ ３２１ケＣＡ１９７１参照〕 ただし、ＣｏｗはＭｏｂ ）ランジスタの／−ト電極下
の酸化膜の船客１ｆｆ４、”ＴけＭＯＳ）ランジスタの
しきい値電圧である。薄膜トランジスタについても１（
ｉｌ 、 ＋７１と大体同様な関係式が成シ立つものと
考えられる。第２図ｆ／＋ｌておいて、薄膜トランジス
タ２１１全通して液晶駆動電極へのデータの書き込みが
終了１〜た時点では、ソース・ドレイン間電圧はゼロと
なり ＶＧｓ＝＝ ＶＧＤ ＊ ＊ ｄ８１の関
係が成立している。従って、弐Ｆ６１ 、 ＋７１ 、
＋８１より、このときゲート・ソース間寄生容量及び
ゲーｏｘ ト・ドレイン間寄生容量は共にＴとなる。従ってデータ
信号がゼロのときに液晶が点灯しないための条件式＋５
１は次のように書き換えられる。
ただｊ、、Ｃｏｘは薄膜トランジスタのゲート酸化膜容
量であり、ゲート長′ｆ：Ｌ、ゲート幅ｆ：Ｗ、酸化膜
厚をＴＱＣ、酸化膜の比誘電率をε、真空の銹電率をＣ
０とすれば次式で与えられる。
量であり、ゲート長′ｆ：Ｌ、ゲート幅ｆ：Ｗ、酸化膜
厚をＴＱＣ、酸化膜の比誘電率をε、真空の銹電率をＣ
０とすれば次式で与えられる。
薄膜トランジスタによるアクティブマトリクス型液晶表
示装置を製造する際、用いる液晶のしきい値電圧ＶＴＨ
、ゲート線駆動信号の振幅ＶＧが与えられたとき、式（
９１の条件を満たすようにＣｏｘ 、 ＣＬＯ、ＣＨ２
を設定することにより表示性能が優れたアクティブマｌ
−ＩＪクス型液晶表示装置が得られる。
示装置を製造する際、用いる液晶のしきい値電圧ＶＴＨ
、ゲート線駆動信号の振幅ＶＧが与えられたとき、式（
９１の条件を満たすようにＣｏｘ 、 ＣＬＯ、ＣＨ２
を設定することにより表示性能が優れたアクティブマｌ
−ＩＪクス型液晶表示装置が得られる。
また、このようにして製造されたアクティブマトリクス
型液晶表示装愼においては、動作中液晶を劣下させるよ
うな直流電圧が液晶に加えられることはない。具体例を
挙げてみよう。いま、ゲート線駆動信号の振幅ＶＧが２
０Ｖ、液晶のしきい値電圧ＶＴＲが２ｖ、液晶固有の時
定数から決まる値Ｋが０．７．液晶容量ｅＬｏが帆２Ｐ
Ｆ、電荷保持用容＋＃ＣＨ。
型液晶表示装愼においては、動作中液晶を劣下させるよ
うな直流電圧が液晶に加えられることはない。具体例を
挙げてみよう。いま、ゲート線駆動信号の振幅ＶＧが２
０Ｖ、液晶のしきい値電圧ＶＴＲが２ｖ、液晶固有の時
定数から決まる値Ｋが０．７．液晶容量ｅＬｏが帆２Ｐ
Ｆ、電荷保持用容＋＃ＣＨ。
が００２ＰＦ”であるものとすれば、薄膜トランジスタ
のゲート酸化膜容重、Ｃｏｘ １ｌ−１、Ｃｏｘ （０
，０６６７ＰＦ’でなくてはならない。ゲート酸化膜の
比誘電率εを３．９ 、 ：Ｎ空のｇ’ａ率ε０を８．
８６ Ｘ ｌｉｌ ’ Ｆ／ｃｙ＋＋ 、ゲート酸化膜
厚ｔａｘ ｆ ２０００Ａ 、スイッチング用薄膜トラ
ンジスタのゲート長をＴＪ１１ｔ７Ｌ Ｈゲート幅をｗ
ｔｔｍとする。このとき、Ｃｏｚ＝ＬＸＷＸ６．９２Ｘ
ＩＩｌ （Ｏ００６６７よりＬ Ｘ Ｗ ＜ ３８６
μｍ２となるように薄膜トランジスタの寸法り、Ｗを定
めれば、薄膜トランジスタの寄生容量によって、データ
信号ゼロのときに液晶が点灯するという弊害が生ずるこ
とはない。
のゲート酸化膜容重、Ｃｏｘ １ｌ−１、Ｃｏｘ （０
，０６６７ＰＦ’でなくてはならない。ゲート酸化膜の
比誘電率εを３．９ 、 ：Ｎ空のｇ’ａ率ε０を８．
８６ Ｘ ｌｉｌ ’ Ｆ／ｃｙ＋＋ 、ゲート酸化膜
厚ｔａｘ ｆ ２０００Ａ 、スイッチング用薄膜トラ
ンジスタのゲート長をＴＪ１１ｔ７Ｌ Ｈゲート幅をｗ
ｔｔｍとする。このとき、Ｃｏｚ＝ＬＸＷＸ６．９２Ｘ
ＩＩｌ （Ｏ００６６７よりＬ Ｘ Ｗ ＜ ３８６
μｍ２となるように薄膜トランジスタの寸法り、Ｗを定
めれば、薄膜トランジスタの寄生容量によって、データ
信号ゼロのときに液晶が点灯するという弊害が生ずるこ
とはない。
また、液晶が劣化するような直流電圧が液晶に印加され
ることはない。
ることはない。
以上述べたごとぐ、条件式１９）を満足するようにアク
ティブマトリクス型液晶表示装置を役割することにより
、表示品質が優れ、信頼性の高いアクティブマトリクス
型液晶表示装置が得られる。
ティブマトリクス型液晶表示装置を役割することにより
、表示品質が優れ、信頼性の高いアクティブマトリクス
型液晶表示装置が得られる。
【図面の簡単な説明】
第１図ＩＱ、＋ 、 ｆｂ＋ 、 ｌＣ１はアクティブ
マトリクス型液晶表示装置の概要を説明するだめの図。 第２図（ｃｚｌは、浄結晶ンリコン基板」二に設けたア
クティブマトリクス型液晶表示装置の−・・画素を示し
た図。 第２図１ｂ１は、透明基板上に設けたアクティブマトリ
クス型液晶表示装置の一画素を示した図。 第３図（αｌ 、 ｆｂ＋は、従来のアクティブマトリ
クス型液晶表示装置の欠点を説明するだめの図。 第４図（αｌ 、 ｆｂ＋は、本発明を適用したアクテ
ィブマトリクス型液晶表示装置の一音ＩＳを７ｉモした
図１゜第５図は、液晶の電圧−コントラストの関係を示
した図。 以 上 出願人 株式金利ｈ１１！訪精工舎 」 （トン 第２１！ ｊθ／ θ１３′（幻 （久） ４＋１）（ｂ７ 第４図 コ〉トラスト −２（
マトリクス型液晶表示装置の概要を説明するだめの図。 第２図（ｃｚｌは、浄結晶ンリコン基板」二に設けたア
クティブマトリクス型液晶表示装置の−・・画素を示し
た図。 第２図１ｂ１は、透明基板上に設けたアクティブマトリ
クス型液晶表示装置の一画素を示した図。 第３図（αｌ 、 ｆｂ＋は、従来のアクティブマトリ
クス型液晶表示装置の欠点を説明するだめの図。 第４図（αｌ 、 ｆｂ＋は、本発明を適用したアクテ
ィブマトリクス型液晶表示装置の一音ＩＳを７ｉモした
図１゜第５図は、液晶の電圧−コントラストの関係を示
した図。 以 上 出願人 株式金利ｈ１１！訪精工舎 」 （トン 第２１！ ｊθ／ θ１３′（幻 （久） ４＋１）（ｂ７ 第４図 コ〉トラスト −２（
Claims (1)
- 複数本のゲート線及び該ゲート線と直交する複数本のデ
ータ線を備え、その各交点に薄膜トランジスタを形成す
ると共に、前記各々の薄膜トランジスタに透明な沿晶駆
動電極を接続して成る第一の基板と、該第−の基板に対
向する第二の基板と、の間に液晶を介設して成るアクテ
ィブマトリクス型液晶表示装置において、前記液晶駆動
電極に振幅零のデータ信号を読み込んだ時に液晶に印加
される電圧の実効値が該液晶のしきい値電圧未満となる
ように、薄膜トランジスタの寄生容量、電荷保持用容敏
及び液晶容量の容量値に制限を設けたととを特徴とする
アクティブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11496982A JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247637A Division JP2554998B2 (ja) | 1995-09-26 | 1995-09-26 | アクティブマトリクス型液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS597344A true JPS597344A (ja) | 1984-01-14 |
| JPH06100745B2 JPH06100745B2 (ja) | 1994-12-12 |
Family
ID=14651107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11496982A Expired - Lifetime JPH06100745B2 (ja) | 1982-07-02 | 1982-07-02 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100745B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
| JPS60163091A (ja) * | 1984-02-03 | 1985-08-24 | セイコーエプソン株式会社 | 液晶表示体 |
| JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
| JPS61171083U (ja) * | 1985-04-09 | 1986-10-23 | ||
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPS63216030A (ja) * | 1987-03-05 | 1988-09-08 | Asahi Glass Co Ltd | アクテイブマトリツクス液晶表示装置 |
| EP0379249A2 (en) * | 1989-01-18 | 1990-07-25 | Philips Electronics Uk Limited | Active matrix-addressed display devices |
| WO1990008340A1 (en) * | 1989-01-10 | 1990-07-26 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
| EP0399846A2 (en) * | 1989-05-26 | 1990-11-28 | Sharp Kabushiki Kaisha | An active-matrix display device and a method for the production of the same |
| JPH02291520A (ja) * | 1989-05-02 | 1990-12-03 | Toshiba Corp | 液晶表示装置 |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
-
1982
- 1982-07-02 JP JP11496982A patent/JPH06100745B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| SID82DIGEST=1982 * |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0463378B2 (ja) * | 1982-12-27 | 1992-10-09 | Tokyo Shibaura Electric Co | |
| JPS59119329A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 液晶表示装置 |
| JPS60163091A (ja) * | 1984-02-03 | 1985-08-24 | セイコーエプソン株式会社 | 液晶表示体 |
| JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
| JPH0568688B2 (ja) * | 1984-03-31 | 1993-09-29 | Tokyo Shibaura Electric Co | |
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| US4789223A (en) * | 1985-03-28 | 1988-12-06 | Kabushiki Kaisha Toshiba | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes |
| JPH0476458B2 (ja) * | 1985-03-28 | 1992-12-03 | Tokyo Shibaura Electric Co | |
| JPS61171083U (ja) * | 1985-04-09 | 1986-10-23 | ||
| JPS63216030A (ja) * | 1987-03-05 | 1988-09-08 | Asahi Glass Co Ltd | アクテイブマトリツクス液晶表示装置 |
| JPH0827464B2 (ja) * | 1987-03-05 | 1996-03-21 | 旭硝子株式会社 | アクテイブマトリツクス液晶表示装置 |
| US4968119A (en) * | 1989-01-10 | 1990-11-06 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
| WO1990008340A1 (en) * | 1989-01-10 | 1990-07-26 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
| US5132677A (en) * | 1989-01-18 | 1992-07-21 | U.S. Philips Corporation | Active matrix-addressed display devices |
| EP0379249A2 (en) * | 1989-01-18 | 1990-07-25 | Philips Electronics Uk Limited | Active matrix-addressed display devices |
| JPH02291520A (ja) * | 1989-05-02 | 1990-12-03 | Toshiba Corp | 液晶表示装置 |
| EP0399846A2 (en) * | 1989-05-26 | 1990-11-28 | Sharp Kabushiki Kaisha | An active-matrix display device and a method for the production of the same |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US5929463A (en) * | 1989-12-22 | 1999-07-27 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| US6235546B1 (en) | 1989-12-22 | 2001-05-22 | North American Philips Corporation | Method of forming an active matrix electro-optic display device with storage capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06100745B2 (ja) | 1994-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101335050B (zh) | 移位寄存器及使用该移位寄存器的液晶显示器 | |
| CN102800288B (zh) | 电子装置*** | |
| KR101919673B1 (ko) | 어레이 기판, 액정 디스플레이 패널 및 구동방법 | |
| US6982775B2 (en) | Liquid crystal display having reduced flicker | |
| JPS597344A (ja) | アクテイブマトリクス型液晶表示装置 | |
| US20130087781A1 (en) | Metal oxide thin film transistor | |
| JPS6066236A (ja) | 液晶デイスプレイパネルの駆動法 | |
| US11727881B2 (en) | Pixel circuit and display panel | |
| CN111261104B (zh) | 一种像素电路及其驱动方法、显示面板 | |
| US20230122370A1 (en) | Display panel | |
| CN111243543B (zh) | Goa电路、tft基板、显示装置及电子设备 | |
| CN109949757A (zh) | 扫描信号补偿方法、扫描信号补偿电路及显示器 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| CN103018987A (zh) | 阵列基板及显示装置 | |
| CN106502018A (zh) | 像素结构和显示面板 | |
| CN105761676B (zh) | 像素电路、驱动方法、阵列基板、显示面板及显示装置 | |
| TW594157B (en) | Display device | |
| CN108877648A (zh) | 发光器件的驱动电路及其驱动方法以及显示装置 | |
| US20040108987A1 (en) | System and method for reducing off-current in thin film transistor of liquid crystal display device | |
| JPS58173794A (ja) | 表示装置 | |
| US9001162B2 (en) | Display apparatus | |
| JP2554998B2 (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JP3637909B2 (ja) | 液晶装置の駆動方法 | |
| JPH0289030A (ja) | 薄膜トランジスタマトリクス | |
| WO2023159441A1 (zh) | 显示基板、其制作方法及显示装置 |