KR100848108B1 - 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100848108B1
KR100848108B1 KR1020010079331A KR20010079331A KR100848108B1 KR 100848108 B1 KR100848108 B1 KR 100848108B1 KR 1020010079331 A KR1020010079331 A KR 1020010079331A KR 20010079331 A KR20010079331 A KR 20010079331A KR 100848108 B1 KR100848108 B1 KR 100848108B1
Authority
KR
South Korea
Prior art keywords
gate
line
data
data line
pixel
Prior art date
Application number
KR1020010079331A
Other languages
English (en)
Other versions
KR20020074056A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/147,345 priority Critical patent/US6862052B2/en
Priority to JP2002274691A priority patent/JP4343510B2/ja
Publication of KR20020074056A publication Critical patent/KR20020074056A/ko
Priority to US11/007,917 priority patent/US7245332B2/en
Priority to US11/767,851 priority patent/US7659958B2/en
Application granted granted Critical
Publication of KR100848108B1 publication Critical patent/KR100848108B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 게이트선, 제1 및 제2 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막, 제1 및 제2 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 제1 및 제2 데이터선, 데이터선 연결부, 제1 및 제2 소스 전극, 제1 및 제2 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 위에는 보호막이 두껍게 형성되어 있으며, 보호막에는 제1 및 제2 드레인 전극과 화소전극을 전기적으로 연결하기 위한 접촉 구멍이 형성되어 있다. 보호막 위에는 화소 전극이 형성되어 있으며, 화소 전극은 데이터선 상부에까지 중첩되어 있다. 이와 같이 데이터선을 화소 영역의 양쪽에 하나씩 형성함으로써 오정렬의 정도가 차이가 나는 분할 영역 간에 기생 용량에 의한 화소 전압의 변동을 동일하게 하고, 화소 영역마다 박막 트랜지스터를 두 개씩 형성함으로써 좌우로 오정렬이 발생하는 두 분할 영역 간에 게이트 전극과 드레인 전극에 의한 기생 용량을 동일하게 하여 화소 전압의 변동을 동일하게 하여 밝기 불균일을 방지할 수 있으며, 두 개씩 형성된 데이터선 상부에 화소 전극을 중첩시킴으로써 개구율을 증대시킬 수 있다.
화소 전압, 기생 용량, 오정렬, 밝기 불균일

Description

액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조 방법{liquid crystal display, thin film transistor array plate and method for fabricating the plate}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ'선에 대한 단면도이고,
도 3a는 마스크의 오정렬로 인해 데이터선이 화소 전극에 대하여 왼쪽으로 치우치게 형성된 경우를 나타내고,
도 3b는 데이터선이 화소 전극에 대하여 오른쪽으로 치우친 경우를 나타내고,
도 3c는 도 3a 및 도 3b의 화소 전압의 변화를 도시한 것이고,
도 4a는 제1 데이터선이 화소 전극에 치우친 경우를 나타내고,
도 4b는 제2 데이터선이 화소 전극에 치우친 경우를 나타내고,
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 6은 도 5에서 Ⅵ-Ⅵ'선에 대한 단면도이고,
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 8은 도 7에서 Ⅷ-Ⅷ'선에 대한 단면도이고,
도 9는 종래 기술에 따른 액정 표시 장치의 단면을 간략하게 나타낸 도이고,
도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치의 단면을 간략하게 나타낸 도이고,
도 11a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 11b는 도 11a에서 XIb-XIb'선에 대한 단면도이고,
도 12a는 도 11a 다음 단계에서의 배치도이고,
도 12b는 도 12a에서 XⅡb-XⅡb'선에 대한 단면도이고,
도 13a는 도 12a 다음 단계에서의 배치도이고,
도 13b는 도 13a에서 XⅢb-XⅢb'선에 대한 단면도이고,
도 14a는 도 13a 다음 단계에서의 배치도이고,
도 14b는 도 14a에서 XIVb-XIVb' 선에 대한 단면도이고,
도 15 내지 도 18은 도 11b 다음 단계에서의 공정 과정을 본 발명의 다른 실시예에 따라 그 순서를 차례로 도시한 단면도이고,
도 19a는 도 18 다음 단계에서의 배치도이고,
도 19b은 도 19a에서 XIX-XIX' 선에 대한 단면도이고,
도 20a는 도 19a 다음 단계에서의 배치도이고,
도 20b는 도 20a에서 XXb-XXb'선에 대한 단면도이고,
도 21a는 도 20a 다음 단계에서의 배치도이고,
도 21b는 도 21a에서 XXIb-XXIb'선에 대한 단면도이다.
본 발명은 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선이 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치에서 화소의 전하 보존 능력을 향상시키기 위해 유지 용량을 형성해야 하는데, 이러한 유지 용량을 형성하는 방법에는 전단 게이트 방식과 독립 배선 방식이 있다.
전단 게이트 방식에서는 이웃하는 화소의 게이트선과 화소 전극을 절연막을 사이에 두고 중첩시킴으로써 유지 용량을 형성하며, 독립 배선 방식에서는 게이트선과 분리되어 있는 별개의 유지 전극 배선과 화소 전극을 절연막을 사이에 두고 중첩시킴으로써 유지 용량을 형성한다. 이중에서 독립 배선 방식으로 유지 용량을 형성하는 경우에는 30인치 내지 40인치의 대화면 액정 표시 장치에서 신호 지연을 감소시킬 수 있는 장점이 있다.
한편, 대화면의 액정 표시 장치를 제조하기 위해서 다수의 사진 식각 공정을 사용하는데, 이때 한 번에 노광하지 않고 두 영역 이상으로 분할하여 여러 번 노광하는 분할 노광 방법을 쓰기 때문에 분할 영역간에 오정렬의 정도가 다르다. 이로 인해 분할 영역마다 밝기 불균일이 발생하는데, 그 원인으로 두 가지를 들 수 있다. 먼저, 오정렬로 인해 분할 영역 간에 데이터선과 화소 전극 간의 거리 차이를 들 수 있는데, 화소 전극이 오른쪽 데이터선과 가깝게 형성되어 있는 분할 영역과 화소 전극이 왼쪽 데이터선과 가깝게 형성되어 있는 분할 영역의 경우에 인가되는 화소 전압이 각각 달라진다. 다음으로, 오정렬로 인해 분할 영역 간에 게이트 전극과 드레인 전극 간에 발생하는 기생 용량 값이 달라지는 것을 들 수 있는데 게이트 전극과 드레인 전극이 가깝게 형성되어 있는 분할 영역과 멀게 형성되어 있는 분할 영역의 경우에 기생 용량이 다르고 이로 인해 킥백 전압이 달라져 인가되는 화소 전압이 각각 달라진다.
또한, 화소전극과 데이터 배선의 신호 간섭을 최소화하기 위하여 데이터 배선 상부에는 화소 전극이 중첩되지 않도록 하며, 이러한 배선 주위에는 블랙 매트릭스를 형성하는 것이 일반적인데, 블랙 매트릭스로 인하여 개구율이 저하되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치에서, 분할 영역 간 의 밝기 불균일을 방지하고 개구율을 높이고자 하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 화소 영역에 같은 신호가 인가되는 두 개의 데이터선을 형성하고, 이 두 개의 데이터선 상부에는 화소 전극이 중첩되도록 한다.
본 발명에 따른 액정 표시 장치는, 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있으며 서로 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선, 상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하며 상기 게이트 배선과 절연되어 교차하고 있는 데이터 배선, 상기 게이트 배선과 상기 데이터 배선이 교차하여 정의하는 매트릭스 형태의 화소 영역마다 형성되어 있으며, 상기 데이터 배선과 전기적으로 연결하기 위한 적어도 하나 이상의 접촉 구멍을 갖는 보호막을 사이에 두고 형성된 화소 전극, 상기 게이트 배선, 상기 데이터 배선 및 상기 화소 전극과 연결되어 있는 박막 트랜지스터, 상기 제1 절연 기판 위에 형성되어 있는 제1 도메인 분할 수단, 상기 제1 절연 기판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 색 필터, 상기 색 필터 위에 형성되어 있는 공통 전극, 상기 제2 절연 기판 위에 형성되어 있는 제2 도메인 분할 수단을 포함하여 이루어진다.
여기서, 상기 화소 전극은 상기 제1 및 제2 데이터선을 포함하는 상기 데이터 배선과 적어도 일부분이 중첩되어 형성될 수 있다. 이때, 상기 데이터 배선과 상기 화소 전극 사이에 형성된 상기 보호막의 두께는 3㎛ 이상이 바람직하다.
또한, 상기 제1 및 제2 도메인 분할 수단은 돌기 패턴 또는 개구 패턴일 수 있으며, 상기 제1 및 제2 도메인 분할 수단 중 어느 하나의 도메인 분할 수단은 돌기 패턴이고, 다른 하나의 도메인 분할 수단은 개구 패턴일 수 있다.
한편, 본 발명에 따른 박막 트랜지스터 기판은, 절연 기판 위에 형성되어 있는 게이트선과 상기 게이트선에 연결되어 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선을 덮고 있는 게이트 절연막, 상기 제1 및 제2 게이트 전극 상부에 각각 형성되어 있는 제1 및 제2 반도체층, 상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선, 상기 제1 및 제2 드레인 전극을 화소 전극과 전기적으로 연결하기 위한 적어도 하나 이상의 제1 접촉 구멍을 갖는 보호막, 상기 제1 및 제2 드레인 전극과 전기적으로 연결되는 상기 화소 전극을 포함하여 이루어지며, 상기 제1 및 제2 데이터선에는 같은 신호가 인가된다.
여기서, 상기 데이터 배선은 상기 화소 영역의 상부 및 하부에 각각 형성되어 있으며 상기 제1 및 제2 데이터선을 연결하는 데이터선 연결부를 더 포함하는 것이 바람직하다.
또한, 상기 게이트선과 동일한 층으로 평행하게 형성되어 있는 유지 용량선을 더 포함하는 것이 바람직하다. 또, 상기 유지 용량선과 중첩되어 형성되는 유지 용량용 도전체 패턴을 더 포함하는 것이 바람직하다. 이때, 상기 데이터 배선의 상기 드레인 전극과 상기 유지 용량용 도전체 패턴을 연결하는 도전체 패턴 연결부를 더 포함할 수 있다.
상기 보호막에 형성된 상기 제1 접촉 구멍은 상기 유지 용량용 도전체 패턴 상부에 형성될 수 있다.
또한, 상기 제1 소스 전극과 상기 제1 드레인 전극 사이 및 상기 제2 소스 전극과 상기 제2 드레인 전극 사이를 제외한 상기 제1 및 제2 반도체층과 상기 데이터 배선은 동일한 평면적 모양일 수 있다. 이때, 상기 제1 및 제2 반도체층과 상기 데이터 배선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 것이 바람직하다. 상기 저항성 접촉층과 상기 데이터 배선은 동일한 평면적 모양일 수 있다.
또, 상기 게이트 배선은 상기 게이트선에 신호를 인가하는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 신호를 인가하는 데이터 패드를 더 포함하며, 상기 보호막에는 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍이 형성되어 있고, 상기 화소 전극과 동일한 층으로 형성되어 있으며 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함할 수 있다.
한편, 상기 화소 전극은 상기 제1 및 제2 데이터선을 포함하는 상기 데이터 배선의 상부에까지 중첩될 수 있다. 이때, 상기 데이터 배선과 상기 화소 전극 사이에 형성된 상기 보호막의 두께는 3㎛ 이상이 바람직하다.
본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법은, 절연 기판 위에 게이트선과 상기 게이트선에 연결되어 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 게이트 절연막을 형성하는 단계, 제1 및 제2 반도체층을 형성하는 단계, 상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 상기 제1 및 제2 드레인 전극을 화소 전극과 전기적으로 연결하기 위한 적어도 하나 이상의 제1 접촉 구멍을 갖는 보호막을 형성하는 단계, 상기 제1 및 제2 드레인 전극과 연결되어 있는 상기 화소 전극을 형성하는 단계를 포함하여 이루어진다.
이때, 상기 데이터 배선을 형성하는 단계에서 상기 제1 및 제2 데이터선을 연결하는 데이터선 연결부를 형성하는 것이 바람직하다.
상기 게이트 배선을 형성하는 단계에서 상기 게이트선과 평행하게 유지 용량선을 형성하는 것이 바람직하며, 상기 데이터 배선을 형성하는 단계에서 상기 유지 용량선과 중첩되는 유지 용량용 도전체 패턴을 형성할 수 있다. 또한, 상기 데이터 배선을 형성하는 단계에서 상기 드레인 전극과 상기 유지 용량용 도전체 패턴을 연결하는 도전체 패턴 연결부를 형성할 수 있다.
또, 상기 보호막의 상기 제1 접촉 구멍은 상기 유지 용량용 도전체 패턴 상 부에 형성하는 것이 바람직하다.
한편, 상기 반도체층과 상기 데이터 배선은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있다.
또, 상기 게이트 배선 형성 단계에서 상기 게이트선에 신호를 인가하는 게이트 패드를 더 형성하고, 상기 데이터 배선 형성 단계에서 상기 데이터선에 신호를 인가하는 데이터 패드를 더 형성하며, 상기 보호막 형성 단계에서 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 더 형성하고, 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함할 수 있다.
한편, 상기 보호막 형성 단계에서, 상기 제1 접촉 구멍은 상기 제1 및 제2 드레인 전극에 각각 형성하여 두 개의 상기 제1 접촉 구멍을 가질 수 있다.
상기 화소 전극 형성 단계에서, 상기 화소 전극은 상기 제1 및 제2 데이터선을 포함하는 상기 데이터 배선의 상부에까지 중첩되도록 형성할 수 있다.
이러한 본 발명에서는 데이터선을 화소 영역의 양쪽에 하나씩 형성함으로써 오정렬의 정도가 차이가 나는 분할 영역 간에 기생 용량에 의한 화소 전압의 변동을 동일하게 하고, 화소 영역마다 박막 트랜지스터를 두 개씩 형성함으로써 좌우로 오정렬이 발생하는 두 분할 영역 간에 게이트 전극과 드레인 전극에 의한 기생 용량을 동일하게 하여 화소 전압의 변동을 동일하게 하여 밝기 불균일을 방지할 수 있다. 또, 화소 영역의 양쪽에 하나씩 형성한 상기 데이터선 상부에 화소 전극을 중첩시킴으로써 개구율을 증대시킬 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ'선에 대한 단면도이다.
우선, 액정 표시 장치의 "하부 기판"의 구조에 대하여 설명한다.
도 1 및 도 2에서와 같이, "하부 기판"인 박막 트랜지스터 기판은 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW alloy), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 221, 222)과 유지 용량선(25)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부이면서 일정 거리를 두고 각각 형성되어 있는 제1 및 제2 게이트 전극(221, 222)을 포함한다. 유지 용량선(25)은 게이트선(21) 사이에 게이트선(21)과 평행하게 형성되어 있으며, 이후 설명하는 화소 전극(80)과 중첩되어 절연막(30, 70)을 사이에 두고 유지 용량을 형성한다.
게이트 배선(21, 221, 222) 및 유지 용량선(25)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경 우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트 배선(21, 221, 222) 및 유지 용량선(25)은 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
제1 게이트 전극(221) 상부의 게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 제1 반도체층(411)이 형성되어 있으며, 제1 반도체층(411) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(521, 531)이 제1 게이트 전극(221)을 중심으로 양쪽으로 분리되어 형성되어 있다. 한편, 제2 게이트 전극(222) 상부의 게이트 절연막(30) 위에도 제2 반도체층(412)이 형성되어 있으며, 제2 반도체층(412) 위에는 저항성 접촉층 (522, 532)이 제2 게이트 전극(222)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(521, 531, 522, 532) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(611, 612, 613, 614, 621, 631, 622, 632)이 형성되어 있다. 데이터 배선은 일정 거리를 두고 각각 세로 방향으로 뻗어 있으며 게이트선(21)과 교차하여 화소 영역을 정의하는 제1 및 제2 데이터선(611, 612), 제1 및 제2 데이터선(611, 612)을 연결하며 게이트선(21)에 인접하여 형성되어 있는 데이터선 연결부(613, 614), 제1 데이터선(611)의 일부인 제1 소스 전극(621), 제1 게이트 전극(221)을 중심으로 제1 소스 전극(621)과 마주하는 제1 드레인 전극(631), 제2 데이터선(612)의 일부인 제2 소스 전극(622), 제2 게이트 전극(222)을 중심으로 제2 소스 전극(622)과 마주하는 제2 드레인 전극(632)을 포함한다.
데이터 배선(611, 612, 613, 614, 621, 631, 622, 632)도 게이트 배선(21, 221, 222)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
여기서, 제1 게이트 전극(221), 제1 반도체층(411), 제1 소스 전극(621) 및 제1 드레인 전극(631)은 제1 박막 트랜지스터를 이루며, 제2 게이트 전극(222), 제2 반도체층(412), 제2 소스 전극(622) 및 제2 드레인 전극(632)은 제2 박막 트랜지스터를 이룬다.
데이터 배선(611, 612, 613, 614, 621, 631, 622, 632) 및 게이트 절연막(30) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 제1 및 제2 드레인 전극(631, 632)을 각각 드러내는 접촉 구멍(721, 722)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80)이 형성되어 있다.
화소 전극(80)은 접촉 구멍(721, 722)을 통하여 제1 및 제2 드레인 전극(631, 631)과 연결되어 화상 신호를 전달받는다.
다음은, 이러한 구조를 가지는 본 발명의 제1 실시예에 따른 액정 표시 장치의 "하부 기판"에 대향하고 있는 "상부 기판"의 구조에 대하여 설명한다.
도 2에서와 같이, "상부 기판"인 컬러 필터 기판은 유리 등의 투명한 절연 기판(100) 아래에 블랙 매트릭스(200)가 형성되어 있고, 블랙 매트릭스(200) 아래에 색필터(300)가 형성되어 있다. 색필터(300) 아래에는 오버코트막(600)이 형성되어 있고, 오버코트막(600) 아래에는 ITO나 IZO 등의 투명 도전 물질로 이루어진 공통 전극(400)이 형성되어 있다.
한편, 본 발명의 실시예에 따른 액정 표시 장치의 "하부 기판"을 분할 노광 방법을 사용하여 제조할 때 분할 영역 간에 화소 전극과 데이터선의 거리 차이로 인해 발생하는 분할 영역 간에 밝기 불균일을 방지할 수 있다. 이에 대하여 도 3a 내지 도 4b를 참조하여 상세히 설명한다. 도 3a 내지 도 4b에는 설명의 편의를 위해 필요한 구성 요소만 간단히 도시하였다.
먼저, 도 3a 내지 도 3c를 참조하여 종래 기술에 따른 박막 트랜지스터 기판에서 분할 영역 간 발생하는 밝기 불균일에 대하여 설명한다.
도 3a는 마스크의 오정렬로 인해 데이터선이 화소 전극에 대하여 왼쪽으로 치우치게 형성된 경우를 나타내고, 도 3b는 데이터선이 화소 전극에 대하여 오른쪽으로 치우친 경우를 나타내며, 도 3c는 도 3a 및 도 3b의 화소 전압의 변화를 도시한 것이다.
도 3a 및 도 3b에서와 같이, 게이트선(21)과 데이터선(61)의 교차에 의해 화 소 영역이 정의되며 화소 영역마다 화소 전극(80)이 형성되어 있으며, 게이트선(21), 데이터선(61) 및 화소 전극(80)은 박막 트랜지스터(TFT)와 연결되어 있다. 이러한 구조에서는 게이트선(21) 및 데이터선(61)으로부터 각각 게이트 신호 및 데이터 신호를 인가받아 박막 트랜지스터의 동작에 의해 화소 전극(80)에 화소 전압이 인가된다.
도 3a에서와 같이, 화소 전극(80)이 오른쪽 데이터선(61)에 더 가깝게 형성되어 있는 분할 영역의 경우에는 화소 전극(80)과 Dj의 데이터선(61)과의 거리가 Dj-1의 데이터선(61)과의 거리보다 가깝기 때문에 기생 용량은 CL1보다 CR1이 더 크다. 여기서, A 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 양으로 충전된 후 Dj의 데이터선(61)은 다음 행을 충전시키기 위해 양에서 음으로 변동되고, C 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 음으로 충전된 후 Dj-1의 데이터선(61)은 다음 행을 충전시키기 위해 음에서 양으로 변동된다. 이로 인해 A 화소 영역의 화소 전압은 기생 용량 CR1에 의한 전압 VR1과 기생 용량 CL1 에 의한 전압 VL1의 합만큼 변동된다. 이때, VR1은 음이고 VL1은 양이며 |V R1| > |VL1|이므로 VR1+VL1은 음이다.
한편, 도 3b에서와 같이, 화소 전극(80)이 왼쪽 데이터선(61)에 더 가깝게 형성되어 있는 분할 영역의 경우에는 화소 전극(80)과 Dj의 데이터선(61)과의 거리 가 Dj-1의 데이터선(61)과의 거리보다 멀기 때문에 기생 용량은 CR2보다 CL2가 더 크다. 여기서, 앞서 설명한 도 3a에서와 같이, A 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 양으로 충전된 후 Dj의 데이터선(61)은 다음 행을 충전시키기 위해 양에서 음으로 변동되고, C 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 음으로 충전된 후 Dj-1의 데이터선(61)은 다음 행을 충전시키기 위해 음에서 양으로 변동된다. 이로 인해 A 화소 영역의 화소 전압은 기생 용량 CR2에 의한 전압 VR2와 기생 용량 CL2에 의한 전압 VL2의 합만큼 변동된다. 이때, VR2는 음이고 VL2는 양이며 |VR2| < |VL2|이므로 VR2+VL2는 양이다.
이상과 같이, 데이터선이 화소 전극을 중심으로 하여 왼쪽으로 치우치느냐 또는 오른쪽으로 치우치느냐에 따라 유지 시간에서의 화소 전압(Vp, Vp')이 충전 전압에 대하여 높거나 낮게 변동한다. 즉, 도 3c에 나타낸 바와 같이, 마스크 오정렬의 상태에 따라 화소 전압(Vp, Vp')의 변동량과 방향이 달라진다.
따라서, 분할 영역 간에 화소 전극(80)과 데이터선(61)의 오정렬 정도에 차이가 발생하면 분할 영역 간에 인가되는 화소 전압의 변동이 달라지고 이로 인해 분할 영역 간에 밝기 불균일이 발생한다.
한편, 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 경우에 대하여 도 4a 및 도 4b를 참조하여 설명한다.
도 4a는 제1 데이터선이 화소 전극에 치우친 경우를 나타내고, 도 4b는 제2 데이터선이 화소 전극에 치우친 경우를 나타낸다.
도 4a 및 도 4b에서와 같이, 게이트선(21)과 제1 및 제2 데이터선(611, 612)의 교차에 의해 화소 영역이 정의되며 화소 영역마다 화소 전극(80)이 형성되어 있으며, 제1 데이터선(611)이 화소 전극(80)의 왼쪽에 제2 데이터선(612)이 화소 전극(80)의 오른쪽에 위치하고 있다. 제1 및 제2 데이터선(611, 612)은 화소 영역의 상부 및 하부에 각각 형성되어 있는 데이터선 연결부(613, 614)에 의해 연결되어 있다. 게이트선(21), 제1 및 제2 데이터선(611, 612) 및 화소 전극(80)은 제1 및 제2 박막 트랜지스터(TFT1, TFT2)와 연결되어 있다. 이러한 구조에서는 게이트선(21)으로부터 게이트 신호를 인가받고 제1 및 제2 데이터선(611, 612)으로부터 데이터 신호를 인가받아 박막 트랜지스터의 동작에 의해 화소 전극(80)에 화소 전압이 인가된다. 이때, 제1 및 제2 데이터선(611, 612)은 하나의 데이터 패드로 연결되어 있어서 동일한 데이터 신호를 인가받는다.
따라서, 도 4a에서와 같이 화소 전극(80)이 제2 데이터선(612)에 가깝게 형성되어 있거나, 도 4b에서와 같이 화소 전극(80)이 제1 데이터선(611)에 가깝게 형성되어 있는 경우에 대하여 동일한 극성으로 변동되므로 화소 전압의 변화가 동일하다. 이에 대하여 좀더 상세히 설명한다.
먼저, 도 4a에서와 같이 화소 전극(80)이 제2 데이터선(611)에 더 가깝게 형성되어 있는 분할 영역의 경우에는 화소 전극(80)과 제2 데이터선(612)과의 거리가 제1 데이터선(611)과의 거리보다 가깝기 때문에 기생 용량은 CL3보다 CR3이 더 크다. 여기서, A 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 양으로 충전된 후 제1 및 제2 데이터선(611, 612)은 다음 행을 충전시키기 위해 양에서 음으로 변동되므로 A 화소 영역의 화소 전압은 기생 용량 CR3에 의한 전압 VR3과 기생 용량 CL3에 의한 전압 VL3의 합만큼 변동된다. 이때, 제1 및 제2 데이터선(611, 612)에는 동일한 극성의 전압이 인가되므로 VR3 및 VL3은 음이며 |VR3| > |VL3 |이고 VR3+VL3은 음이다.
한편, 도 4b에서와 같이, 화소 전극(80)이 제1데이터선(611)에 더 가깝게 형성되어 있는 분할 영역의 경우에는 화소 전극(80)과 제1 데이터선(611)과의 거리가 제2 데이터선(612)과의 거리보다 가깝기 때문에 기생 용량은 CR4보다 CL4가 더 크다. 여기서, 앞서 설명한 도 4a에서와 같이, A 화소 영역의 화소 전압이 기준 전압인 공통 전압에 대하여 양으로 충전된 후 제1 및 제2 데이터선(611, 612)은 다음 행을 충전시키기 위해 양에서 음으로 변동되므로 A 화소 영역의 화소 전압은 기생 용량 CR4에 의한 전압 VR4와 기생 용량 CL4에 의한 전압 VL4의 합만큼 변동된다. 이때, 제1 및 제2 데이터선(611, 612)에 동일한 극성의 전압이 인가되므로 VR4 및 VL4는 음이며 |VR4| < |VL4|이고 VR2+VL2는 음이다.
즉, 데이터선이 화소 전극에 대하여 왼쪽으로 치우쳐 있건 오른쪽으로 치우쳐 있건 상관없이 충전 시간에서 유지 시간으로 넘어가는 시점에서의 화소 전극의 전압 변동은 모두 같은 음의 방향으로 일어난다. 이는 화소 전극 양측으로 분할되 어 두 데이터선에 의한 영향이 서로 보상되기 때문이다.
또한, 화소 전극(80)이 화소 영역 상부의 데이터선 연결부(613)에 가깝게 형성되어 있거나 화소 영역 하부의 데이터선 연결부(614)에 가깝게 형성되어 있는 경우에 대하여 데이터선 연결부(613, 614) 또한 제1 및 제2 데이터선(611, 612)에 연결되어 있어서 동일한 극성으로 변동되므로 화소 전압의 변화가 동일하다.
한편, 종래의 오정렬이 왼쪽으로 발생하는 분할 영역과 오른쪽으로 발생하는 분할 영역에 있어서 게이트 전극과 드레인 전극에 의한 기생 용량이 두 분할 영역 사이에 차이가 있어서 킥백 전압이 달라지고 이로 인해 화소 전압이 달라지는데, 본 발명에서는 그러한 문제가 없다. 즉, 오정렬이 왼쪽으로 발생하는 분할 영역과 오른쪽으로 발생하는 분할 영역 모두 제1 게이트 전극(221)과 제1 드레인 전극(631)에 의한 기생 용량(CP1)과 제2 게이트 전극(222)과 제2 드레인 전극(632)에 의한 기생 용량(CP2)의 합(CP1+CP2)으로 결정되는데, CP1과 CP2는 서로 보상되기 때문이다. 즉, CP1이 증가하면 CP2는 감소하고, 반대로 CP1이 감소하면 C P2는 증가하기 때문에 CP1+CP2는 크게 변동하지 않는다.
다음은, 본 발명의 제2 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 6은 도 5에서 Ⅵ-Ⅵ'선에 대한 단면도이다.
우선, 본 발명의 제2 실시예에 따른 액정 표시 장치의 "하부 기판"의 구조에 대하여 설명한다.
도 5 및 도 6에서와 같이, "하부 기판"인 박막 트랜지스터 기판은 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW alloy), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 221, 222)과 유지 용량선(25)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부이면서 일정 거리를 두고 각각 형성되어 있는 제1 및 제2 게이트 전극(221, 222)을 포함한다. 유지 용량선(25)은 게이트선(21) 사이에 게이트선(21)과 평행하게 형성되어 있으며, 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받아 후술할 화소 전극(80) 또는 유지 축전기용 도전체 패턴(633)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
게이트 배선(21, 221, 222) 및 유지 용량선(25)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트 배선(21, 221, 222) 및 유지 용량선(25)은 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
제1 게이트 전극(221) 상부의 게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 제1 반도체층(411)이 형성되어 있으며, 제1 반도체층(411) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(521, 531)이 제1 게이트 전극(221)을 중심으로 양쪽으로 분리되어 형성되어 있다. 한편, 제2 게이트 전극(222) 상부의 게이트 절연막(30) 위에도 제2 반도체층(412)이 형성되어 있으며, 제2 반도체층(412) 위에는 저항성 접촉층(522, 532)이 제2 게이트 전극(222)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(521, 531, 522, 532) 및 게이트 절연막(30) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634)이 형성되어 있다. 데이터 배선은 일정 거리를 두고 각각 세로 방향으로 뻗어 있으며 게이트선(21)과 교차하여 화소 영역을 정의하는 제1 및 제2 데이터선(611, 612), 제1 및 제2 데이터선(611, 612)을 연결하며 게이트선(21)에 인접하여 형성되어 있는 데이터선 연결부(613), 제1 데이터선(611)의 일부인 제1 소스 전극(621), 제1 게이트 전극(221)을 중심으로 제1 소스 전극(621)과 마주하는 제1 드레인 전극(631), 제2 데이터선(612)의 일부인 제2 소스 전극(622), 제2 게이트 전극(222)을 중심으로 제2 소스 전극(622)과 마주하는 제2 드레인 전극(632) 및 유지 축전기용 도전체 패턴(633), 도전체 패턴 연결부(634)를 포함한다. 여기서, 제1 드레인 전극(631)과 제2 드레인 전극(632)은 하나의 패턴으로 연결되어 있으며 유지 축전기용 도전체 패턴(633)은 도전체 패턴 연결부(634)를 통하여 드레인 전극(631, 632)으로부터 연장되어 유지 용량용 배선(25)과 중첩되어 있다.
데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634)도 게이트 배선(21, 221, 222)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
여기서, 제1 게이트 전극(221), 제1 반도체층(411), 제1 소스 전극(621) 및 제1 드레인 전극(631)은 제1 박막 트랜지스터를 이루며, 제2 게이트 전극(222), 제2 반도체층(412), 제2 소스 전극(622) 및 제2 드레인 전극(632)은 제2 박막 트랜지스터를 이룬다.
데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634) 및 게이트 절연막(30) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 유지 축전기용 도전체 패턴(633)을 드러내는 접촉 구멍(720)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80)이 형성되어 있다.
화소 전극(80)은 접촉 구멍(720)을 통하여 유지 축전기용 도전체 패턴(633)과 연결되어 제1 및 제2 드레인 전극(631, 631)으로부터 화상 신호를 전달받는다.
또한, 화소 전극(80)에는 후술하는 "상부 기판"의 공통 전극(400)에 형성된 개구 패턴(411, 412, 413, 414)과 함께 액정의 기울어짐을 제어하여 다수의 도메인을 형성하는 제1 개구부 내지 제4 개구부(811, 812, 813, 814)를 포함하는 개구 패 턴이 형성되어 있다.
제1 개구부(811)는 직사각형 모양으로 형성된 화소 전극(80)의 상반부에 형성되어 우변에서 좌변을 향해 사선 방향으로 형성되어 있고, 제2 개구부(812)는 화소 전극(80)의 중앙부분을 중심으로 제1 개구부(811)와 상하 대칭을 이루도록 형성되어 있다. 제3 개구부(813)는 화소 전극(80) 상반부의 좌변 끝부분을 사선 방향으로 절단한 모양으로 형성되어 있으며, 제4 개구부(814)는 화소 전극(80)의 중앙 부분을 중심으로 제2 개구부(812)와 상하 대칭을 이루도록 형성되어 있다.
한편, 화소 전극(80)에 형성된 개구 패턴(811, 812, 813, 814)은 돌기 패턴으로도 형성될 수 있다.
다음은, 이러한 구조를 가지는 본 발명의 제2 실시예에 따른 액정 표시 장치의 "하부 기판"에 대향하고 있는 "상부 기판"의 구조에 대하여 설명한다.
도 5 및 도 6에서와 같이, "상부 기판"인 컬러 필터 기판은 유리 등의 투명한 절연 기판(100) 아래에 블랙 매트릭스(200)가 형성되어 있고, 블랙 매트릭스(200) 아래에 색필터(300)가 형성되어 있다. 색필터(300) 아래에는 오버코트막(600)이 형성되어 있고, 오버코트막(600) 아래에는 ITO나 IZO 등의 투명 도전 물질로 이루어진 공통 전극(400)이 형성되어 있다.
공통 전극(400)에는 상술한 화소 전극(80)의 개구 패턴(811, 812, 813, 814)과 함께 액정의 기울어짐을 제어하여 다수의 도메인을 형성하도록 하는 제1 개구부 내지 제4 개구부(411, 412, 413, 414)를 포함하는 개구 패턴이 형성되어 있다.
제1 개구부(411)는 공통 전극(400)의 상반부에 형성되어 우변에서 좌변을 향 해 사선 방향으로 형성되어 있고, 제2 개구부(412)는 공통 전극(400)의 중앙부분에서 제1 개구부(411)와 연결되며 제1 개구부(411)와 상하 대칭을 이루도록 형성되어 있다. 제3 개구부(413)는 공통 전극(400) 상반부에 제1 개구부(411) 보다 윗부분에 형성되어 우변에서 좌변을 향해 사선 방향으로 형성되어 있으며, 제4 개구부(414)는 공통 전극(400)의 중앙 부분을 중심으로 제2 개구부(412)와 상하 대칭을 이루도록 형성되어 있다.
공통 전극(400)에 사선 방향으로 형성된 개구 패턴(411, 412, 413, 414)과 화소 전극(80)에 사선 방향으로 형성된 개구 패턴(811, 812, 813, 814)은 서로 교대로 배치되어 있다.
한편, 공통 전극(400)에 형성된 개구 패턴(411, 412, 413, 414)은 돌기 패턴으로도 형성될 수 있다.
다음은, 본 발명의 제3 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치를 도시한 배치도이고,
도 8은 도 7에서 Ⅷ-Ⅷ'선에 대한 단면도이다.
도 7 및 도 8에서와 같이, 본 발명의 "하부 기판" 및 "상부 기판"의 구조는 "하부 기판"에 형성된 유지 축전기용 도전체 패턴(633)과 제1 및 제2 드레인 전극(631, 632)을 연결하는 도전체 패턴 연결부(634)의 형태와, 데이터 배선 상부에 형성된 보호막(70)과 화소 전극(80)을 제외한 모든 구조가 본 발명의 제2 실시예와 동일하다.
본 발명의 제3 실시예에 따른 액정 표시 장치의 "하부 기판"의 도전체 패턴 연결부(634)는 제1 및 제2 드레인 전극(631, 632)이 연결된 지점에서 중앙을 가로질러 유지 용량선(25)과 중첩되어 형성된 유지 축전기용 도전체 패턴(633)과 연결된다.
데이터 배선 상부에는 보호막(70)이 제2 실시예의 보호막(70)보다 매우 두껍게 형성되어 있으며 그 위로, 화소 전극(80)이 같은 데이터 신호를 인가 받는 제1 및 제2 데이터선(611, 612)을 포함하는 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634)의 상부에까지 완전히 중첩되어있다.
여기서, 보호막(70)은 3㎛ 이상의 두께로 형성하는 것이 바람직하다.
또한, 화소 전극(80)에는 공통 전극(400)의 개구 패턴(411, 412, 413, 414)과 함께 액정의 기울어짐을 제어하여 다수의 도메인을 형성하는 제1 돌기 내지 제4 돌기(811, 812, 813, 814)를 포함하는 돌기 패턴이 형성되어 있다.
제1 돌기(811)는 화소 전극(80)의 상반부에 형성되어 우변에서 좌변을 향해 사선 방향으로 형성되어 있고, 제2 돌기(812)는 화소 전극(80)의 중앙부분에서 제1 돌기(811)와 연결되며 제1 돌기(811)와 상하 대칭을 이루도록 형성되어 있다. 제3 돌기(813)는 화소 전극(80) 상반부에 제1 돌기(811)보다 윗부분에서 사선 방향으로 형성되어 있으며, 제4 돌기(814)는 화소 전극(80)의 중앙 부분을 중심으로 제2 돌기(812)와 상하 대칭을 이루도록 형성되어 있다.
화소 전극(80)에 사선 방향으로 형성된 돌기 패턴(811, 812, 813, 814)은 공통 전극(400)에 사선 방향으로 형성된 개구 패턴(411, 412, 413, 414)과 서로 엇 갈려 교대로 배치되어 있다.
한편, 화소 전극(80)에 형성된 돌기 패턴(811, 812, 813, 814)은 개구 패턴으로도 형성될 수 있다.
본 발명의 제1 내지 제3 실시예에서는 도시하지 않았지만, 게이트선(21)에 연결되어 있으며 외부로부터 게이트 신호를 인가 받는 게이트 패드와, 게이트 패드 상부에 형성되어 있으며 화소 전극(80)과 같은 도전물질로 이루어진 보조 게이트 패드를 더 포함할 수 있다.
또한, 제1 및 제2 데이터선(611, 612)에 동일한 신호를 인가하기 위하여 상기 제1 및 제2 데이터선(611, 612)이 합쳐지는 디스플레이 영역 외부에 형성되어 있는 데이터 패드와, 데이터 패드 상부에 형성되어 있으며 화소 전극(80)과 같은 도전물질로 이루어진 보조 데이터 패드를 더 포함할 수 있다.
또, 보호막(70)에는 게이트 패드 및 데이터 패드를 각각 드러내는 각각의 접촉 구멍이 더 형성되어 있어 상기 게이트 패드 및 상기 데이터 패드는 보조 게이트 패드 및 보조 데이터 패드와 전기적으로 연결된다.
상기와 같이, 이중의 데이터선(611, 612) 상부에 화소 전극을 완전히 중첩시킴으로써, 개구율을 증대시킬 수 있는데, 이에 대하여 도 9 내지 도 10을 참조하여 상세히 설명한다. 도 9 내지 도 10에는 설명의 편의를 위해 필요한 구성 요소만 간단히 도시하였다.
먼저, 도 9를 참조하여 종래 기술에 따른 액정 표시 장치 중에서 개구율 감소의 원인이 되는 구조에 관하여 설명한다.
도 9는 종래 기술에 따른 액정 표시 장치의 단면을 간략하게 나타낸 도이다.
도 9에 도시한 바와 같이, 종래 기술에 따른 액정 표시 장치는 화소 사이에 하나의 데이터선이 지나가며, 화소 전극과 데이터선간의 신호 간섭을 막기 위하여 화소 전극을 데이터선 상부에 중첩시키지 않은 구조이다. 데이터선 부근에서의 제어되지 않는 빛을 차단하기 위하여 "상부 기판"에 블랙 매트릭스가 형성되어 있으며, 시야각을 고려하여 화소 전극의 상부에까지 블랙 매트릭스가 확장되어 형성되어 있다. 따라서, 블랙 매트릭스의 증가에 따라 개구율이 감소하는 결과를 가져온다.
또한, 데이터선에 의해 발생하는 전계에 의하여 화소 전극의 가장자리에서 액정의 오동작이 발생할 수 있다.
도 10은 본 발명의 제3 실시예에 따른 액정 표시 장치의 단면을 간략하게 나타낸 도이다.
도 10에 도시한 바와 같이, 이중의 데이터선 상부에는 화소 전극이 완전히 중첩되어 있으며 이때, 데이터선 상부에 화소 전극이 중첩되어 발생할 수 있는 신호 간섭을 막기 위하여 데이터선과 화소 전극 사이에는 보호막이 두껍게 형성되어 있다.
이와 같이, 데이터선이 화소 전극에 완전히 중첩되어 있기 때문에, 분할 노광 방법을 쓰는 사진 공정시, 오정렬이 발생하여도 데이터선과 화소 전극 사이에서의 앞서 설명한 기생 용량 차이는 발생하지 않는다. 또, 양쪽으로 나누어져 있는 데이터선이 이웃하는 화소 전극 사이의 신호 간섭으로 인하여 발생하는 빛샘을 차 단하는 역할을 하기 때문에 상부 기판의 블랙 매트릭스를 좁게 형성할 수 있다.
그러면, 본 발명의 제3 실시예에 따른 액정 표시 장치의 "하부 기판"의 제조 방법에 대하여 도 11a 내지 도 14b, 앞서의 도 7 및 도 8을 참조하여 설명한다.
먼저, 도 11a 및 도 11b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 제1 및 제2 게이트 전극(221, 222)을 포함하는 게이트 배선과 유지 용량선(25)을 형성한다.
다음, 도 12a 및 도 12b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD : chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41, 42) 및 저항성 접촉층(51, 52)을 형성한다.
다음, 도 13a 및 도 13b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 제1 및 제2 데이터선(611, 612), 데이터선 연결부(613), 제1 및 제2 소스 전극(621, 622), 제1 및 제2 드레인 전극(631, 632), 유지 축전기용 도전체 패턴(633), 도전체 패턴 연결부(634)를 포함하는 데이터 배선을 형성한다. 다음, 제1 소스 전극(621)과 제1 드레인 전극(631)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(521, 531)으로 분리하고, 제2 소스 전극(622)과 제2 드레인 전극(632)으로 가리지 않은 저항성 접촉층(52)을 제거하여 두 부분(522, 532)으로 분리한다.
다음, 도 14a 및 도 14b에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 증착하거나 유기 절연 물질을 스핀 코팅하여 30,000Å 이상의 두께로 보호막(70)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(720)을 형성한다.
다음, 앞서의 도 7 및 도 8에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80)을 형성한다.
이때, 돌기 패턴(811, 812, 813, 814)은 화소 전극(80)을 형성하기 위한 사진 식각 공정에서 부분적으로 다른 투과율을 가지는 마스크를 이용하여 동시에 형성하는데, 그 원리는 다음과 같다.
빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
본 발명의 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에서는 화소 전극(80)에 돌기 패턴을 형성하였지만 개구 패턴으로도 형성할 수 있으며, 이때는 마스크를 이용한 사진 식각 공정으로 패터닝한다.
한편, 본 발명의 실시예에서는 모두 다섯 번의 사진 식각 공정을 사용하여 박막 트랜지스터 기판을 제조하였으나, 네 번의 사진 식각 공정을 사용하여 제조할 수도 있으며 이에 대하여 도 15 내지 도 21b를 참조하여 본 발명의 다른 실시예로 설명한다.
먼저, 앞서의 도 11a 및 11b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 증착하고 앞서의 실시예와 동일하게 제1 사진 식각 공정으로 패터닝하여 게이트선(21), 제1 및 제2 게이트 전극(221, 222)을 포함하는 게이트 배선과 유지 용량선(25)을 형성한다.
다음, 도 15에서와 같이, 게이트 절연막(30), 비정질 규소층(40), 도핑된 비정질 규소층(50) 및 데이터 배선용 도전체층(60)을 차례로 증착한다.
다음, 감광막(110)을 1 ㎛ 내지 2 ㎛의 두께로 도포한 후 위치에 따라 투과율이 다른 마스크(100)를 통하여 감광막에 빛을 조사한 후 제2 사진 공정으로 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 제1 및 제2 박막 트랜지스터의 채널부(C), 즉 제1 소스 전극(621)과 제1 드레인 전극(631) 사이 및 제2 소스 전극(622)과 제2 드레인 전극(632) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 얇게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
여기서, 감광막의 제1 부분(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 도핑된 비정질 규소층(50) 및 비정질 규소층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선과 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 비정질 규소층만 남아 있어야 하며, 나머지 부분(B)에는 세 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 16에서와 같이, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 도핑된 비정질 규소층(50)을 노출시킨다. 이 과정에서 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다.
다음, 도 17에서와 같이, 기타 부분(B)의 도핑된 비정질 규소층(50) 및 그 하부의 비정질 규소층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이때의 식각은 감광막 패턴(112, 114)과 도핑된 비정질 규소층(50) 및 비정질 규소층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 한다.
이렇게 하면, 채널부(C)의 제1 부분(114)이 제거되어 도전체층(60)이 드러나고, 기타 부분(B)의 도핑된 비정질 규소층(50) 및 비정질 규소층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다.
다음, 애싱(ashing)을 통하여 채널부(C)의 도전체층(60) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 18에서와 같이, 채널부(C)의 도전체층(60) 및 그 하부의 도핑된 비정질 규소층(50)을 식각하여 제거한다.
마지막으로, 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거하면, 도 19a 및 도 19b에서와 같이, 제1 소스 전극(621)과 제1 드레인 전극(631)이 분리되고 제2 소스 전극(622)과 제2 드레인 전극(632)이 분리되면서 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634), 그 하부의 저항성 접촉층(511, 521, 531, 532, 522, 512, 513) 및 반도체층(413)이 완성된다.
이와 같이 하여 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634)을 형성한 후, 도 20a 및 20b에서와 같이 앞서의 실시예에서와 동일한 방법으로 질 화 규소를 증착하여 3㎛ 이상의 두께를 갖는 보호막(70)을 형성하고 제3 사진 식각 공정으로 패터닝하여 접촉 구멍(720)을 형성한다.
마지막으로, 도 21a 및 도 21b에서와 같이, 앞서의 실시예와 같은 방법으로 ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 제4 사진 식각 공정으로 패터닝하여 화소 전극(80)을 형성한다.
이러한 본 발명에 따른 박막 트랜지스터 기판의 다른 실시예에서는 앞서의 실시예에 따른 효과뿐만 아니라 데이터 배선(611, 612, 613, 621, 622, 631, 632, 633, 634), 그 하부의 저항성 접촉층(511, 521, 531, 532, 522, 512, 513) 및 반도체층(413)을 한 번의 사진 공정으로 형성하여 제조 공정을 단순화할 수 있다.
이와 같이 본 발명에서는 데이터선을 화소 영역의 양쪽에 하나씩 형성함으로써 오정렬의 정도가 차이가 나는 분할 영역 간에 기생 용량에 의한 화소 전압의 변동을 동일하게 하고, 화소 영역마다 박막 트랜지스터를 두 개씩 형성함으로써 좌우로 오정렬이 발생하는 두 분할 영역 간에 게이트 전극과 드레인 전극에 의한 기생 용량을 동일하게 하여 화소 전압의 변동을 동일하게 하여 밝기 불균일을 방지할 수 있다. 또한, 보호막을 두껍게 형성하고, 그 상부에 화소 전극을 데이터선 상부에까지 중첩되도록 형성하여 개구율을 증대시킬 수 있다.

Claims (29)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있는 게이트선과 상기 게이트선에 연결되어 있으며 서로 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선,
    상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하며 상기 게이트 배선과 절연되어 교차하고 있는 데이터 배선,
    상기 게이트 배선과 상기 데이터 배선이 교차하여 정의하는 매트릭스 형태의 화소 영역마다 형성되어 있고, 상기 제1 및 제2 드레인 전극과 전기적으로 연결되어 있으며, 상기 데이터 배선과 적어도 일부분이 중첩되어 있는 화소 전극,
    상기 제1 절연 기판 위에 형성되어 있는 제1 도메인 분할 수단,
    상기 제1 절연 기판과 대향하는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 색 필터,
    상기 색 필터 위에 형성되어 있는 공통 전극, 그리고
    상기 제2 절연 기판 위에 형성되어 있는 제2 도메인 분할 수단
    을 포함하고,
    상기 제1 및 제2 데이터선에는 같은 신호가 인가되는 액정 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 데이터 배선과 상기 화소 전극 사이에 형성된 상기 보호막의 두께는 3㎛ 이상인 액정 표시 장치.
  4. 제1항에서,
    상기 제1 및 제2 도메인 분할 수단은 돌기 패턴인 액정 표시 장치.
  5. 제1항에서,
    상기 제1 및 제2 도메인 분할 수단은 개구 패턴인 액정 표시 장치.
  6. 제1항에서,
    상기 제1 및 제2 도메인 분할 수단 중 어느 하나의 도메인 분할 수단은 돌기 패턴이고, 다른 하나의 도메인 분할 수단은 개구 패턴인 액정 표시 장치.
  7. 절연 기판 위에 형성되어 있는 게이트선과 상기 게이트선에 연결되어 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮고 있는 게이트 절연막,
    상기 제1 및 제2 게이트 전극 상부에 각각 형성되어 있는 제1 및 제2 반도체층,
    상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선,
    상기 제1 및 제2 드레인 전극을 화소 전극과 전기적으로 연결하기 위한 적어도 하나 이상의 제1 접촉 구멍을 갖는 보호막, 그리고
    상기 제1 및 제2 드레인 전극과 전기적으로 연결되어 있으며, 상기 데이터 배선과 중첩되어 있는 화소 전극
    을 포함하며,
    상기 제1 및 제2 데이터선에는 같은 신호가 인가되는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 제1 및 제2 드레인 전극은 하나로 연결되어 있는 박막 트랜지스터 기판.
  9. 제7항에서,
    상기 데이터 배선은 상기 화소 영역의 상부 및 하부에 각각 형성되어 있으며 상기 제1 및 제2 데이터선을 연결하는 데이터선 연결부를 더 포함하는 박막 트랜지스터 기판.
  10. 제7항에서,
    상기 게이트선과 동일한 층으로 평행하게 형성되어 있는 유지 용량선을 더 포함하는 박막 트랜지스터 기판.
  11. 제10항에서,
    상기 유지 용량선과 중첩되어 형성되는 유지 용량용 도전체 패턴을 더 포함하는 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 데이터 배선의 상기 드레인 전극과 상기 유지 용량용 도전체 패턴을 연결하는 도전체 패턴 연결부를 더 포함하는 박막 트랜지스터 기판.
  13. 제11항에서,
    상기 보호막에 형성된 상기 제1 접촉 구멍은 상기 유지 용량용 도전체 패턴 상부에 형성된 박막 트랜지스터 기판.
  14. 제7항에서,
    상기 제1 소스 전극과 상기 제1 드레인 전극 사이 및 상기 제2 소스 전극과 상기 제2 드레인 전극 사이를 제외한 상기 제1 및 제2 반도체층과 상기 데이터 배선은 동일한 평면적 모양을 갖는 박막 트랜지스터 기판.
  15. 제7항에서,
    상기 제1 및 제2 반도체층과 상기 데이터 배선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 기판.
  16. 제15항에서,
    상기 저항성 접촉층과 상기 데이터 배선은 동일한 평면적 모양을 갖는 박막 트랜지스터 기판.
  17. 제7항에서,
    상기 게이트 배선은 상기 게이트선에 신호를 인가하는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 신호를 인가하는 데이터 패드를 더 포함하며,
    상기 보호막에는 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍이 형성되어 있고,
    상기 화소 전극과 동일한 층으로 형성되어 있으며 상기 제2 및 제3 접촉 구 멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 박막 트랜지스터 기판.
  18. 삭제
  19. 제7항에서,
    상기 데이터 배선과 상기 화소 전극 사이에 형성된 상기 보호막의 두께는 3㎛ 이상인 박막 트랜지스터 기판.
  20. 절연 기판 위에 게이트선과 상기 게이트선에 연결되어 일정 거리를 두고 위치하는 제1 및 제2 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 제1 및 제2 반도체층을 형성하는 단계,
    상기 게이트선과 교차하여 화소 영역을 정의하며 일정 거리를 두고 위치하는 제1 및 제2 데이터선과 상기 제1 및 제2 데이터선 각각의 일부인 제1 및 제2 소스 전극, 상기 제1 및 제2 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 제1 및 제2 드레인 전극을 화소 전극과 전기적으로 연결하기 위한 적어도 하나 이상의 제1 접촉 구멍을 갖는 보호막을 형성하는 단계, 그리고
    상기 제1 및 제2 드레인 전극과 연결되고, 상기 데이터 배선과 중첩되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  21. 제20항에서,
    상기 데이터 배선을 형성하는 단계에서 상기 제1 및 제2 데이터선을 연결하는 데이터선 연결부를 형성하는 박막 트랜지스터 기판의 제조 방법.
  22. 제20항에서,
    상기 게이트 배선을 형성하는 단계에서 상기 게이트선과 평행하게 유지 용량선을 형성하는 박막 트랜지스터 기판의 제조 방법.
  23. 제22항에서,
    상기 데이터 배선을 형성하는 단계에서 상기 유지 용량선과 중첩되는 유지 용량용 도전체 패턴을 형성하는 박막 트랜지스터 기판의 제조 방법.
  24. 제23항에서,
    상기 데이터 배선을 형성하는 단계에서 상기 드레인 전극과 상기 유지 용량용 도전체 패턴을 연결하는 도전체 패턴 연결부를 형성하는 박막 트랜지스터 기판 의 제조 방법.
  25. 제23항에서,
    상기 보호막의 상기 제1 접촉 구멍은 상기 유지 용량용 도전체 패턴 상부에 형성하는 박막 트랜지스터 기판의 제조 방법.
  26. 제20항에서,
    상기 반도체층과 상기 데이터 배선은 위치에 따라 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
  27. 제20항에서,
    상기 게이트 배선 형성 단계에서 상기 게이트선에 신호를 인가하는 게이트 패드를 더 형성하고, 상기 데이터 배선 형성 단계에서 상기 데이터선에 신호를 인가하는 데이터 패드를 더 형성하며,
    상기 보호막 형성 단계에서 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 더 형성하며,
    상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되며 상기 화소 전극과 동일한 층으로 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  28. 제20항에서,
    상기 제1 접촉 구멍은 상기 제1 드레인 전극을 노출하는 접촉 구멍과 상기 제2 드레인 전극을 노출하는 접촉 구멍을 각각 가지는 박막 트랜지스터 기판의 제조 방법.
  29. 삭제
KR1020010079331A 2001-03-16 2001-12-14 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 KR100848108B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/147,345 US6862052B2 (en) 2001-12-14 2002-05-16 Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
JP2002274691A JP4343510B2 (ja) 2001-12-14 2002-09-20 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法
US11/007,917 US7245332B2 (en) 2001-12-14 2004-12-09 Liquid crystal display having first and second drain electrodes connected to a pixel electrode and manufacturing method thereof
US11/767,851 US7659958B2 (en) 2001-12-14 2007-06-25 Method of manufacturing liquid crystal display and thin film transistor array panel including a data wire having first and second data lines

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010013730 2001-03-16
KR1020010013730 2001-03-16

Publications (2)

Publication Number Publication Date
KR20020074056A KR20020074056A (ko) 2002-09-28
KR100848108B1 true KR100848108B1 (ko) 2008-07-24

Family

ID=27697674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010079331A KR100848108B1 (ko) 2001-03-16 2001-12-14 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100848108B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
US8994712B2 (en) 2011-04-13 2015-03-31 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100504553C (zh) 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR101112536B1 (ko) * 2004-02-06 2012-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101018755B1 (ko) * 2004-03-31 2011-03-04 삼성전자주식회사 액정 표시 장치
KR20060030577A (ko) 2004-10-06 2006-04-11 삼성전자주식회사 박막 트랜지스터 표시판
KR101330393B1 (ko) * 2007-04-02 2013-11-15 엘지디스플레이 주식회사 액정 표시장치
KR101758297B1 (ko) * 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285327A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0474076A (ja) * 1990-07-13 1992-03-09 Nec Corp 液晶テレビ
JPH0667208A (ja) * 1992-08-21 1994-03-11 Fujitsu Ltd 液晶表示装置
JPH06259039A (ja) * 1993-03-08 1994-09-16 Fujitsu Ltd 液晶表示装置
JPH10142577A (ja) * 1996-11-13 1998-05-29 Sharp Corp 液晶表示装置及びその駆動方法
JP2001188242A (ja) * 1999-10-29 2001-07-10 Samsung Electronics Co Ltd 垂直配向型液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285327A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリクス型液晶表示素子
JPH0474076A (ja) * 1990-07-13 1992-03-09 Nec Corp 液晶テレビ
JPH0667208A (ja) * 1992-08-21 1994-03-11 Fujitsu Ltd 液晶表示装置
JPH06259039A (ja) * 1993-03-08 1994-09-16 Fujitsu Ltd 液晶表示装置
JPH10142577A (ja) * 1996-11-13 1998-05-29 Sharp Corp 液晶表示装置及びその駆動方法
JP2001188242A (ja) * 1999-10-29 2001-07-10 Samsung Electronics Co Ltd 垂直配向型液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451393B2 (en) 2009-10-28 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display
US8994712B2 (en) 2011-04-13 2015-03-31 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20020074056A (ko) 2002-09-28

Similar Documents

Publication Publication Date Title
US7245332B2 (en) Liquid crystal display having first and second drain electrodes connected to a pixel electrode and manufacturing method thereof
US7102168B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US6650379B2 (en) Thin film transistor array panel
KR100816333B1 (ko) 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
US7688417B2 (en) Thin film transistor array panel and method for manufacturing the same
JP2001194688A (ja) 液晶表示装置用薄膜トランジスタ基板
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100859521B1 (ko) 박막 트랜지스터 어레이 기판
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7547588B2 (en) Thin film transistor array panel
KR100612993B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR20010050708A (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100695298B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100750921B1 (ko) 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100333984B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20170126552A (ko) 액정표시장치용 어레이 기판
KR100777699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100656904B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee