JPH0273329A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0273329A JPH0273329A JP63226870A JP22687088A JPH0273329A JP H0273329 A JPH0273329 A JP H0273329A JP 63226870 A JP63226870 A JP 63226870A JP 22687088 A JP22687088 A JP 22687088A JP H0273329 A JPH0273329 A JP H0273329A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- film
- crystal display
- disconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 abstract description 44
- 230000007547 defect Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は薄膜トランジスタ(以下、TPTと称する)を
表示用絵素のスイッチング用アドレス素子として用いる
マトリックス型液晶表示装置に関し、さらに詳しくは半
導体膜としてアモルファスシリコン(以下a−Si と
記す)f、用いた逆スタガー型のTFTkアドレス素子
として用いるアクティブマトリックス型表示装置に関す
るものである。
表示用絵素のスイッチング用アドレス素子として用いる
マトリックス型液晶表示装置に関し、さらに詳しくは半
導体膜としてアモルファスシリコン(以下a−Si と
記す)f、用いた逆スタガー型のTFTkアドレス素子
として用いるアクティブマトリックス型表示装置に関す
るものである。
〈従来の技術〉
逆スタガー型のTPT’にアドレス素子として用いたア
クティブマトリックス型液晶表示装置の従来の構造を第
3図(A)(B)に例示する。この液晶表示装置は絶縁
基板上1上にゲート電極2、ゲート絶縁膜5、a−5i
半導体膜6、絶縁膜7、オーミックM触用n −a −
S i コンタクト膜8、ソースおよびドレイン電照9
、表示用絵素電極10、保護膜11を積層することによ
シ一方のセル基板が構成され、このセル基板と対向する
他方のセル基板の間に液晶が封入されて液晶セルが形成
されている。ここで絵素電極10はマトリックス状に配
列され絵素電位保持特性の改善及びゲート電圧の立ち下
がシ時のゲート型面2とドレイン電極9の重なシ容量に
寄因する絵素電極電位のレベルシフトを低減させるため
に液晶容量に並列となる付加容量(以下Csと称する)
が形成されている。
クティブマトリックス型液晶表示装置の従来の構造を第
3図(A)(B)に例示する。この液晶表示装置は絶縁
基板上1上にゲート電極2、ゲート絶縁膜5、a−5i
半導体膜6、絶縁膜7、オーミックM触用n −a −
S i コンタクト膜8、ソースおよびドレイン電照9
、表示用絵素電極10、保護膜11を積層することによ
シ一方のセル基板が構成され、このセル基板と対向する
他方のセル基板の間に液晶が封入されて液晶セルが形成
されている。ここで絵素電極10はマトリックス状に配
列され絵素電位保持特性の改善及びゲート電圧の立ち下
がシ時のゲート型面2とドレイン電極9の重なシ容量に
寄因する絵素電極電位のレベルシフトを低減させるため
に液晶容量に並列となる付加容量(以下Csと称する)
が形成されている。
このCsは第3図(B)に示すように絶縁性基板1上に
透明導電膜をゲート絶縁膜5の延在部で絶縁分離した状
態で2層に形成し第1層を接地電極12として第2層を
表示用絵素電極10とすることにより形成されている。
透明導電膜をゲート絶縁膜5の延在部で絶縁分離した状
態で2層に形成し第1層を接地電極12として第2層を
表示用絵素電極10とすることにより形成されている。
しかしながらこの構造には以下の点で不充分な点がある
。
。
Cs用電極として透明導電膜を使用しているためCs用
電極12の抵抗が高くなりドライバーの負荷が大きくな
る。これを解決するために最近以下の構造が考えられて
いる。即ち、絶縁性基板上に逆スタガー型のTPTが形
成され、そのTPT電極例えばゲート電極と同一材料で
あるタンタル(Ta)等からなるCs用電極を絵素電極
の下部でゲート電極と同一面上に形成しCs用の絶縁膜
として上記タンタルを陽極酸化してなる五酸化タンタル
膜と窒化シリコン膜の2層を利用したCs構造の如く絵
素電極と絶縁性基板の間にTPTの電極と同一材質のC
s用電極を挿設した構造のものである。
電極12の抵抗が高くなりドライバーの負荷が大きくな
る。これを解決するために最近以下の構造が考えられて
いる。即ち、絶縁性基板上に逆スタガー型のTPTが形
成され、そのTPT電極例えばゲート電極と同一材料で
あるタンタル(Ta)等からなるCs用電極を絵素電極
の下部でゲート電極と同一面上に形成しCs用の絶縁膜
として上記タンタルを陽極酸化してなる五酸化タンタル
膜と窒化シリコン膜の2層を利用したCs構造の如く絵
素電極と絶縁性基板の間にTPTの電極と同一材質のC
s用電極を挿設した構造のものである。
〈発明が解決しようとする問題点〉
アクティブマトリフックス型液晶表示装置のCs付加溝
造には2つの構造がある。その1つはCs用の電極とし
て透明導電膜を使用したものであシ他の1つはCs用の
電極としてゲート電極と同一材料を使用したものである
。
造には2つの構造がある。その1つはCs用の電極とし
て透明導電膜を使用したものであシ他の1つはCs用の
電極としてゲート電極と同一材料を使用したものである
。
前述した用に透明導電膜を用いた場合にはCs用電極抵
抗が高くなりドライバー(駆動回路)の負荷が大きくな
る。これをさけるためには膜厚を大きくするかパターン
幅を大きくすることが考えられるが膜厚の増大は段差が
大きくなり後工程でソース電極等の断線原因となる。ま
た幅を大きくすることはソース−Cs間の容量が大きく
なり信号のレベルシフトが大きくなる。一方、Cs用電
極としてゲート電極材料を用いた場合には透明導電膜の
場合と比較して工程が少なくて済み(ゲート、C5が同
一面の同一材料で済む)、抵抗が小さく、大面積にも対
応が可能である等の多くの利点を持っている。
抗が高くなりドライバー(駆動回路)の負荷が大きくな
る。これをさけるためには膜厚を大きくするかパターン
幅を大きくすることが考えられるが膜厚の増大は段差が
大きくなり後工程でソース電極等の断線原因となる。ま
た幅を大きくすることはソース−Cs間の容量が大きく
なり信号のレベルシフトが大きくなる。一方、Cs用電
極としてゲート電極材料を用いた場合には透明導電膜の
場合と比較して工程が少なくて済み(ゲート、C5が同
一面の同一材料で済む)、抵抗が小さく、大面積にも対
応が可能である等の多くの利点を持っている。
しかしながら電極が透明でないためパターンの幅を小さ
くする必要がちシホトリソ工程・基板上の欠陥等による
断線歩留に問題を残す。
くする必要がちシホトリソ工程・基板上の欠陥等による
断線歩留に問題を残す。
本発明はこのCs電極の断線歩留という問題点に鑑みて
なされたものであシ、逆スタガー型のTFTをアドレス
素子として用いたマトリックス型液晶表示装置において
高歩留で付加容量を形成することができ将来の大型化へ
の展開を可能にすることのできる液晶表示装置を提供す
ることを目的とする。
なされたものであシ、逆スタガー型のTFTをアドレス
素子として用いたマトリックス型液晶表示装置において
高歩留で付加容量を形成することができ将来の大型化へ
の展開を可能にすることのできる液晶表示装置を提供す
ることを目的とする。
〈問題点を解決するための手段〉
Cs電極に冗長性をもたせるには、立体的な2層配線等
があるがこれではホトリソプロセスによる欠陥パターン
の欠落等による断線はカバー出来るが基板に起因する欠
陥基板の微小な凹凸又は下部成膜層の欠陥は同一場所に
おける2重配線では断線を防ぐことは困難である。
があるがこれではホトリソプロセスによる欠陥パターン
の欠落等による断線はカバー出来るが基板に起因する欠
陥基板の微小な凹凸又は下部成膜層の欠陥は同一場所に
おける2重配線では断線を防ぐことは困難である。
これを防ぐためには平面的な2重配線を行うことが必要
である。
である。
この平面的な2重配線を行うためにはCs電極の材料の
抵抗が低い方が好ましい。なぜならソース電極とCs電
極のクロス部の容量を小さく出来るからである。
抵抗が低い方が好ましい。なぜならソース電極とCs電
極のクロス部の容量を小さく出来るからである。
以上より本発明は付加容量用電極を7Xシゴ状のパター
ン形状に成形して断線に対する冗長性を付与している。
ン形状に成形して断線に対する冗長性を付与している。
〈作 用〉
上記構造の付加容量によシ絵素電位保持特性の改善が行
なわれ、またそのCs電極の形状によりCs電極を付加
したことによる歩留低下も最小限に押えられる。また今
後の大型液晶表示装置の開発においても高歩留で製作が
可能となる。
なわれ、またそのCs電極の形状によりCs電極を付加
したことによる歩留低下も最小限に押えられる。また今
後の大型液晶表示装置の開発においても高歩留で製作が
可能となる。
本発明が従来のソースバスバー、ゲートバスパーにおけ
る冗長性と大きく異なるのは本発明の付加容量用電極(
Cs)は絵素用の透明導電膜とそれとの間に容量を形成
するため、絵素部を横断する様な形状でもとり得るとい
うことで従来の冗長性とは性格を異にする。
る冗長性と大きく異なるのは本発明の付加容量用電極(
Cs)は絵素用の透明導電膜とそれとの間に容量を形成
するため、絵素部を横断する様な形状でもとり得るとい
うことで従来の冗長性とは性格を異にする。
〈実施例〉
以下第1図及び第2図を用いて、本発明の一実施例を詳
細に説明する。第1図はTET配列構造の平面図、第2
図(A)は第1図のA−B断面図、第2図(B)は同C
−D断面図である。ガラス基板からなる絶縁性基板1上
にスパッタリングによりTaを300OAの厚さに形成
し、これをホトエツチングによりパターン化してTFT
のゲート電極2および付加容量電照3を同一平面上に一
部ピッチで配列形成する。次に陽極酸化法によシ付加容
量電極3のTa表面を酸化し約300OAの五酸化タン
タフv(TazOs)からなる絶縁膜4を形成する。T
a 20 sは誘電率が高く従って高容量に適する。
細に説明する。第1図はTET配列構造の平面図、第2
図(A)は第1図のA−B断面図、第2図(B)は同C
−D断面図である。ガラス基板からなる絶縁性基板1上
にスパッタリングによりTaを300OAの厚さに形成
し、これをホトエツチングによりパターン化してTFT
のゲート電極2および付加容量電照3を同一平面上に一
部ピッチで配列形成する。次に陽極酸化法によシ付加容
量電極3のTa表面を酸化し約300OAの五酸化タン
タフv(TazOs)からなる絶縁膜4を形成する。T
a 20 sは誘電率が高く従って高容量に適する。
次にプラズマCVD法によシ窒化シリコン(SiNx)
からなる絶縁膜5を3000λの厚さに全面堆積させて
ゲート絶縁膜兼Csの絶縁分離膜とする。連続してアモ
ルファスシリコン(a−5i)からなる半導体膜6i2
00Aの厚さに形成し、TPTの半導体膜とする。更に
半導体膜6の上にSiNxからなる絶縁膜7i2000
Aの厚さに形成する。これをホトエツチングにてパター
ン処理することによりゲート電極2の直上付近にパター
ン化された絶縁膜7を形成する。即ち半導体膜6と絶縁
膜7はマ) IJソックス置されるTPTに対応してマ
トリックス配置される。次にプラズマCVD法によりn
−a−5iからなるオーミック接触用半導体コンタクト
膜8’t500Aの厚さに形成しホトエツチングにてパ
ターン処理することにより、ソース・ドレイン電極と接
触するパターン化された半導体コンタクト膜8を形成す
る。次にスパッタリング法あるいは電子ビーム蒸着法に
よりTi 、Mo’JfcfdWi3000Aの厚さに
形成しホトエツチングにてパターン化することによ、9
TPTとして適合するパターンを有するソースおよびド
レイン電極9を形成する。以上によりスイッチング用の
TPTが作製される。次にスパッタリング法または電子
ビーム蒸着法により酸化インジウムを主成分とする透明
導電膜を100OAの厚さに形成し、これをホトエツチ
ングによυパターン化しTPTのドレイン電極と片端が
連結され一部がCs電4i3の直上に存在する表示用絵
素電極10が形成さる。さらにこの上にプラズマCVD
法によりSiNx膜を保護膜11として4000Aの厚
さに堆積させる。対向側の構造、配向膜、液晶封入に関
しては従来よシ存在する構造で充分である。TFTt−
介して絵素電極10と他方のセル基板の対向電属間に電
界を印加することによケ絵素単位のマ) IJックス表
示が実行される。この際、絵素電11FilOとCs電
極3間は付加容量を有しておシこのコンデンサー特性に
よってTFTiオフしている間も時定数で定まる電界が
液晶へ印加されることになシ、高品位の画質と高い信頼
性が得られる。また、Cs配線の増加にもかかわらず冗
長性をもったCs電極形状のためCs電極断線の可能性
を最小限度に押えることが可能でかつ透明導電膜使用の
Cs電極構造の様にプロセスの増加もなく可能となる。
からなる絶縁膜5を3000λの厚さに全面堆積させて
ゲート絶縁膜兼Csの絶縁分離膜とする。連続してアモ
ルファスシリコン(a−5i)からなる半導体膜6i2
00Aの厚さに形成し、TPTの半導体膜とする。更に
半導体膜6の上にSiNxからなる絶縁膜7i2000
Aの厚さに形成する。これをホトエツチングにてパター
ン処理することによりゲート電極2の直上付近にパター
ン化された絶縁膜7を形成する。即ち半導体膜6と絶縁
膜7はマ) IJソックス置されるTPTに対応してマ
トリックス配置される。次にプラズマCVD法によりn
−a−5iからなるオーミック接触用半導体コンタクト
膜8’t500Aの厚さに形成しホトエツチングにてパ
ターン処理することにより、ソース・ドレイン電極と接
触するパターン化された半導体コンタクト膜8を形成す
る。次にスパッタリング法あるいは電子ビーム蒸着法に
よりTi 、Mo’JfcfdWi3000Aの厚さに
形成しホトエツチングにてパターン化することによ、9
TPTとして適合するパターンを有するソースおよびド
レイン電極9を形成する。以上によりスイッチング用の
TPTが作製される。次にスパッタリング法または電子
ビーム蒸着法により酸化インジウムを主成分とする透明
導電膜を100OAの厚さに形成し、これをホトエツチ
ングによυパターン化しTPTのドレイン電極と片端が
連結され一部がCs電4i3の直上に存在する表示用絵
素電極10が形成さる。さらにこの上にプラズマCVD
法によりSiNx膜を保護膜11として4000Aの厚
さに堆積させる。対向側の構造、配向膜、液晶封入に関
しては従来よシ存在する構造で充分である。TFTt−
介して絵素電極10と他方のセル基板の対向電属間に電
界を印加することによケ絵素単位のマ) IJックス表
示が実行される。この際、絵素電11FilOとCs電
極3間は付加容量を有しておシこのコンデンサー特性に
よってTFTiオフしている間も時定数で定まる電界が
液晶へ印加されることになシ、高品位の画質と高い信頼
性が得られる。また、Cs配線の増加にもかかわらず冗
長性をもったCs電極形状のためCs電極断線の可能性
を最小限度に押えることが可能でかつ透明導電膜使用の
Cs電極構造の様にプロセスの増加もなく可能となる。
第1図(B)において例えばXで示す箇所が断線した場
合においても各絵素に対する付加容量はなくなることは
なく、また断線部以遠の絵素においても付加容量電極が
オープンになることなく充分な冗長性があることになる
。付加容量に関しても断線によシ欠落した電極面積の容
量分の減少で済む。
合においても各絵素に対する付加容量はなくなることは
なく、また断線部以遠の絵素においても付加容量電極が
オープンになることなく充分な冗長性があることになる
。付加容量に関しても断線によシ欠落した電極面積の容
量分の減少で済む。
〈発明の効果〉
本発明によるCsが付加することによシ表示品位の向上
がなされる。またCsが付加されていない時とほとんど
変わらない歩留が保障される。また、ゲートと同一材料
を使用しているため工程が増加することなく生産コスト
もCsが付加されていないものと全く同様に生産するこ
とが可能となる。
がなされる。またCsが付加されていない時とほとんど
変わらない歩留が保障される。また、ゲートと同一材料
を使用しているため工程が増加することなく生産コスト
もCsが付加されていないものと全く同様に生産するこ
とが可能となる。
第1図(A) (B)は本発明の1実施例の説明に供す
るTPT配列構造の平面図である。第2図(A)CB)
は第1図(A)のそれぞれA−B断面図及びC−D断面
図である。第3図は従来の透明導電膜を使用したTFT
a造の平面図及び断面図である。 1・・・絶縁性基板 2・・・ゲート電極 3・・
・付加容量用電極 4,57・・2絶縁膜 6・・
・半導体膜 8・・・コンタクト膜 9・・・ソー
ス及びドレイン電極 10・・・絵素電属 11・
・・保護膜 12・・・透明導電膜 代理人 弁理士 杉 山 毅 至(他1名)(A) *2rg
るTPT配列構造の平面図である。第2図(A)CB)
は第1図(A)のそれぞれA−B断面図及びC−D断面
図である。第3図は従来の透明導電膜を使用したTFT
a造の平面図及び断面図である。 1・・・絶縁性基板 2・・・ゲート電極 3・・
・付加容量用電極 4,57・・2絶縁膜 6・・
・半導体膜 8・・・コンタクト膜 9・・・ソー
ス及びドレイン電極 10・・・絵素電属 11・
・・保護膜 12・・・透明導電膜 代理人 弁理士 杉 山 毅 至(他1名)(A) *2rg
Claims (1)
- 1、絶縁基板上に配列された絵素電極と該絵素電極へ印
加する電圧を、スイッチングする薄膜トランジスタとを
具備して成る液晶表示装置において、前記絶縁線基板と
前記絵素電極の間に前記薄膜トランジスタの電極と同材
質の付加容量用電極が形成されており、該付加容量用電
極の形状をハシゴ状のパターンにすることにより断線に
対する冗長性を持たせたことを特徴とする液晶表示装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226870A JPH0273329A (ja) | 1988-09-09 | 1988-09-09 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63226870A JPH0273329A (ja) | 1988-09-09 | 1988-09-09 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0273329A true JPH0273329A (ja) | 1990-03-13 |
Family
ID=16851863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63226870A Pending JPH0273329A (ja) | 1988-09-09 | 1988-09-09 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0273329A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11194369A (ja) * | 1997-10-18 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
-
1988
- 1988-09-09 JP JP63226870A patent/JPH0273329A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60207116A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 表示電極アレイ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11194369A (ja) * | 1997-10-18 | 1999-07-21 | Samsung Electron Co Ltd | 液晶表示装置及びその製造方法 |
JP4643774B2 (ja) * | 1997-10-18 | 2011-03-02 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2537150B2 (ja) | 制御用トランジスタを備える電気光学ディスプレイパネルとその製造方法 | |
US7542103B2 (en) | Electro-optical device | |
CN100476529C (zh) | 面内切换型液晶显示装置用阵列基板的制造方法 | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JPH01217325A (ja) | 液晶表示装置 | |
JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
JPH01219824A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
US6916675B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
US5657101A (en) | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode | |
JP2900662B2 (ja) | 薄膜トランジスタアレイ | |
US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPH04313729A (ja) | 液晶表示装置 | |
JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
JPH07113728B2 (ja) | アクティブマトリクス基板 | |
JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
JPH0273329A (ja) | 液晶表示装置 | |
JP2687967B2 (ja) | 液晶表示装置 | |
KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
JP2001092377A (ja) | 半導体装置及び表示装置 | |
JPH0618922A (ja) | 液晶表示装置 | |
JPH0675143B2 (ja) | アクティブマトリクス基板 | |
JPH05257161A (ja) | アクティブマトリクス基板 | |
JPH07113730B2 (ja) | 液晶表示装置 |