JP2544089B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP2544089B2 JP2544089B2 JP24834994A JP24834994A JP2544089B2 JP 2544089 B2 JP2544089 B2 JP 2544089B2 JP 24834994 A JP24834994 A JP 24834994A JP 24834994 A JP24834994 A JP 24834994A JP 2544089 B2 JP2544089 B2 JP 2544089B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light shielding
- liquid crystal
- pixel electrode
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、絶縁基板上に薄膜トラ
ンジスタ（以下ＴＦＴと称する）スイッチを備えた画素
電極をマトリックス状に形成して成る表示電極アレイを
備えたアクティブマトリックス形の液晶表示パネルに関
する。
ンジスタ（以下ＴＦＴと称する）スイッチを備えた画素
電極をマトリックス状に形成して成る表示電極アレイを
備えたアクティブマトリックス形の液晶表示パネルに関
する。
【０００２】
【従来の技術】現在、液晶やＥＬ等を用いた表示装置
は、テレビ表示やグラフイックディスプレイ等を指向し
た、大容量、高密度のアクティブマトリックス形表示装
置の開発・実用化がさかんである。この種の表示装置で
は、クロストークのない高コントラスト表示が行えるよ
う、各画素を駆動制御するための手段として、半導体ス
イッチが設けられている。半導体スイッチとしては、単
結晶Ｓｉ基板上に作成されたＭＯＳ形ＦＥＴや、最近で
は、透過形表示の可能な透明基板上に形成されたＴＦＴ
などがある。
は、テレビ表示やグラフイックディスプレイ等を指向し
た、大容量、高密度のアクティブマトリックス形表示装
置の開発・実用化がさかんである。この種の表示装置で
は、クロストークのない高コントラスト表示が行えるよ
う、各画素を駆動制御するための手段として、半導体ス
イッチが設けられている。半導体スイッチとしては、単
結晶Ｓｉ基板上に作成されたＭＯＳ形ＦＥＴや、最近で
は、透過形表示の可能な透明基板上に形成されたＴＦＴ
などがある。
【０００３】図１はＴＦＴアレイを用いた液晶表示パネ
ルの一般的構造を説明するための断面図で、スイッチ素
子としてのＴＦＴ１および透明画素電極２が形成された
絶縁基板の透明基板３と、透明対向電極４が形成された
透明基板５との間に液晶６が挟持されてパネルが構成さ
れる。ＴＦＴ１はドレイン電極７，ソース電極８，半導
体膜９，ゲート絶縁膜１０，ゲート電極１１および保護
膜１２で構成される。前記ＴＦＴ１および透明画素電極
２は図２に示すようにマトリックス状に配列形成されて
おり、ゲート線１３およびドレイン線１４が設けられ
る。ゲート線１３を順次走査すると共に、これに同期し
てドレイン線に並列信号を与えると、画素電極２と対向
電極４との間の液晶は、順次駆動されて、画像などの表
示が行われる。信号電圧は液晶２’と蓄積電気容量３’
に蓄積され、次の励起が行われるまで一定電位を保つ。
ルの一般的構造を説明するための断面図で、スイッチ素
子としてのＴＦＴ１および透明画素電極２が形成された
絶縁基板の透明基板３と、透明対向電極４が形成された
透明基板５との間に液晶６が挟持されてパネルが構成さ
れる。ＴＦＴ１はドレイン電極７，ソース電極８，半導
体膜９，ゲート絶縁膜１０，ゲート電極１１および保護
膜１２で構成される。前記ＴＦＴ１および透明画素電極
２は図２に示すようにマトリックス状に配列形成されて
おり、ゲート線１３およびドレイン線１４が設けられ
る。ゲート線１３を順次走査すると共に、これに同期し
てドレイン線に並列信号を与えると、画素電極２と対向
電極４との間の液晶は、順次駆動されて、画像などの表
示が行われる。信号電圧は液晶２’と蓄積電気容量３’
に蓄積され、次の励起が行われるまで一定電位を保つ。
【０００４】図３は、図２のＴＦＴアレイ上の透明画素
電極２の配置を示す図で、ゲート線１３とドレイン線１
４の交差部にＴＦＴ１が設けられる。
電極２の配置を示す図で、ゲート線１３とドレイン線１
４の交差部にＴＦＴ１が設けられる。
【０００５】
【発明が解決しようとする課題】図４（ａ），（ｂ）
は、先に出願した従来技術で光しゃへい電極１５と画素
電極２の重なりにより蓄積電気容量１６を作った例であ
る。光しゃへい電極１５はハッチで、蓄積電気容量１６
はクロスハッチで示してある。画素電極２と光しゃへい
電極１５は異なるマスクで、フォトリソグラフィー，エ
ッチングされ、あるいは、マスクデポされるため、設計
位置と若干ずれた位置に相互のパターンが形成されるこ
とが多い。典型的には２μｍ程度とされる。図４（ａ）
では、右に光しゃへい電極がずれた場合１７，左にずれ
た場合１８，図４（ｂ）では、上に光しゃへい電極１５
がずれた場合１９，下にずれた場合２０についてそれぞ
れ一点鎖線１７，１９，破線１８，２０で示してある。
は、先に出願した従来技術で光しゃへい電極１５と画素
電極２の重なりにより蓄積電気容量１６を作った例であ
る。光しゃへい電極１５はハッチで、蓄積電気容量１６
はクロスハッチで示してある。画素電極２と光しゃへい
電極１５は異なるマスクで、フォトリソグラフィー，エ
ッチングされ、あるいは、マスクデポされるため、設計
位置と若干ずれた位置に相互のパターンが形成されるこ
とが多い。典型的には２μｍ程度とされる。図４（ａ）
では、右に光しゃへい電極がずれた場合１７，左にずれ
た場合１８，図４（ｂ）では、上に光しゃへい電極１５
がずれた場合１９，下にずれた場合２０についてそれぞ
れ一点鎖線１７，１９，破線１８，２０で示してある。
【０００６】図４（ａ）１７，図４（ｂ）１９のよう
に、それぞれ右あるいは上にパターンがずれると、蓄積
電気容量はこの場合３０％増え、ＴＦＴ１が励起されて
いる時間に、ドレイン線１４を通じて供給される信号が
十分に蓄積電気容量に書き込まれない。また、透明画素
電極２が光しゃへい電極１５にカバーされる面積が増
え、外部照明光の透過率が下がり、画面全体が暗くな
る。
に、それぞれ右あるいは上にパターンがずれると、蓄積
電気容量はこの場合３０％増え、ＴＦＴ１が励起されて
いる時間に、ドレイン線１４を通じて供給される信号が
十分に蓄積電気容量に書き込まれない。また、透明画素
電極２が光しゃへい電極１５にカバーされる面積が増
え、外部照明光の透過率が下がり、画面全体が暗くな
る。
【０００７】図４（ａ）１８，図４（ｂ）２０のよう
に、それぞれ左あるいは下にパターンがずれると、蓄積
電気容量がこの場合３０％減り、蓄積電荷量も減るた
め、ＴＦＴ１が励起されていない間の液晶層やＴＦＴ１
のリーク電流による画素電極２電位の電圧降下が大きく
なり、液晶層にかかる実効電圧が下がる。この結果、表
示コントラストか悪くなる。
に、それぞれ左あるいは下にパターンがずれると、蓄積
電気容量がこの場合３０％減り、蓄積電荷量も減るた
め、ＴＦＴ１が励起されていない間の液晶層やＴＦＴ１
のリーク電流による画素電極２電位の電圧降下が大きく
なり、液晶層にかかる実効電圧が下がる。この結果、表
示コントラストか悪くなる。
【０００８】以上述べてきたように、従来技術による液
晶表示パネルの構造では、製造工程上のマスク合わせの
ずれにより、所期の性能を達せられず、また、同一ロッ
ト内でも、ウエハ毎に性能が異なるという欠点があっ
た。
晶表示パネルの構造では、製造工程上のマスク合わせの
ずれにより、所期の性能を達せられず、また、同一ロッ
ト内でも、ウエハ毎に性能が異なるという欠点があっ
た。
【０００９】本発明は上記従来技術の欠点に鑑みてなさ
れたもので、性能の安定した、製造歩留りの高い液晶表
示パネルを提供することを目的とする。
れたもので、性能の安定した、製造歩留りの高い液晶表
示パネルを提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１に記載される発
明は、絶縁基板上に略直交して配置されるゲート線及び
ドレイン線，前記ゲート線及びドレイン線に薄膜トラン
ジスタを介して接続される画素電極，前記画素電極と絶
縁膜を介して平面的に重なる領域を有して蓄積容量を形
成する光しゃへい電極とを具備した表示電極アレイと、
透明基板上に透明対向電極が形成された透明対向基板
と、前記表示電極アレイと前記透明対向基板との間に挟
持される液晶とを備えた液晶表示パネルにおいて、前記
光しゃへい電極は、少くとも前記画素電極の前記ドレイ
ン線と略平行する一対の端辺のそれぞれに沿って延びる
少くとも一対の前記領域を形成して、前記画素電極との
相対位置ずれに対して前記蓄積容量を略一定とすること
を特徴としている。
明は、絶縁基板上に略直交して配置されるゲート線及び
ドレイン線，前記ゲート線及びドレイン線に薄膜トラン
ジスタを介して接続される画素電極，前記画素電極と絶
縁膜を介して平面的に重なる領域を有して蓄積容量を形
成する光しゃへい電極とを具備した表示電極アレイと、
透明基板上に透明対向電極が形成された透明対向基板
と、前記表示電極アレイと前記透明対向基板との間に挟
持される液晶とを備えた液晶表示パネルにおいて、前記
光しゃへい電極は、少くとも前記画素電極の前記ドレイ
ン線と略平行する一対の端辺のそれぞれに沿って延びる
少くとも一対の前記領域を形成して、前記画素電極との
相対位置ずれに対して前記蓄積容量を略一定とすること
を特徴としている。
【００１１】請求項２に記載される発明は、請求項１記
載の光しゃへい電極は、少くとも前記画素電極の前記ゲ
ート線と略平行する一対の端辺のそれぞれに沿って延び
る少くとも一対の前記領域を形成することを特徴として
いる。
載の光しゃへい電極は、少くとも前記画素電極の前記ゲ
ート線と略平行する一対の端辺のそれぞれに沿って延び
る少くとも一対の前記領域を形成することを特徴として
いる。
【００１２】請求項３に記載される発明は、請求項１記
載の光しゃへい電極は、前記画素電極の少くとも一前記
端辺と前記一端辺と隣接する一前記ドレイン線との間に
延在することを特徴としている。
載の光しゃへい電極は、前記画素電極の少くとも一前記
端辺と前記一端辺と隣接する一前記ドレイン線との間に
延在することを特徴としている。
【００１３】
【作用】この発明の液晶表示パネルは、光しゃへい電極
が画素電極のドレイン線と略平行する一対の端辺のそれ
ぞれに沿った部分で画素電極と絶縁膜を介して平面的に
重なる一対の領域を有して蓄積容量を形成し、画素電極
との相対位置ずれに対して蓄積容量を略一定とする形状
であるため、光しゃへい電極と画素電極とのマスクの合
わせずれに対して蓄積容量、さらには開口率の増減が低
減される。
が画素電極のドレイン線と略平行する一対の端辺のそれ
ぞれに沿った部分で画素電極と絶縁膜を介して平面的に
重なる一対の領域を有して蓄積容量を形成し、画素電極
との相対位置ずれに対して蓄積容量を略一定とする形状
であるため、光しゃへい電極と画素電極とのマスクの合
わせずれに対して蓄積容量、さらには開口率の増減が低
減される。
【００１４】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【００１５】図５は本発明の一実施例の液晶表示パネル
の表示電極アレイの平面図（ａ）および断面図（ｂ）で
ある。１３はＴＦＴ１を励起させるためのゲート線、１
４はドレイン線である。光しゃへい電極は、１５−ａと
１５−ｂに分かれ、画素電極２との重なり部が蓄積電気
容量１６−ａと１６−ｂとなる。光しゃへい電極１５−
ａ，１５−ｂと画素電極２のマスク合わせずれがあっ
て、容量１６−ａが減っても、容量１６−ｂが増え、合
計の蓄積電気容量は変わらず、透明画素電極２が光しゃ
へい電極１５−ａ，１５−ｂに覆われる面積もかわら
ず、外部照明光の透過率（開口率）もかわらない。
の表示電極アレイの平面図（ａ）および断面図（ｂ）で
ある。１３はＴＦＴ１を励起させるためのゲート線、１
４はドレイン線である。光しゃへい電極は、１５−ａと
１５−ｂに分かれ、画素電極２との重なり部が蓄積電気
容量１６−ａと１６−ｂとなる。光しゃへい電極１５−
ａ，１５−ｂと画素電極２のマスク合わせずれがあっ
て、容量１６−ａが減っても、容量１６−ｂが増え、合
計の蓄積電気容量は変わらず、透明画素電極２が光しゃ
へい電極１５−ａ，１５−ｂに覆われる面積もかわら
ず、外部照明光の透過率（開口率）もかわらない。
【００１６】図６は、本発明の他の実施例の平面図
（ａ）と断面図（ｂ）である。光しゃへい電極１５−ａ
〜１５−ｄはつながっているが、蓄積電気容量は実質４
個の矩形に分かれ、１６−ａ，１６−ｂ，１６−ｃおよ
び１６−ｄの合計となる。マスク合わせずれが、Ｘ，Ｙ
あるいは両方に起こっても、４つのうち１つないし２つ
の蓄積電気容量が減り、対向する他の１つないし２つの
蓄積容量が増え、合計の蓄積電気容量は変わらず、開口
率も変わらない。
（ａ）と断面図（ｂ）である。光しゃへい電極１５−ａ
〜１５−ｄはつながっているが、蓄積電気容量は実質４
個の矩形に分かれ、１６−ａ，１６−ｂ，１６−ｃおよ
び１６−ｄの合計となる。マスク合わせずれが、Ｘ，Ｙ
あるいは両方に起こっても、４つのうち１つないし２つ
の蓄積電気容量が減り、対向する他の１つないし２つの
蓄積容量が増え、合計の蓄積電気容量は変わらず、開口
率も変わらない。
【００１７】なお、ＴＦＴは、アモルファスシリコンの
他、ポリシリコン，ＣｄＳｅ，Ｔｅを用いたものでもよ
く、絶縁層はＳｉＮ，ＳｉＯ2 ，Ｓｉx Ｏy Ｎz やポリ
イミド等の有機絶縁膜でもよい。
他、ポリシリコン，ＣｄＳｅ，Ｔｅを用いたものでもよ
く、絶縁層はＳｉＮ，ＳｉＯ2 ，Ｓｉx Ｏy Ｎz やポリ
イミド等の有機絶縁膜でもよい。
【００１８】また、光しゃへい電極としては、Ａｌ，Ｍ
ｏ，Ｃｒ等で光を透過しないものであればよい。
ｏ，Ｃｒ等で光を透過しないものであればよい。
【００１９】
【発明の効果】以上述べたように本発明によれば、光し
ゃへい電極が、少くとも画素電極のドレイン線と略平行
する一対の端辺に沿ってそれぞれ絶縁層を介して画素電
極と平面的に重複する一対の領域により実質上複数に分
割された蓄積電気容量を形成し、分割されたそれぞれの
蓄積電気容量が、マスク合わせのずれを互いに補い合う
構造としているので、合計での蓄積電気容量が略一定
で、また画素電極が光しゃへい電極に覆われる面積も略
一定で、電気特性にむらがなく、製造歩留りの高い、高
い開口率を有する液晶表示パネルを得ることかできる。
ゃへい電極が、少くとも画素電極のドレイン線と略平行
する一対の端辺に沿ってそれぞれ絶縁層を介して画素電
極と平面的に重複する一対の領域により実質上複数に分
割された蓄積電気容量を形成し、分割されたそれぞれの
蓄積電気容量が、マスク合わせのずれを互いに補い合う
構造としているので、合計での蓄積電気容量が略一定
で、また画素電極が光しゃへい電極に覆われる面積も略
一定で、電気特性にむらがなく、製造歩留りの高い、高
い開口率を有する液晶表示パネルを得ることかできる。
【図１】図１は一般のアクティブマトリックス形表示装
置の一例を示す断面図である。
置の一例を示す断面図である。
【図２】図２は、一般のＴＦＴアレイの構成の一例を説
明するための回路図である。
明するための回路図である。
【図３】図３は図２のＴＦＴアレイ上の電極配置の一例
を示す構成図である。
を示す構成図である。
【図４】図４は従来技術の問題点を説明するための電極
配置図である。
配置図である。
【図５】図５は本発明の一実施例の液晶表示パネルの表
示電極アレイを説明するための電極配置図である。
示電極アレイを説明するための電極配置図である。
【図６】図６は本発明の他の実施例の液晶表示パネルの
表示電極アレイを説明するための電極配置図である。
表示電極アレイを説明するための電極配置図である。
１…ＴＦＴ ２…透明画素電極 ３…透明基板 ４…透明対向電極 ６…液晶 １３…ゲート線 １４…ドレイン線 １５，１５−ａ〜１５−ｄ…光しゃへい電極 １６，１６−ａ〜１６−ｄ…蓄積電気容量
Claims (3)
- 【請求項１】 絶縁基板上に略直交して配置されるゲー
ト線及びドレイン線，前記ゲート線及びドレイン線に薄
膜トランジスタを介して接続される画素電極，前記画素
電極と絶縁膜を介して平面的に重なる領域を有して蓄積
容量を形成する光しゃへい電極とを具備した表示電極ア
レイと、 透明基板上に透明対向電極が形成された透明対向基板
と、 前記表示電極アレイと前記透明対向基板との間に挟持さ
れる液晶とを備えた液晶表示パネルにおいて、 前記光しゃへい電極は、少くとも前記画素電極の前記ド
レイン線と略平行する一対の端辺のそれぞれに沿って延
びる少くとも一対の前記領域を形成して、前記画素電極
との相対位置ずれに対して前記蓄積容量を略一定とする
ことを特徴とした液晶表示パネル。 - 【請求項２】 請求項１記載の光しゃへい電極は、少く
とも前記画素電極の前記ゲート線と略平行する一対の端
辺のそれぞれに沿って延びる少くとも一対の前記領域を
形成することを特徴とした液晶表示パネル。 - 【請求項３】 請求項１記載の光しゃへい電極は、前記
画素電極の少くとも一前記端辺と前記一端辺と隣接する
一前記ドレイン線との間に延在することを特徴とした液
晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24834994A JP2544089B2 (ja) | 1994-09-19 | 1994-09-19 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24834994A JP2544089B2 (ja) | 1994-09-19 | 1994-09-19 | 液晶表示パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59063623A Division JPS60207116A (ja) | 1984-03-31 | 1984-03-31 | 表示電極アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07168205A JPH07168205A (ja) | 1995-07-04 |
| JP2544089B2 true JP2544089B2 (ja) | 1996-10-16 |
Family
ID=17176777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24834994A Expired - Lifetime JP2544089B2 (ja) | 1994-09-19 | 1994-09-19 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544089B2 (ja) |
-
1994
- 1994-09-19 JP JP24834994A patent/JP2544089B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07168205A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7221425B2 (en) | Substrate for a display device, liquid crystal display device comprising overlapping connecting lines of the scan lines and method of manufacturing the same | |
| JP4343510B2 (ja) | 液晶表示装置、液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100435819B1 (ko) | 배향 분할형 액정 표시 장치, 그 제조 방법, 및 화상 표시방법 | |
| KR100320777B1 (ko) | 액정표시장치 | |
| JP4401551B2 (ja) | 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 | |
| JP2002151522A (ja) | アクティブマトリクス基板及びその製造方法ならびに表示装置 | |
| US20050030459A1 (en) | Liquid crystal display and panel therefor | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| JP4999875B2 (ja) | 多重ドメイン液晶表示装置 | |
| KR20050001707A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| JPH0568688B2 (ja) | ||
| JP2006023744A5 (ja) | ||
| US8817214B2 (en) | Liquid crystal display and fabricating method thereof | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP2004348131A (ja) | 液晶表示装置及びそのための薄膜トランジスタ表示板 | |
| JP2004348131A5 (ja) | ||
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| US7151279B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US7349036B2 (en) | Liquid crystal display storage device and method of fabricating the same | |
| KR19990077763A (ko) | 액정표시장치의 제조방법 | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| US9195080B2 (en) | Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |