JP4401551B2 - 液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置の製造方法、表示装置の製造方法、及び、液晶表示装置に関するものであり、特に、パターニング処理の改良を伴う液晶表示装置の製造方法、表示装置の製造方法、及び液晶表示装置に関する。
【０００２】
【従来の技術】
パーソナル・コンピュータ、その他各種モニタ用の画像表示装置として、液晶表示装置（ＬＣＤ）の普及は目覚しいものがある。液晶表示装置は、一般に、駆動回路を備えた液晶表示パネルと、その背面に配置されたバックライトユニットを有する。表示パネルは、その透過光を制御することにより、画像表示を行う。表示パネルは、マトリックス状に配置された複数の副画素部から構成される表示領域部と、その外周に形成された外周領域部を有している。液晶表示装置の中で、各副画素部がＴＦＴ（Thin Film Transistor）やＭＩＭ（Metal Insulator Metal）等のスイッチング素子を有する、アクティブ・マトリックスＬＣＤがある。
【０００３】
アクティブ・マトリックスＬＣＤは、微妙な階調表示が可能であり、高コントラストであることから、高精細な表示装置やカラーＬＣＤに広く採用されている。カラーＬＣＤは、通常、スイッチング素子や画素電極がアレー状に形成されたアレイ基板と、カラーフィルタを有するカラーフィルタ基板との間に、液晶を封入することによって、形成されている。カラーＬＣＤにおいては、副画素部毎にＲＧＢのカラーフィルタを有し、各副画素部からの光量を制御することによってカラー表示を行う。ＲＧＢ３つの副画素部により、一つの画素部を形成する。尚、モノクロのＬＣＤにおいては、各副画素部が画素部に相当する。
【０００４】
図１は、スイッチング素子としてＴＦＴを有する副画素部の概略を示す構成図である。副画素部は、ＴＦＴ基板側に形成されたもののみを示している。図１は、ボトムゲート型のＴＦＴであり、半導体として、アモルファス・シリコン（a-Si）を用いている。この他に、半導体としてポリシリコンを用いたものや、トップゲート型のＴＦＴ等が存在する。ボトムゲートとは、ＴＦＴのゲートが、ドレイン／ソースよりも下層に配置されているＴＦＴである。
【０００５】
図において、１１はスイッチング素子としてのＴＦＴ、１２はゲート電極、１３はゲート絶縁層、１４はアモルファス・シリコン（a-Si）層である。１５はa-Si層と電極とのオーミック接触を改善するオーミック層、１６はソース電極、１７はドレイン電極、１８は液晶に電界を加える画素電極である。オーミック層１５は、ドナーとしてのリンやひ素がドープされている。ゲート電極１２はゲート線１９を介して、Ｙ軸側ドライバＩＣ（不図示）に接続され、ソース電極１６は信号線２０を介してＸ軸側のドライバＩＣ（不図示）に接続されている。尚、ＴＦＴ１１は交流駆動されるため、ソース電極１６とドレイン電極１７は時間的に逆になる。２１は液晶の保持特性を改善する蓄積容量である。蓄積容量２１はゲート絶縁膜を誘電体として利用し、画素電極１８と隣の副画素部のゲート線の一部との間で形成されている。
【０００６】
アレイ基板上の素子の製造は、材料の堆積、フォトリソグラフィ処理、そして、エッチング処理によって形成される。フォトリソグラフィ処理において、感光性樹脂であるフォトレジストが、基板上に塗布される。基板上への塗布は、スピンコート法やロールコート法によって行われる。基板上に塗布されたフォトレジストは、プリベーク処理された後に、露光処理される。露光は、レチクルと呼ばれるマスクを使用して、基板上に所定のパターンの光を照射することによって行う。レチクルは、通常、ガラス基板上にクロム等でパターンの原画が形成されたマスクである。
【０００７】
露光方法としては、一般に、プロキシミティ方式、レンズ・プロジェクション方式、ミラープロジェクション方式が使用される。プロキシミティ方式はマスクと露光基板とを近接させて露光する方式である。レンズプロジェクション方式とミラー・プロジェクション方式は、マスク上のパターンを、レンズもしくはミラーを用いて基板上に投影することにより、基板にマスクパターンを露光する方法である。プロジェクション方式においては、レチクル上のパターンが、１．２５倍程度に拡大されて基板に投影されることが多い。
【０００８】
比較的大きい基板の露光は、一度に基板全体を露光することができないので、一般に、基板は分割露光される。これは、マスク上のパターンを基板上に露光する場合に、一度に基板全体を露光するのではなく、複数の分割領域に分割して露光する方法である。基板を露光ステージに配置し、又、レチクルをレチクルステージに配置し、これらのステージを移動させることで基板とレチクルとの位置あわせが行われる。このように分割領域に分割して露光する装置は、一般にステッパと呼ばれる。
【０００９】
図２は、基板上の１つの回路を、４つの分割領域に分割して露光した場合を示す図である。図のように、基板を分割して、各分割領域毎に、順次、露光を行う。各分割領域の露光においては、同じレチクルを繰り返し使用することもでき、あるいは、異なる４つのレチクルを使用して露光することも可能である。１つの回路パターンを複数の分割領域に分割して露光する場合は、各分割領域は製造時の露光誤差のために電気的特性が異なるので、同じ電気信号に対する光の透過量が、分割領域毎に異なる問題があった。この相違がカラーＬＣＤにおいては、分割領域毎の表示色の相違として認識されることがあった。
【００１０】
このような問題を解決するために、分割領域間の境界線を非直線状に設定することが、特開平１１−２５８６２９号公報、もしくは、ＷＯ９５／１６２７６号公報において提案されている。これらの技術は、分割領域の境界線をジグザグに形成することにより、分割領域の継ぎ目を目立たなくすることを目的としている。
【００１１】
しかし、分割露光においては、分割領域毎の電気的特性の相違のみならず、分割境界部でのマスクパターンの露光ずれも考慮しなければならない。レチクル・アラインメント精度、ディストーション、倍率誤差、レチクル製造誤差等によって、分割境界部において各分割領域の継ぎ合わせ誤差が生ずる。この誤差を考慮し、分割境界部付近は、隣接する分割領域の一部が重なるように、二重露光される。露光ずれは、パターニングされた形状や位置の変化を引き起こす。各分割領域の継ぎ合わせ誤差による問題点については、例えば、特開平２−２２３９２６号公報に記載されている。継ぎ合わせ誤差による表示特性の変化は、ＴＦＴ等のアクティブ素子において特に大きく現れることから、露光継ぎ目がＴＦＴ等のアクティブ素子と重ならないように設定することが提案されている。
【００１２】
【発明が解決しようとする課題】
しかし、ＴＦＴと分割境界部が重ならないように設定することは、分割境界部での露光ずれの問題を解決するためには、十分ではないことを発明者は見出した。従来の露光方法においては、分割境界部は、信号線と平行であって、副画素部のほぼ中央を通るように設定されているか、あるいは、信号線と重なるように設定されていた。信号線と重なるように設定されている場合は、信号線と画素電極との間の容量が変化する。また、ＴＦＴと分割境界部が重なるため、ＴＦＴの特性も大きく変化してしまう。
【００１３】
このため、分割境界部と重なる副画素部の輝度が他の副画素部と大きく異なるものとなり、表示むらとして視認される問題があった。又、分割境界部が副画素部のほぼ中央を通るように設定されている場合は、分割境界部が蓄積容量と重なる。露光ずれによって、蓄積容量を構成するゲート線導体部の形状や、画素電極の形状が変化し、その副画素部の蓄積容量が分割境界部と重ならない他の副画素部の蓄積容量と異なるものとなり、輝度むらを生ずる原因となる。
【００１４】
本発明は、上記の問題を解決することをその目的の一つとするものであり、分割境界部に重なる副画素部での輝度変化を防止することを１つの目的とする。他の目的は、分割境界部が表示画面上で目立たない、表示装置及びその製造方法を得ることである。他の目的は、分割境界部に重なる副画素部の電気的特性が、他の副画素部のそれと大きく異ならない表示装置及びその製造方法を得ることである。他の目的は、容易に設定しうる露光分割領域の設定方法を得ることである。
【００１５】
【課題を解決するための手段】
本発明は、副画素部内における露光分割領域の境界部を所定の設定とすることにより、分割境界部が重なる副画素部の輝度変化を防止することを可能とするものである。本発明を液晶表示装置の製造方法として捉えれば、液晶に電界を印加する画素電極をパターニングするステップと、画素電極に電気信号を送る配線をパターニングするステップと、液晶の保持特性を改善するために、画素電極との間において蓄積容量を形成する導体部をパターニングするステップと、を有し、配線パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、分割領域の分割境界部であって、配線の方向に延びる分割境界部は、配線の少なくとも一部と重ならないように設定され、導体部パターニングもしくは画素電極パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、分割領域の分割境界部であって、配線の方向に延びる分割境界部は、蓄積容量と実質的に重ならないように設定される、ものである。
【００１６】
分割境界部は、蓄積容量と実質的に重ならなければよく、分割境界部と蓄積容量とがわずかに重なる場合であっても、蓄積容量の変化による輝度変化が視認されない場合も含まれる。パターニングとは、導体部もしくは絶縁体部を所定の形状で形成することである。通常の液晶表示装置の製造工程においては、パターニングは、材料の堆積、フォトリソグラフィ処理、及び、エッチング処理を含む。画素電極に電気信号を送る配線は、信号線とゲート線の双方を含む。液晶表示装置は、２つの基板の間に液晶を封入した液晶セル、液晶セルにドライバＩＣや制御カードを実装し、バックライト・ユニットと組み合わされた液晶モジュール、完成品としての液晶ディスプレイ等の、全ての装置が含まれる。
【００１７】
分割境界部は、副画素部内において非直線状に設定することができる。副画素部内で非直線状に設定することにより、分割境界部が蓄積容量と実質的に重ならなず、配線との重なりも出来る限り少なくすることが可能となる。又、分割境界部を、信号線とゲート線との交差部に重なるように設定すれば、分割境界部が蓄積容量と重ならず、蓄積容量を大きく設定することが可能となる。
【００１８】
分割境界部は、配線とほぼ平行であって前記配線と重ならない第１の部分と、第１の部分と連続して形成され、第１の部分と所定の角度を有する第２の部分と、を有し、第２の部分は蓄積容量と重ならないように第１の部分と所定の角度を有して設定すれば、分割境界部が蓄積容量と重ならなず、配線との重なりも出来る限り少なくすることが可能となる。
【００１９】
分割領域に分割して行われる処理を、感光性樹脂の露光処理であるとすれば、露光ずれによる副画素部の輝度変化を抑えることができる。さらに、分割境界部を、全ての露光処理において同一に設定することとすれば、設計を容易にすることができる。
【００２０】
配線パターニングにおける分割境界部は、導体部パターニング及び画素電極パターニングにおける分割境界部とは異なって設定るとによっても、分割境界部が蓄積容量と重ならなず、配線との重なりも出来る限り少なくすることが可能となる。
【００２１】
本発明を表示装置の製造方法と捉えれば、絶縁基板上に導体層と絶縁体層をパターニングすることにより、複数の副画素部をマトリックス状に形成する、表示装置の製造方法において、パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、分割領域の分割境界部は、副画素部内において非直線状に設定されている、表示装置の製造方法である。表示装置は液晶表示装置に限らず、有機高分子膜に印加する電圧を操作ことにより、その発光を制御するＰＬＥＤ（ポリマー発光ダイオード）、または、ＯＬＥＤ（有機発光ダイオード）を用いた、自発光型ディスプレイ等を含む。
複数の分割領域に分割して行われる処理を、感光性樹脂の露光処理とすれば、露光ずれによる副画素部の輝度変化を抑えることができる。
【００２２】
本発明を液晶表示装置と捉えれば、液晶に電界を印加する画素電極と、画素電極に電気信号送る配線と、液晶の保持特性を改善するために、画素電極との間において蓄積容量を形成する導体部と、を有し、配線は、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、分割領域の分割境界部であって、配線の方向に延びる分割境界部は、配線の少なくとも一部と重ならないように分割されてパターニングされ、導体部もしくは画素電極は、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、分割領域の分割境界部であって、配線の方向に延びる分割境界部は、蓄積容量と重ならないように分割されてパターニングされた、ものである。
【００２３】
【発明の実施の形態】
実施の形態１．
図９は、サイドライト型のバックライト・ユニットを有する液晶表示装置９０の概略を示す、構成図である。図に於いて、９１はバックライト・ユニット、９２は駆動ＩＣが取り付けられた液晶パネル（液晶セル）、９３は光を拡散させ、液晶表示パネル面での明るさを均一にする拡散シートである。液晶パネル９２は、ＴＦＴがアレイ状に形成されたＴＦＴアレイ基板とカラーフィルタ基板とを有し、２つの基板の間に液晶が封入されている。９４は光を集光することにより、表示正面の輝度を向上させるプリズム・シートである。
【００２４】
９５は光源からの光を導き拡散させる導光板、９６は導光板やプリズムシート等のバックライト・ユニット９１の部品を収納するフレームである。９７は光源としての冷陰極管、９８は液晶セル９２とバックライト・ユニット９１を外側から保持、保護するベゼルである。拡散シート９３、プリズムシート９４、導光板９５、フレーム９６、そして冷陰極管９７によって、バックライト・ユニット９１を構成する。冷陰極管９７はフレーム９６の内側に配置されており、直接図面には記載されていない。
【００２５】
図３は、スイッチング素子としてＴＦＴを有する副画素部の概略を示す構成図である。副画素部は、ＴＦＴ基板側に形成されたもののみを示している。図３は、ボトムゲート型のＴＦＴであり、半導体として、アモルファス・シリコン（a-Si）を用いている。この他に、半導体としてポリシリコンを用いたものや、トップゲート型のＴＦＴ等が存在する。ボトムゲートとは、ＴＦＴのゲートが、ドレイン／ソースよりも下層に配置されているＴＦＴである。
【００２６】
図において、３１はスイッチング素子としてのＴＦＴ、３２はゲート電極、３３はゲート絶縁層、３４はアモルファス・シリコン（a-Si）層である。３５はa-Si層と電極とのオーミック接触を改善するオーミック層、３６はソース電極、３７はドレイン電極、３８は液晶に電界を加える画素電極である。オーミック層３５は、ドナーとしてのリンやひ素がドープされている。ゲート電極３２はゲート線３９を介して、Ｙ軸側ドライバＩＣに接続され、ソース電極３６は信号線４０を介してＸ軸側のドライバＩＣに接続されている。
【００２７】
尚、ＴＦＴ３１は交流駆動されるため、ソース電極３６とドレイン電極３７は時間的に逆になる。４１は液晶の保持特性を改善する蓄積容量である。蓄積容量４１はゲート絶縁膜を誘電体として利用し、画素電極と隣の副画素部のゲート線の一部との間で形成されている（図Ａ）。図Ｂは、ゲート線とは独立に蓄積容量４２を形成した例を示したものである。図Ｂの蓄積容量４２を構成する導体部は、ゲート電極と同じ層に同じ材料で形成されている。
【００２８】
動作を説明する。Ｙ軸ドライバＩＣより、ゲート線３９を介して、各ゲート電極３２に信号が送られる。この信号によって、ＴＦＴ３１のゲート電圧を操作し、ＴＦＴ３１のＯＮ／ＯＦＦを行う。又、Ｘ軸ドライバＩＣより、信号線４０を介してソース電極３６へ信号が送られる。ソース電極３６からドレイン電極３７への信号の伝達の有無は、ゲート電極３２によって制御される。ドレイン電極３７への信号電圧の大きさは、Ｘ軸ドライバＩＣからソース電極３６へ信号電圧値を変化させることにより制御する。ドレイン電極３７から信号電圧を送られた画素電極３８は、対向基板に形成されている共通電極（不図示）との間において、液晶に電圧を印加する。蓄積容量によって液晶に印加される電圧を保持する。液晶に印加される電圧を変化させることにより、階調表示を行うことができる。
【００２９】
本形態における、ボトムゲート型のＴＦＴを有するアレイ基板の製造方法の一例は、以下のように行われる。透明絶縁基板上にゲート線層を形成する。次に、酸化絶縁体層（SiO_x）を形成する。酸化シリコン層はゲート絶縁層、蓄積容量の誘電体、そして、ゲート線と信号線との間の絶縁体層として機能する。続いて、アモルファス・シリコン（a-Si）層を堆積する。さらに、エッチング保護膜としての窒化シリコン層（SiN_x）形成する。その後、オーミック層としてのn＋a-Si層を堆積し、a-Si層とn＋a-Si層を同時にパターンを形成する。尚、絶縁層は窒化シリコン、酸化シリコンのいずれを使用することもできる。又、酸化絶縁体層は、必要なパターンにエッチングされる場合と、エッチング処理されない場合がある。
【００３０】
a-Si層とn＋a-Si層は、信号線の一部としても形成される。次に、ＩＴＯ層を形成する。ＩＴＯ層は、画素電極として機能すると同時に、信号線の一部として形成される。その後に、Al層を形成する。Al層は、ソース／ドレイン電極として形成される。又、信号線の一部としても形成される。さらに、パッシベーション層を形成した後に、配向膜を形成し、アレイ基板が完成する。このアレイ基板とカラーフィルタ基板との間に液晶を封入することによって、液晶セルが形成される。
【００３１】
各導体部及び絶縁膜の形成は、材料の堆積、フォトリソグラフィ処理、エッチング処理によって形成される。これらの処理を含む処理は、パターニングと呼ばれる。フォトリソグラフィ処理、エッチング処理されない層も存在する。材料の堆積は、スパッタ法や真空蒸着による物理気相付着、もしくは、プラズマＣＶＤ等の化学気相付着によって行われる。フォトリソグラフィ処理は、感光性材料としてのフォトレジストの付着、マスク・パターンを介した感光（露光）、現像によるレジスト・パターンの形成、そして、レジストの剥離の各処理によって行われる。エッチング処理は、プラズマ・スパッタリング、ＲＩＥスパッタリング等のドライエッチング、もしくは、エッチング液を使用したウェットエッチングによって行われる。これらの処理は、各工程において好適なものが選択される。尚、これらの処理は広く知られた技術であるので、露光処理以外について、詳細な説明を行わない。
【００３２】
本実施の形態における露光処理について説明する。図４は１つの基板を４つの分割領域に分割して、４ショット露光する場合を示している。露光はステッパを使用して行われる。４つの分割領域は、異なるパターンを有するレチクルによって露光される。図５は分割露光において、２つの分割露光領域が重なる付近を示す図であり、図４における分割領域が重なる領域４５を拡大したものである。２つの分割露光領域が重なる部分の幅は、およそ１０ｍｍである。図５におけるＡ、Ｂの記号は、図４における分割領域に付された記号に対応する。図５Ａ、Ｂの夫々は、露光領域が重なる付近における１回のショットの露光部と非露光部とを示している。ドットが付された部分は非露光部であり、白い空白部分が露光部である。
【００３３】
黒く塗られた部分は、露光ずれを考慮して、二重露光される領域を示している。二重露光される領域の幅は、およそ６μｍである。分割境界部は、この二重露光部のほぼ中心部に相当する。図から理解されるように、露光部と非露光部とが交互に碁盤目状に配置され、市松模様を形成するように配置されている。正方形で形成された露光部もしくは非露光部は、３副画素分（１画素分）の大きさを有している。図ＡとＢとは、それぞれの露光部が嵌合するように形成され、これらを合わせると、基板全体が露光されることが理解される。分割領域が重なる部分を、図５のように非直線状に設定することによって、分割領域が重なる付近における表示色（輝度）の相違を、目立たなくすることができる。
【００３４】
図６は、副画素部内における分割境界部を示している。黒く塗られた部分は、二重露光される領域を示している。この領域のほぼ中心部が分割境界部である。全ての層のフォトリソグラフィ処理に於いて、この分割境界部が設定される。分割境界部は、ゲート線の方向に延びるものと、信号線の方向に延びるものとがある。図から理解されるように、ゲート線にほぼ平行に延びる分割境界部は、ゲート線と蓄積容量とに重ならないように設定されている。又、信号線の方向に延びる分割境界部は、副画素部内で非直線的に設定されている。信号線の方向に延びる分割境界部は、蓄積容量と重ならないように設定され、出来る限り信号線とも重ならないように設定されている。
【００３５】
信号線の方向に延びる分割境界部は、信号線とほぼ平行に延びる第１の部分６１と、第１の部分から連続して延び、蓄積容量の手前で所定の角度で曲げられた第２の部分６２と、第２の部分から連続して延び、信号配線とゲート配線の交差部と重なる第３の部分６３とで構成されている。第１の部分６１は信号線と重ならないように設定されている。第１の部分６１と信号線とは、およそ１５〜２０μｍの間隔を有している。第２の部分６２は、分割境界部が蓄積容量と重ならないように、第１の部分６１と所定の角度を有するように設定されている。第３の部分６３では、分割境界部は信号線と重なるが、その重なり部分が少ないため、副画素部の特性に大きく影響することはない。
【００３６】
このように、分割境界部が副画素部内で蓄積容量と重ならず、信号線ともほとんど重ならないように設定されているので、露光ずれによる副画素部の輝度変化を最小限に抑えることが可能となる。これは、露光ずれによる蓄積容量の変化や、信号線と画素電極との間の容量の変化、または、ＴＦＴの特性変化を抑えることができるからである。これにより、歩留まり向上を図ることが可能となる。又、第３の部分は信号配線とゲート配線の交差部と重なるように設定されているので、蓄積容量を形成する導体部の幅を大きくすることができ、蓄積容量を増大させることができる。尚、分割境界部が蓄積容量と重ならないようにすればよいのであって、このような設定に限定されるものではない。例えば、信号線と蓄積容量との間に一定の距離がある場合は、そのスペースを通る直線として、分割境界部を設定することも可能である。
【００３７】
尚、トップゲート型のＴＦＴを有するアレイ基板の製造にも、本発明を適用することが可能である。画素電極と対向して蓄積容量を構成する導体部の形成において、露光分割境界部が蓄積と重ならないように設定される。蓄積容量がゲート線と独立に形成する場合にも、同様に適用することが可能である。各分割領域のレチクル・パターンは、同じ物を使用される場合もある。ＴＦＴに限らず、ＭＩＭ（Metal Insulator Metal）等のアクティブ素子を有するアクティブマトリックス方式の液晶表示装置にももちろん適用可能である。これらは、以下の実施の形態において同様である。
【００３８】
実施の形態２．
本実施形態は、各層のフォトリソグラフィ処理に於いて、分割境界部を変化させる例について説明する。本実施形態は、副画素部内での分割境界部の副画素部の電気的特性への影響を抑えることを可能とする。本形態の副画素部の構造、及び、露光処理以外の製造処理は、基本的に実施の形態１と同様であり説明を省略する。ただし、本実施形態においては、信号線の構成要素としてＩＴＯ層は使用されない。図７は、ゲート線層を形成する際、及び、ＩＴＯ画素電極層を形成する際における、フォトリソグラフィ処理での露光分割境界部を示している。黒く塗られた部分は、二重露光される領域を示している。尚、説明のために、副画素部の構造の概略を図示している。
【００３９】
副画素部は、ゲート線方向に延びる分割境界部と、信号線方向に延びる分割境界部を有している。信号線方向に延びる分割境界部は、副画素部内で直線として設定されている。この分割境界部は、信号線と重なり、信号線に平行に設定され、蓄積容量とは重ならないように設定されている。ゲート線層の形成においては、画素電極との間で蓄積容量を形成する導体部が形成され、この導体部と分割境界部は重ならないように設定されている。ゲート線方向に延びる分割境界部は、ゲート線及び蓄積容量と重ならないように設定され、ゲート線にほぼ平行に延びている。
【００４０】
図８は信号線を形成する際における、露光分割境界部を示している。信号線の方向に延びる分割境界部は、副画素部内で直線として設定され、信号線と重ならないように設定され、副画素部のほぼ中心部を通っている。本実施形態においては、シリコン層及びＡｌ層のパターニングにおいて、この分割領域に従って、露光処理が行われる。分割境界部は蓄積容量と交差するが、信号線形成時における露光ずれは、本形態における蓄積容量に影響を及ぼさないので問題はない。
【００４１】
以上のように、各層の形成工程に従って分割領域を変化させることにより、露光ずれによる副画素部の特性変化・輝度変化を抑えることが可能となり、歩留まりを向上させることができる。又、各層の形成工程に従って分割領域を変化させるので、各露光工程における副画素部内の分割境界部を直線として設定できる。尚、画素電極のパターニングとゲート線層のパターニングにおいて、異なる分割境界部を設定することが可能である。例えば、蓄積容量を構成する画素電極の部分が、もう一方の導体部よりも大きい幅（ゲート線方向の長さ）を有する場合は、画素電極のパターニングにおいて、分割境界部が蓄積容量と重なる場合も、蓄積容量の変化を抑える効果を期待できる。これは、露光ずれによって画素電極の幅が変化しても、蓄積容量の変化が起こらないことがあるからである。
【図面の簡単な説明】
【図１】 従来の技術における副画素部の構造を示す概略図である。
【図２】 従来の技術における分割露光を示す概略図である。
【図３】 第１の実施形態における副画素部の構造を示す概略図である。
【図４】 第１の実施形態における分割露光を示す概略図である。
【図５】 第１の実施形態における分割領域が重なる領域の拡大図である。
【図６】 第１の実施形態における分割境界部を示す概略図である。
【図７】 第２の実施形態における分割境界部を示す概略図である。
【図８】 第２の実施形態における分割境界部を示す概略図である。
【図９】 第１の実施形態における液晶表示装置を示す概略図である。
【符号の説明】
１１ＴＦＴ、１２ ゲート電極、１３ ゲート絶縁層、１４ アモルファス・シリコン（a-Si）層、１５ オーミック層、１６ ソース電極、１７ ドレイン電極、１８ 画素電極、１９ ゲート線、２０ 信号線、２１ 蓄積容量、３１ ＴＦＴ、３２ ゲート電極、３３ ゲート絶縁層、３４ アモルファス・シリコン（a-Si）層、３５ オーミック層、３６ ソース電極、３７ドレイン電極、３８ 画素電極、３９ ゲート線、４０ 信号線、４１ 蓄積容量、９０ 液晶表示装置、９１ バックライト・ユニット、９２ 液晶パネル（液晶セル）、９３ 拡散シート、９４ プリズム・シート、９５ 導光板、９６ フレーム、９７ 冷陰極管、９８ ベゼル、

Claims (11)

1. 液晶に電界を印加する画素電極をパターニングするステップと、
   前記画素電極に電気信号を送る配線をパターニングするステップと、
   前記液晶の保持特性を改善するために、前記画素電極との間において蓄積容量を形成する導体部をパターニングするステップと、を有し、
   前記配線パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、前記分割領域の分割境界部であって、前記配線の方向に延びる分割境界部は、前記配線の少なくとも一部と重ならないように設定され、
   前記導体部パターニングもしくは前記画素電極パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、前記分割領域の分割境界部であって、前記配線の方向に延びる分割境界部は、前記蓄積容量と実質的に重ならないように設定され、
   前記分割境界部は、
   前記配線とほぼ平行であって前記配線と重ならない第１の部分と、
   前記第１の部分と連続して形成され、前記第１の部分と所定の角度を有する第２の部分と、を有し、
   前記第２の部分は前記蓄積容量と実質的に重ならないように前記第１の部分と所定の角度を有して設定される、
   液晶表示装置の製造方法。
2. 前記分割境界部は、副画素部内において非直線状に設定されている、請求項１に記載の製造方法。
3. 前記分割境界部は、信号線とゲート線との交差部に重なるように設定されている、請求項１又は２に記載の製造方法。
4. 前記分割領域に分割して行われる処理は、感光性樹脂の露光処理である、請求項１に記載の製造方法。
5. 前記分割境界部は、全ての露光処理において同一に設定されている、請求項４に記載の製造方法。
6. 前記導体部パターニング及び前記画素電極パターニングにおいて、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、前記分割領域の分割境界部であって、前記配線の方向に延びる分割境界部は、前記蓄積容量と実質的に重ならないように設定される、請求項１に記載の液晶表示装置の製造方法。
7. 前記配線は信号線であり、
   前記導体部はゲート線と連続して形成された導体部であり、
   前記分割境界部は、
   副画素部内において前記信号線とほぼ平行に延びる第１の部分と、
   前記第１の部分に連続して形成され、前記第１の部分と所定の角度を有して設定された第２の部分とを有し、
   前記第２の部分は前記蓄積容量と実質的に重ならないように前記第１の部分と所定の角度を有して設定され、
   前記分割境界部は前記ゲート線と前記信号線との交差部に重なるように設定されている、請求項１に記載の製造方法。
8. 前記分割境界部は、前記配線とほぼ垂直に延び、前記導体部及びゲート線と実質的に重ならないように設定された分割境界部をさらに有する、請求項７に記載の製造方法。
9. 絶縁基板上に導体層と絶縁体層をパターニングすることにより、複数の副画素部をマトリックス状に形成する、表示装置の製造方法において、
   前記パターニングにおいて、複数の分割領域に分割して前記パターニングの少なくとも一部の処理を行い、
   前記分割領域の分割境界部は、前記副画素部内において非直線状に設定され、
   前記分割境界部は、
   電気信号を送る配線とほぼ平行であって前記配線と重ならない第１の部分と、
   前記第１の部分と連続して形成され、前記第１の部分と所定の角度を有する第２の部分と、を有し、
   前記第２の部分は蓄積容量と実質的に重ならないように前記第１の部分と所定の角度を有して設定される、
   表示装置の製造方法。
10. 前記複数の分割領域に分割して行われる処理は、感光性樹脂の露光処理である、請求項９に記載の製造方法。
11. 液晶に電界を印加する画素電極と、
    前記画素電極に電気信号を送る配線と、
    前記液晶の保持特性を改善するために、前記画素電極との間において蓄積容量を形成する導体部と、を有し、
    前記配線は、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、
    前記分割領域の分割境界部であって、前記配線の方向に延びる分割境界部は、前記配線の少なくとも一部と重ならないように分割されてパターニングされ、
    前記画素電極もしくは前記導体部は、複数の分割領域に分割してパターニングの少なくとも一部の処理を行い、前記分割領域の分割境界部であって、前記配線の方向に延びる分割境界部は、前記蓄積容量と実質的に重ならないように分割されてパターニングされ、
    二重露光される領域が前記配線，前記画素電極または前記導体部上に形成され、この二重露光される領域のほぼ中央部に分割境界部が位置し、
    前記分割境界部は、さらに、
    前記配線とほぼ平行であって前記配線と重ならない第１の部分と、
    前記第１の部分と連続して形成され、前記第１の部分と所定の角度を有する第２の部分と、を有し、
    前記第２の部分は前記蓄積容量と実質的に重ならないように前記第１の部分と所定の角度を有して設定された、液晶表示装置。

Images