JPH05259463A - パワー半導体デバイス用温度センサとその製法 - Google Patents

パワー半導体デバイス用温度センサとその製法

Info

Publication number
JPH05259463A
JPH05259463A JP5015943A JP1594393A JPH05259463A JP H05259463 A JPH05259463 A JP H05259463A JP 5015943 A JP5015943 A JP 5015943A JP 1594393 A JP1594393 A JP 1594393A JP H05259463 A JPH05259463 A JP H05259463A
Authority
JP
Japan
Prior art keywords
sensor
temperature sensor
cells
conductivity type
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5015943A
Other languages
English (en)
Other versions
JP3380278B2 (ja
Inventor
Christofer Hierold
ヒーロルト クリストフアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH05259463A publication Critical patent/JPH05259463A/ja
Application granted granted Critical
Publication of JP3380278B2 publication Critical patent/JP3380278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

(57)【要約】 【目的】 高い感度の温度センサを付加的な製造工程な
しにパワー半導体デバイスのパワー半導体構造と共通の
工程で、簡単かつ場所を取ることなく経済的に製造する
ことのできる、モノリシックに集積可能の温度センサ及
びその製造方法を提供する。 【構成】 パワー半導体構造が多数のパワーセルＬＺ
１、ＬＺ２．．．からなりまた温度センサがパワーセル
と同時に製造することのできる２つのセンサセルＳＺ
１、ＳＺ２から構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は請求項１の上位概念に記
載のパワー半導体デバイス用のモノリシックに集積可能
の温度センサ及び請求項９の上位概念に記載の製造方法
に関する。
【０００２】
【従来の技術】この種の形式の温度センサは例えば社報
「シーメンス・コンポーネンツ（Ｓｉｅｍｅｎｓ Ｃｏ
ｍｐｏｎｅｎｔｓ）」２７（１９８９年）、第６号、第
２２８〜２３８頁に掲載されている論文「ＴＥＭＰＦＥ
Ｔ：理想的なパワー半導体回路へのステップ」から公知
である。この温度センサはマルチチップ法又はハイブリ
ット法でパワーＭＯＳＦＥＴと共に集積されたものであ
る。更にこの論文にはモノリシックに集積される温度セ
ンサの可能性についても指摘されている。
【０００３】
【発明が解決しようとする課題】本発明は、高い感度の
温度センサを付加的な製造工程なしに、パワー半導体デ
バイスのパワー半導体構造と共通の処理工程で、簡単か
つ場所を取ることなく製造することのできるモノリシッ
クに集積可能の温度センサ及びその製造方法を提供する
ことを課題とする。
【０００４】
【課題を解決するための手段】上記の課題は、請求項１
及び９の特徴部分に記載の温度センサ及びその製法によ
り解決される。
【０００５】
【発明の効果】本発明により達成される利点は特に、本
発明による温度センサが温度依存性スイッチとしてまた
ほぼ線形の温度／電圧変換器として使用可能であること
である。
【０００６】
【実施例】本発明を図面に基づき以下に詳述する。
【０００７】図１は、パワー半導体構造ＬＨの２つのパ
ワーセルＬＺ１及びＬＺ２及び２つのセンサセルＳＺ１
及びＳＺ２からなる本発明による温度センサＴＳＥＮＳ
を有する半導体基体Ｈの１領域を切断して示すものであ
る。この場合両パワーセルＬＺ１及びＬＺ２は多数のパ
ワーセルを代表するものであり、温度センサＴＳＥＮＳ
は半導体基体Ｈ上に繰り返し装着可能のものである。
【０００８】ここでは半導体基体Ｈは主としてｎドープ
基板Ｎ２からなり、この基板内にパワーセルＬＺ１及び
ＬＺ２のｐ- ドープウェルＰ１１とＰ１２及びセンサセ
ルＳＺ１及びＳＺ２のｐ- ドープウェルＰ１３とＰ１４
が半導体基体Ｈの構造化表面Ｓから装入される。パワー
セルＬＺ１はウェルＰ１１の内側にｎ+ ドープウェルＮ
３１を有し、パワーセルＬＺ２はウェルＰ１２の内側に
ｎ+ ドープウェルＮ３２を有する。これに相応してセン
サセルＳＺ１はウェルＰ１３の内側にｎ+ ドープウェル
Ｎ３３をまたセンサセルＳＺ２はウェルＰ１４の内側に
ｎ+ ドープウェルＮ３４を有する。その際パワー半導体
構造のウェルＰ１１とＰ１２は基板Ｎ２により互いに分
離されている。それに対して温度センサＴＳＥＮＳでは
センサセルＳＺ１とＳＺ２は極めて接近して設けられて
いるため、ウェルＰ１３とＰ１４は相互に入り込んでお
り、ウェルＰ１３とＰ１４の狭い領域だけが２つのウェ
ルＮ３３及びＮ３４を互いに横方向で分離しているに過
ぎない。
【０００９】パワー半導体構造の特性を改善するために
ウェルＮ３１とウェルＰ１１との間にｎ- ドープ領域Ｎ
１１を設けるが、この領域は接触化部ＡＬ１とウェルＰ
１１との間にあるｐ++ドープ領域Ｐ４１を環状に取り囲
んでいる。領域Ｐ４１の下方にあるｐ- ドープウェルＰ
１１は更にｐ+ ドープ領域Ｐ３１を有する。同様にウェ
ルＮ３２とウェルＰ１２との間にはｐ++ドープ領域Ｐ４
２を接触化部ＡＬ１とウェルＰ１２との間で取り囲む環
状のｎ- ドープ領域Ｎ１２を備えている。ｐ-ドープウ
ェルＰ１２は更に同様に領域Ｐ４２の下方にｐ+ ドープ
領域Ｐ３２を有する。センサセルをパワーセルと同様に
形成することもできるが、その際ウェルＰ１３及びＰ１
４はｐ+ ドープ領域を全くもたない。しかしウェルＮ３
３とウェルＰ１３との間のｎ- ドープ領域Ｎ１３がウェ
ルＮ３３を環状に取り囲まずに、ウェルＰ１３及びＰ１
４が互いに重なり合っている領域にのみ設けられ、その
他はｐ++ドープ領域Ｐ４３が接触化部ＡＬ２とウェルＰ
１３との間に存在し、その際領域Ｐ４３が構造化表面Ｓ
まで達し、いわゆる“チャネルストップ”をウェルＰ１
３とウェルＮ３３との間に形成すると有利である。同様
のことはウェルＮ３４とウェルＰ１４との間のｎ- ドー
プ領域Ｎ１４及び接触化部ＡＬ３とウェルＰ１４との間
のｐ++ドープ領域Ｐ４４にも該当する。
【００１０】構造化表面Ｓの上方のパワー半導体構造Ｌ
Ｈの領域内にはゲート酸化物ＧＯＸにより半導体基体Ｈ
から分離された少なくとも１つのゲート電極ＰＳ１、Ｐ
Ｓ２、ＰＳ３及びＰＳ７が設けられるが、これは連結領
域として又は多数の個別電極の形に仕上げてもよい。温
度センサＴＳＥＮＳの領域内には同様に温度センサの少
なくとも１つのゲート電極ＰＳ４、ＰＳ５及びＰＳ６が
備えられており、これは同様に連結領域として又は個別
領域の形に仕上げてもよい。パワー半導体構造ＬＨのゲ
ート電極ＰＳ１、ＰＳ２、ＰＳ３及びＰＳ７はゲート端
子Ｇと接続され、接触化部ＡＬ１はパワー半導体デバイ
スのエミッタ端子Ｅと接続されている。接触化部ＡＬ１
は接触化部ＡＬ３と共に連結領域を構成し、それにより
センサ端子３とパワー半導体デバイスのエミッタ端子Ｅ
との間が接続されるが、それに対して接触化部ＡＬ１と
ＡＬ４は離れており、互いに酸化物層により絶縁されて
いる。温度センサＴＳＥＮＳでは接触化部ＡＬ２はセン
サ端子１と、接触化部ＡＬ３はセンサ端子３とまた温度
センサのゲート電極ＰＳ４、ＰＳ５及びＰＳ６は例えば
接触化部ＡＬ４を介してセンサ端子２と接続されてお
り、それによりバイアス電圧が印加できる。接触化部Ａ
Ｌ１．．．ＡＬ４とゲート電極ＰＳ１．．．ＰＳ７との
間に中間酸化物ＺＯＸが存在し、パワー半導体構造と温
度センサとの間の側方境目でゲート酸化物ＧＯＸは厚膜
酸化物ＤＯＸになる。半導体基体Ｈの構造化表面Ｓとの
反対側の表面上には金属化層Ｍが存在し、この層はパワ
ー半導体デバイスのコレクタ端子Ｃと接続されており、
例えばＡｌＴｉＮｉＡｇからなる。
【００１１】図１に示された装置の代わりにパワー半導
体構造のゲート電極ＰＳ１．．．ＰＳ３及びＰＳ７並び
に温度センサのゲート電極ＰＳ４．．．ＰＳ６が連結
層、例えばポリシリコン層によりパワー半導体デバイス
のゲート端子Ｇと接続され、厚膜酸化物ＤＯＸを備えて
おらずまたセンサ端子２と接続されていない装置も考え
られる。しかしこの装置の温度センサは、さもなければ
センサが負荷電流の一部を通してしまうため、休止期間
だけ、すなわちゲート端子Ｇとエミッタ端子Ｅの間の電
圧が約０Ｖである時だけ作動可能である。
【００１２】温度センサＴＳＥＮＳの基板Ｎ２からの絶
縁は空間電荷帯域によるか又は図１に破線で示されてい
る酸化物層ＯＸにより実施される。空間電荷帯域は適切
な電圧によってウェルＰ１３及びＰ１４と基板Ｎ２との
間に作ることができる。図１に示すようにウェルがｐ導
電性であり、基板がｎ導電性である場合センサセルＳＺ
１にはエミッタ端子Ｅに対して負のバイアス電圧を印加
しなければならない。
【００１３】例えばパワー半導体デバイスがパワーＭＯ
ＳＦＥＴである場合には、ｎドープ基板Ｎ２は金属化層
Ｍと直接境を接しているが、しかしパワー半導体デバイ
スがＩＧＢＴ（ｉｓｏｌａｔｅｄ ｇａｔｅ ｂｉｐｏ
ｌａｒｔｒａｎｓｉｓｔｏｒ＝絶縁ゲート型バイポーラ
トランジスタ）である場合には、ｎドープ基板Ｎ２と金
属化層Ｍとの間に図１に破線で示されているｐドープ層
Ｐ２が備えられ、いわゆる“パンチスルーＩＧＢＴ”の
場合には基板Ｎ２と層Ｐ２との間にｎ+ ドープ緩衝層が
付加的に設けられる。
【００１４】半導体基体Ｈは垂直方向に例えば約２００
〜３００μｍの厚さをもち、またｐ- ドープウェルＰ１
１．．．Ｐ１４は垂直方向に例えば約６μｍの深さを有
する。ｎドープ基板のドーパント濃度は例えば５・１０
13ｃｍ-3であり、ｎ- ドープ領域のドーパント濃度は１
０17〜１０18ｃｍ-3及びｎ+ ドープ領域では１０20ｃｍ
-3であるが、その際ドーピングは例えば燐で行われる。
ｐ- ドープ領域に対するドーパント濃度は例えば１０17
ｃｍ-3であり、ｐドープ領域では１０16ｃｍ-3、ｐ+ ド
ープ領域では１０18ｃｍ-3でありまたｐ++ドープ領域で
は１０19ｃｍ-3であるが、その際ドーピングは硼素で行
われる。
【００１５】更に図１にはバイポーラトランジスタＴ及
びウェル抵抗Ｒ１及びＲ２を有する近似的な等価回路図
が示されているが、その際トランジスタＴのエミッタ端
子はセンサ端子１と、トランジスタＴのコレクタ端子は
センサ端子３とまたトランジスタＴのベース端子はウェ
ル抵抗Ｒ１を介してセンサ端子１と及びウェル抵抗Ｒ２
を介してセンサ端子３と接続されている。分離電極ＰＳ
４、ＰＳ５及びＰＳ６を注入マスクとして使用する場合
には２つの強ドープウェルＮ３３及びＮ３４は一般に、
トランジスタ効果が全く起こらず、トランジスタＴのベ
ース−エミッタダイオードだけがウェル抵抗Ｒ１及びＲ
２と共に作用するように互いに離されている。
【００１６】ベース−エミッタダイオードがウェル抵抗
Ｒ１及びＲ２からなる分圧器を介して制御されることか
ら、ウェル抵抗の絶対値ではなくその分圧比のみがベー
ス−エミッタダイオードの投入時点に関与し、また製造
工程のセンサ特性への影響は僅かであり、従って再生可
能性は高い。
【００１７】本発明による温度センサの利用可能性を説
明するために図２には電流／電圧グラフでこのセンサの
２つの特性曲線が温度値Ｔ１及び温度値Ｔ２に関連して
示されている。パワー半導体構造及び温度センサのモノ
リシック集積回路によりセンサの温度はパワー半導体構
造の温度にほぼ相応する。例えば図１に示したように電
圧Ｕ′（これは典型的には０〜１５Ｖである）を有する
電圧源が制限抵抗Ｒを介してセンサの端子１及び３と接
続されている場合には、本発明による温度センサは温度
スイッチとして使用できる。このことは図２に示すよう
に、制限抵抗Ｒの抵抗直線とより低い温度Ｔ１の特性曲
線の交点によって極く僅かな電流Ｉ′１がまたより高い
温度Ｔ２の特性曲線と抵抗直線の交点から著しく高い電
流Ｉ′２が温度センサにより生じることから明瞭であ
る。更に電圧Ｕ′を有する電圧源は、温度センサのゲー
ト電極ＰＳ４．．．ＰＳ６にパワー半導体構造ＬＨのエ
ミッタ端子に対して適当な方法でバイアス電圧をかけ、
ウェルＮ３３とＮ３４との間又は場合によっては領域Ｎ
１３とＮ１４との間の導電チャネルの形成を阻止するの
に利用することもできる。
【００１８】図１には本発明の温度センサのもう１つの
回路も示されている。その際センサ内に定電流Ｉ″を印
加する電流源は端子１及び３と接続され、センサ端子１
と３の間に温度依存性の電圧Ｕ″を生じる。その場合本
発明による温度センサはほぼ線形の温度／電圧変換器と
して使用され、また例えばＵ″＝６Ｖの電圧で約−２０
ｍＶ／Ｋの温度感度を示す。その際センサ端子２は端子
１又は３のいずれかと温度センサのゲート電極に対して
適切なバイアス電圧が生じるように接続される必要があ
る。図２には印加された定電流Ｉ″が記入されており、
より低い温度Ｔ１に対する特性曲線と共に電圧Ｕ″１を
またより高い温度Ｔ２に対する特性曲線と共に電圧Ｕ′
よりも小さい電圧Ｕ″２を生じる。
【００１９】本発明による温度センサを製造する本発明
方法の場合例えば半導体基体Ｈの構造化表面Ｓ上にゲー
ト酸化物層ＧＯＸ及び厚膜酸化物層ＤＯＸを成長させる
が、その際厚膜酸化物は例えば後の温度センサ用領域の
周りに環状に形成される。次にパワー半導体構造のゲー
ト電極ＰＳ１、ＰＳ２、ＰＳ３及びＰＳ７と温度センサ
のゲート電極ＰＳ４、ＰＳ５及びＰＳ６を同時に形成す
るために例えばゲート酸化物ＧＯＸ及び厚膜酸化物ＤＯ
Ｘを介して、例えばポリシリコン層を全面的に施しかつ
レジストマスクで被覆する。次のエッチング工程ではポ
リシリコン層をパワーセルＬＺ１及びＬＺ２の領域内、
センサセルＳＺ１及びＳＺ２の領域内並びに環状の厚膜
酸化物ＤＯＸの上方で除去し、それによりパワー半導体
構造のゲート電極は温度センサのゲート電極から分離さ
れる。この両電極は有利には弱ドープウェルＰ１
１．．．Ｐ１４を形成するためにドーパントの自己整合
性注入に利用される。続いての熱処理後ウェルＰ１
１．．．Ｐ１４は一層拡大し、両電極の下に達するが、
その際センサセルＳＺ１及びＳＺ２の２つの弱ドープウ
ェルＰ１３及びＰ１４は互いに入り込み合い、共同して
１つの弱ドープウェルを形成する。パワー半導体構造の
ゲート電極及び温度センサのゲート電極もまた強ドープ
ウェルＮ３１．．．Ｎ３４の自己整合性注入に利用する
ことができる。パワー半導体構造の改良には高ドープウ
ェルＮ３１．．．３４を装入する前に自己整合的にｎ-
ドープ領域Ｎ１１．．．Ｎ１４を装入する。パワー半導
体構造の更なる改良にはゲート電極ＰＳ１．．．ＰＳ７
を形成する前にパワーセルの場合にはｐ+ドープ領域Ｐ
３１及びＰ３２を並びにｐ+ ドープ領域Ｐ４１．．．Ｐ
４４を注入マスクを用いて形成するが、その際領域Ｎ１
３及びＮ１４を有利にはセンサセル間のみに及び領域Ｐ
４３及びＰ４４は両センサセルＳＺ１及びＳＺ２の周り
に環状にまた構造化表面Ｓにまで達するように形成して
もよい。半導体基体Ｈのドーピングが全て行われると、
酸化物層及び電極を備えた半導体基体は中間酸化物層Ｚ
ＯＸで全面的に覆われる。更にこの中間層内に引続き各
々のパワーセルの領域内及び各々のセンサセルの領域内
並びにゲート電極用の端子領域内に同時に接触孔をエッ
チングする。引続き例えばアルミニウムからなる接触化
部ＡＬ１．．．ＡＬ４をパワーセル及びセンサセル共用
に作る。温度センサＴＳＥＮＳをパワー半導体構造ＬＨ
から電気的に絶縁しなければならない場合には、後の温
度センサの領域内に厚膜酸化物層を成長させまた厚膜酸
化物の島形の領域を、温度センサＴＳＥＮＳを酸化物層
ＯＸによってパワー半導体ＬＨから絶縁するためにシリ
コンで再形成してもよい。
【００２０】ｐ- ドープ領域を２つの強ドープウェルＮ
３３とＮ３４との間に形成するために備えられている分
離電極ＰＳ５の部分は任意に狭くするものではなく、技
術的観点から例えば数ミクロンなければならないことか
ら、温度センサのゲート電極部分ＰＳ５をさし当り省
き、ウェルＰ１３及びＰ１４を１領域として注入しても
よい。互いに極めて接近して並置された強ドープウェル
Ｎ３３及びＮ３４及びこれに相応して狭いゲート電極部
分ＰＳ５の形式にはもちろん付加的な製造工程を設ける
べきである。
【図面の簡単な説明】
【図１】本発明による温度センサを垂直なパワー半導体
構造の１領域と共に切断して示す図。
【図２】本発明による温度センサの利用方法を説明する
ための電流／電圧のグラフ図。
【符号の説明】
ＬＨ パワー半導体構造 ＴＳＥＮＳ 温度センサ ＬＺ１、ＬＺ２ パワーセル Ｇ ゲート端子 Ｅ エミッタ端子 Ｃ コレクタ端子 Ｈ 半導体基体 Ｍ 金属化層 Ｎ２ 基板 Ｐ２ 層 ＳＺ１、ＳＺ２ センサセル Ｒ１、Ｒ２ ウェル抵抗 ＯＸ 酸化物 ＧＯＸ ゲート酸化物層 ＤＯＸ 厚膜化物層 ＰＳ１．．．ＰＳ７ ゲート電極 １、２、３ センサ端子 ＡＬ１．．．ＡＬ４ 接触化部 ＺＯＸ 中間酸化物 Ｐ１１．．．Ｐ１４ 弱ドープウェル Ｎ１１．．．Ｎ１４ ｎ- ドープ領域 Ｎ３１．．．Ｎ３４ 強ドープウェル Ｐ４１．．．Ｐ４４ ｐ+ ドープ領域 Ｕ 電圧 Ｒ 制限抵抗 Ｉ 電流 Ｔ 温度

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 垂直なパワー半導体構造（ＬＨ）と共に
    半導体基体（Ｈ）上にモノリシックに集積されている温
    度センサ（ＴＳＥＮＳ）において、パワー半導体構造が
    エミッタ端子（Ｅ）、コレクタ端子（Ｃ）及びゲート端
    子（Ｇ）を有しておりまた多数のパワーセル（ＬＺ１、
    ＬＺ２．．．）を備えており、温度センサがこの多数の
    パワーセル（ＬＺ１、ＬＺ２．．．）と共に製造可能で
    ある２つのセンサセル（ＳＺ１、ＳＺ２）からなること
    を特徴とする半導体基体上にモノリシックに集積可能の
    温度センサ。
  2. 【請求項２】 ２つのセンサセル並びに多数のパワーセ
    ルがそれぞれ第１導電型（ｐ- ）の弱くドープされたウ
    ェル（Ｐ１１．．．Ｐ１４）を備えており、このそれぞ
    れ弱くドープされたウェル（Ｐ１１．．．Ｐ１４）が第
    ２導電型（ｎ+ ）の強くドープされたウェル（Ｎ３
    １．．．Ｎ３４）を少なくとも１つ含んでおり、 ２つのセンサセル及び多数のパワーセルが第２導電型
    （ｎ）の共通基板（Ｎ２）内に形成されており、 センサセルも多数のパワーセルもそれぞれ第２導電型
    （ｎ+ ）の強ドープウェル（Ｎ３１．．．Ｎ３４）は直
    接に、また第１導電型（ｐ- ）の弱ドープウェル（Ｐ１
    １．．．Ｐ１４）は直接又はそれぞれ中間領域（Ｐ４
    １．．．Ｐ４４）を介してそれぞれ接触化部（ＡＬ
    １．．．ＡＬ３）と接続されており、 ２つのセンサセル（ＳＺ１、ＳＺ２）が極めて接近して
    並置されているため両センサセルの弱ドープウェル（Ｐ
    １３、Ｐ１４）は相互に入り込んでおりまた第２導電型
    （ｎ+ ）の両強ドープウェル間に第１導電型（ｐ- ）の
    狭い弱ドープ領域だけが残留し、 第１のセンサセル（ＳＺ１）の接触化部（ＡＬ２）が第
    １のセンサ端子（１）とまた第２のセンサセル（ＳＺ
    ２）の接触化部（ＡＬ３）が第２のセンサ端子（３）と
    接続されており、 第１と第２のセンサ端子間に生じる電気抵抗がパワーセ
    ルの温度に依存することを特徴とする請求項１記載の温
    度センサ。
  3. 【請求項３】 温度センサ（ＴＳＥＮＳ）が弱ドープウ
    ェル（Ｐ１３及びＰ１４）と共通基板（Ｎ２）との間に
    ある空間電荷帯域によりパワー半導体構造（ＬＨ）と電
    気的に絶縁されており、その際この空間電荷帯域は、 第２のセンサ端子（３）がエミッタ端子（Ｅ）と接続さ
    れ、 弱ドープウェルが第１導電型（ｐ）の場合第１のセンサ
    端子はパワー半導体構造のエミッタ端子（Ｅ）よりも負
    の電位を備えており、 また弱ドープウェルが第２導電型（ｎ）の場合第１のセ
    ンサ端子はパワー半導体構造のエミッタ端子（Ｅ）より
    も正の電位を備えていることにより形成され得ることを
    特徴とする請求項２記載の温度センサ。
  4. 【請求項４】 温度センサが酸化物層（ＯＸ）によりパ
    ワー半導体構造（ＬＨ）と電気的に絶縁されていること
    を特徴とする請求項１又は２記載の温度センサ。
  5. 【請求項５】 垂直なパワーＭＯＳＦＥＴとモノリシッ
    クに集積されていることを特徴とする請求項１ないし４
    の１つに記載の温度センサ。
  6. 【請求項６】 絶縁ゲート型バイポーラトランジスタと
    モノリシックに集積されていることを特徴とする請求項
    １ないし４の１つに記載の温度センサ。
  7. 【請求項７】 電圧源（Ｕ′）及び制限抵抗（Ｒ）から
    なる直列回路が第１及び第２センサ端子（１、３）と接
    続されている温度依存型スイッチとして使用されること
    を特徴とする請求項１ないし６の１つに記載の温度セン
    サ。
  8. 【請求項８】 電流源が直接第１及び第２センサ端子
    （１、３）と接続されており、印加定電流（Ｉ″）がセ
    ンサ端子間に温度依存性出力電圧（Ｕ″）を生じさせる
    ほぼ線形の温度／電圧変換器として使用されることを特
    徴とする請求項１ないし６の１つに記載の温度センサ。
  9. 【請求項９】 １領域を多数のパワーセル（ＬＺ１、Ｌ
    Ｚ２．．．）用に、また１領域を２つのセンサセル（Ｓ
    ＺＬ、ＳＺ２）用に少なくとも１つの酸化物層（ＧＯ
    Ｘ、ＤＯＸ）で同時に被覆し、 第１導電型（ｐ- ）の弱ドープウェル（Ｐ１１、Ｐ１
    ２）をパワー半導体構造（ＬＨ）の多数のパワーセル
    （ＬＺ１、ＬＺ２．．．）用に及び第１導電型（ｐ-）
    の弱ドープウェル（Ｐ１３、Ｐ１４）を２つのセンサセ
    ル（ＳＺ１、ＳＺ２）用に同時に製造し、その際センサ
    セル（ＳＺ１、ＳＺ２）用の両弱ドープウェル（Ｐ１
    ３、Ｐ１４）は互いに極めて接近しているため製造に際
    して相互に入り込むようにし、 第２導電型（ｎ+ ）の強ドープウェル（Ｎ３１、Ｎ３
    ２）をパワー半導体構造の多数のパワーセル用に及び第
    ２導電型（ｎ+ ）の強ドープウェル（Ｎ３３、Ｎ３４）
    を２つのセンサセル用に同時に作り、その際センサセル
    用の両強ドープウェル（Ｎ３３、Ｎ３４）はセンサセル
    用の弱ドープウェル（Ｐ１３、Ｐ１４）内に相互に極め
    て接近して設け、第１導電型（ｐ- ）の狭い弱ドープ領
    域だけが残留するようにし、 多数のパワーセル用の接触孔を有する中間酸化物層（Ｚ
    ＯＸ）と両センサセル用の接触孔を有する中間酸化物層
    （ＺＯＸ）を同時に作り、 センサセル（ＳＺ１、ＳＺ２）用の接触化部（ＡＬ
    ２．．．ＡＬ４）と多数のパワーセル（ＬＺ１、ＬＺ
    ２．．．）用の接触化部（ＡＬ１）を同時に設けること
    を特徴とする請求項１記載の温度センサの製造方法。
  10. 【請求項１０】 少なくとも１つの酸化物層（ＧＯＸ、
    ＤＯＸ）により半導体基体（Ｈ）から分離されているパ
    ワー半導体構造（ＬＨ）のゲート電極（ＰＳ１．．．Ｐ
    Ｓ３）の少なくとも１つと、少なくとも１つの酸化物層
    （ＧＯＸ、ＤＯＸ）により半導体基体（Ｈ）から分離さ
    れている両センサセル（ＳＺ１、ＳＺ２）用の温度セン
    サ（ＴＳＥＮＳ）のゲート電極（ＰＳ４．．．ＰＳ６）
    の少なくとも１つを同時に備え、この両方のゲート電極
    を、第１導電型の弱ドープウェル（Ｐ１１．．．Ｐ１
    ４）並びに第２導電型の強ドープウェル（Ｎ３１．．．
    Ｎ３４）を自己整合性に作るためにマスクとして使用
    し、その際弱ドープウェルの寸法を弱ドープウェル用の
    ドーパントを注入した後熱処理を行うことによって強ド
    ープウェルの寸法よりも大きくすることを特徴とする請
    求項９記載の方法。
JP01594393A 1992-01-08 1993-01-05 温度センサを備える装置およびその製造方法 Expired - Fee Related JP3380278B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4200291.5 1992-01-08
DE4200291 1992-01-08

Publications (2)

Publication Number Publication Date
JPH05259463A true JPH05259463A (ja) 1993-10-08
JP3380278B2 JP3380278B2 (ja) 2003-02-24

Family

ID=6449214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01594393A Expired - Fee Related JP3380278B2 (ja) 1992-01-08 1993-01-05 温度センサを備える装置およびその製造方法

Country Status (4)

Country Link
US (1) US5304837A (ja)
EP (1) EP0550850B1 (ja)
JP (1) JP3380278B2 (ja)
DE (1) DE59208862D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
US6107669A (en) * 1997-01-22 2000-08-22 Anden Co., Ltd. Load actuating semiconductor circuit having a thermally resistive member

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451806A (en) * 1994-03-03 1995-09-19 Motorola, Inc. Method and device for sensing a surface temperature of an insulated gate semiconductor device
US5795793A (en) * 1994-09-01 1998-08-18 International Rectifier Corporation Process for manufacture of MOS gated device with reduced mask count
JP3228093B2 (ja) * 1995-06-28 2001-11-12 富士電機株式会社 高耐圧ｉｃ
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
DE19548060A1 (de) * 1995-12-21 1997-06-26 Siemens Ag Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
DE19745040C2 (de) * 1997-02-10 2003-03-27 Daimler Chrysler Ag Anordnung und Verfahren zum Messen einer Temperatur
JP3298472B2 (ja) * 1997-09-26 2002-07-02 関西日本電気株式会社 絶縁ゲート型半導体装置の製造方法
DE19821834A1 (de) * 1998-05-15 1999-11-25 Fahrzeugklimaregelung Gmbh Power-Mos-Transistor
DE102004017528A1 (de) * 2004-04-08 2005-11-03 Infineon Technologies Ag Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung
JP2006156711A (ja) * 2004-11-30 2006-06-15 Mitsubishi Electric Corp パワー半導体モジュールの冷却システム
US7988354B2 (en) 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
US8985850B1 (en) * 2009-10-30 2015-03-24 Cypress Semiconductor Corporation Adaptive gate driver strength control
WO2012012569A2 (en) * 2010-07-23 2012-01-26 Maxim Integrated Products, Inc Multi-sensor integrated circuit device
JP6526981B2 (ja) 2015-02-13 2019-06-05 ローム株式会社 半導体装置および半導体モジュール
US20230015578A1 (en) * 2021-07-01 2023-01-19 Microchip Technology Incorporated Temperature sensor integrated in a transistor array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
US4931844A (en) * 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5063307A (en) * 1990-09-20 1991-11-05 Ixys Corporation Insulated gate transistor devices with temperature and current sensor
JPH1157573A (ja) * 1997-08-13 1999-03-02 Sun Tool:Kk 外装被覆商品の製造方法および外装被覆商品の製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09119870A (ja) * 1995-10-26 1997-05-06 Nec Corp 温度検出方法、半導体装置及び温度検出回路
US6107669A (en) * 1997-01-22 2000-08-22 Anden Co., Ltd. Load actuating semiconductor circuit having a thermally resistive member

Also Published As

Publication number Publication date
EP0550850A3 (en) 1993-10-20
JP3380278B2 (ja) 2003-02-24
EP0550850B1 (de) 1997-09-03
DE59208862D1 (de) 1997-10-09
EP0550850A2 (de) 1993-07-14
US5304837A (en) 1994-04-19

Similar Documents

Publication Publication Date Title
JP3380278B2 (ja) 温度センサを備える装置およびその製造方法
US5656842A (en) Vertical mosfet including a back gate electrode
JP2585331B2 (ja) 高耐圧プレーナ素子
JPS5994861A (ja) 半導体集積回路装置及びその製造方法
US5708287A (en) Power semiconductor device having an active layer
US5159427A (en) Semiconductor substrate structure for use in power ic device
JPS60210861A (ja) 半導体装置
JPH11330467A (ja) 半導体装置
US6376870B1 (en) Low voltage transistors with increased breakdown voltage to substrate
US8018018B2 (en) Temperature sensing device
JPH08236754A (ja) ｐチャネル型高耐圧ＭＯＳＦＥＴ
JPH03214666A (ja) 電荷転送デバイスを含む半導体装置およびその製造方法
JPS6119164A (ja) 相補型集積回路とその製造方法
US5622876A (en) Method for making monolithic integrated bridge transistor circuit
KR920008422B1 (ko) 반도체 장치
JPH02201952A (ja) 半導体集積回路とその製造方法
JPH08195443A (ja) 半導体装置及びその製造方法
US20020153592A1 (en) Semiconductor device having bipolar transistors
JPS63175463A (ja) バイｍｏｓ集積回路の製造方法
KR100332115B1 (ko) 반도체전력소자및그제조방법
JPH01161860A (ja) 半導体集積回路装置及びその製造方法
JPS62104068A (ja) 半導体集積回路装置
JP3848604B2 (ja) 半導体装置とその製造方法
KR0131369B1 (ko) 전력용 반도체 장치 제조방법
JPS632365A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021107

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees