JPH05259463A - パワー半導体デバイス用温度センサとその製法 - Google Patents
パワー半導体デバイス用温度センサとその製法Info
- Publication number
- JPH05259463A JPH05259463A JP5015943A JP1594393A JPH05259463A JP H05259463 A JPH05259463 A JP H05259463A JP 5015943 A JP5015943 A JP 5015943A JP 1594393 A JP1594393 A JP 1594393A JP H05259463 A JPH05259463 A JP H05259463A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- temperature sensor
- cells
- conductivity type
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
しにパワー半導体デバイスのパワー半導体構造と共通の
工程で、簡単かつ場所を取ることなく経済的に製造する
ことのできる、モノリシックに集積可能の温度センサ及
びその製造方法を提供する。 【構成】 パワー半導体構造が多数のパワーセルLZ
1、LZ2...からなりまた温度センサがパワーセル
と同時に製造することのできる2つのセンサセルSZ
1、SZ2から構成される。
Description
載のパワー半導体デバイス用のモノリシックに集積可能
の温度センサ及び請求項9の上位概念に記載の製造方法
に関する。
「シーメンス・コンポーネンツ(Siemens Co
mponents)」27(1989年)、第6号、第
228〜238頁に掲載されている論文「TEMPFE
T:理想的なパワー半導体回路へのステップ」から公知
である。この温度センサはマルチチップ法又はハイブリ
ット法でパワーMOSFETと共に集積されたものであ
る。更にこの論文にはモノリシックに集積される温度セ
ンサの可能性についても指摘されている。
温度センサを付加的な製造工程なしに、パワー半導体デ
バイスのパワー半導体構造と共通の処理工程で、簡単か
つ場所を取ることなく製造することのできるモノリシッ
クに集積可能の温度センサ及びその製造方法を提供する
ことを課題とする。
及び9の特徴部分に記載の温度センサ及びその製法によ
り解決される。
発明による温度センサが温度依存性スイッチとしてまた
ほぼ線形の温度/電圧変換器として使用可能であること
である。
ワーセルLZ1及びLZ2及び2つのセンサセルSZ1
及びSZ2からなる本発明による温度センサTSENS
を有する半導体基体Hの1領域を切断して示すものであ
る。この場合両パワーセルLZ1及びLZ2は多数のパ
ワーセルを代表するものであり、温度センサTSENS
は半導体基体H上に繰り返し装着可能のものである。
基板N2からなり、この基板内にパワーセルLZ1及び
LZ2のp- ドープウェルP11とP12及びセンサセ
ルSZ1及びSZ2のp- ドープウェルP13とP14
が半導体基体Hの構造化表面Sから装入される。パワー
セルLZ1はウェルP11の内側にn+ ドープウェルN
31を有し、パワーセルLZ2はウェルP12の内側に
n+ ドープウェルN32を有する。これに相応してセン
サセルSZ1はウェルP13の内側にn+ ドープウェル
N33をまたセンサセルSZ2はウェルP14の内側に
n+ ドープウェルN34を有する。その際パワー半導体
構造のウェルP11とP12は基板N2により互いに分
離されている。それに対して温度センサTSENSでは
センサセルSZ1とSZ2は極めて接近して設けられて
いるため、ウェルP13とP14は相互に入り込んでお
り、ウェルP13とP14の狭い領域だけが2つのウェ
ルN33及びN34を互いに横方向で分離しているに過
ぎない。
ウェルN31とウェルP11との間にn- ドープ領域N
11を設けるが、この領域は接触化部AL1とウェルP
11との間にあるp++ドープ領域P41を環状に取り囲
んでいる。領域P41の下方にあるp- ドープウェルP
11は更にp+ ドープ領域P31を有する。同様にウェ
ルN32とウェルP12との間にはp++ドープ領域P4
2を接触化部AL1とウェルP12との間で取り囲む環
状のn- ドープ領域N12を備えている。p-ドープウ
ェルP12は更に同様に領域P42の下方にp+ ドープ
領域P32を有する。センサセルをパワーセルと同様に
形成することもできるが、その際ウェルP13及びP1
4はp+ ドープ領域を全くもたない。しかしウェルN3
3とウェルP13との間のn- ドープ領域N13がウェ
ルN33を環状に取り囲まずに、ウェルP13及びP1
4が互いに重なり合っている領域にのみ設けられ、その
他はp++ドープ領域P43が接触化部AL2とウェルP
13との間に存在し、その際領域P43が構造化表面S
まで達し、いわゆる“チャネルストップ”をウェルP1
3とウェルN33との間に形成すると有利である。同様
のことはウェルN34とウェルP14との間のn- ドー
プ領域N14及び接触化部AL3とウェルP14との間
のp++ドープ領域P44にも該当する。
Hの領域内にはゲート酸化物GOXにより半導体基体H
から分離された少なくとも1つのゲート電極PS1、P
S2、PS3及びPS7が設けられるが、これは連結領
域として又は多数の個別電極の形に仕上げてもよい。温
度センサTSENSの領域内には同様に温度センサの少
なくとも1つのゲート電極PS4、PS5及びPS6が
備えられており、これは同様に連結領域として又は個別
領域の形に仕上げてもよい。パワー半導体構造LHのゲ
ート電極PS1、PS2、PS3及びPS7はゲート端
子Gと接続され、接触化部AL1はパワー半導体デバイ
スのエミッタ端子Eと接続されている。接触化部AL1
は接触化部AL3と共に連結領域を構成し、それにより
センサ端子3とパワー半導体デバイスのエミッタ端子E
との間が接続されるが、それに対して接触化部AL1と
AL4は離れており、互いに酸化物層により絶縁されて
いる。温度センサTSENSでは接触化部AL2はセン
サ端子1と、接触化部AL3はセンサ端子3とまた温度
センサのゲート電極PS4、PS5及びPS6は例えば
接触化部AL4を介してセンサ端子2と接続されてお
り、それによりバイアス電圧が印加できる。接触化部A
L1...AL4とゲート電極PS1...PS7との
間に中間酸化物ZOXが存在し、パワー半導体構造と温
度センサとの間の側方境目でゲート酸化物GOXは厚膜
酸化物DOXになる。半導体基体Hの構造化表面Sとの
反対側の表面上には金属化層Mが存在し、この層はパワ
ー半導体デバイスのコレクタ端子Cと接続されており、
例えばAlTiNiAgからなる。
体構造のゲート電極PS1...PS3及びPS7並び
に温度センサのゲート電極PS4...PS6が連結
層、例えばポリシリコン層によりパワー半導体デバイス
のゲート端子Gと接続され、厚膜酸化物DOXを備えて
おらずまたセンサ端子2と接続されていない装置も考え
られる。しかしこの装置の温度センサは、さもなければ
センサが負荷電流の一部を通してしまうため、休止期間
だけ、すなわちゲート端子Gとエミッタ端子Eの間の電
圧が約0Vである時だけ作動可能である。
縁は空間電荷帯域によるか又は図1に破線で示されてい
る酸化物層OXにより実施される。空間電荷帯域は適切
な電圧によってウェルP13及びP14と基板N2との
間に作ることができる。図1に示すようにウェルがp導
電性であり、基板がn導電性である場合センサセルSZ
1にはエミッタ端子Eに対して負のバイアス電圧を印加
しなければならない。
SFETである場合には、nドープ基板N2は金属化層
Mと直接境を接しているが、しかしパワー半導体デバイ
スがIGBT(isolated gate bipo
lartransistor=絶縁ゲート型バイポーラ
トランジスタ)である場合には、nドープ基板N2と金
属化層Mとの間に図1に破線で示されているpドープ層
P2が備えられ、いわゆる“パンチスルーIGBT”の
場合には基板N2と層P2との間にn+ ドープ緩衝層が
付加的に設けられる。
〜300μmの厚さをもち、またp- ドープウェルP1
1...P14は垂直方向に例えば約6μmの深さを有
する。nドープ基板のドーパント濃度は例えば5・10
13cm-3であり、n- ドープ領域のドーパント濃度は1
017〜1018cm-3及びn+ ドープ領域では1020cm
-3であるが、その際ドーピングは例えば燐で行われる。
p- ドープ領域に対するドーパント濃度は例えば1017
cm-3であり、pドープ領域では1016cm-3、p+ ド
ープ領域では1018cm-3でありまたp++ドープ領域で
は1019cm-3であるが、その際ドーピングは硼素で行
われる。
びウェル抵抗R1及びR2を有する近似的な等価回路図
が示されているが、その際トランジスタTのエミッタ端
子はセンサ端子1と、トランジスタTのコレクタ端子は
センサ端子3とまたトランジスタTのベース端子はウェ
ル抵抗R1を介してセンサ端子1と及びウェル抵抗R2
を介してセンサ端子3と接続されている。分離電極PS
4、PS5及びPS6を注入マスクとして使用する場合
には2つの強ドープウェルN33及びN34は一般に、
トランジスタ効果が全く起こらず、トランジスタTのベ
ース−エミッタダイオードだけがウェル抵抗R1及びR
2と共に作用するように互いに離されている。
R1及びR2からなる分圧器を介して制御されることか
ら、ウェル抵抗の絶対値ではなくその分圧比のみがベー
ス−エミッタダイオードの投入時点に関与し、また製造
工程のセンサ特性への影響は僅かであり、従って再生可
能性は高い。
明するために図2には電流/電圧グラフでこのセンサの
2つの特性曲線が温度値T1及び温度値T2に関連して
示されている。パワー半導体構造及び温度センサのモノ
リシック集積回路によりセンサの温度はパワー半導体構
造の温度にほぼ相応する。例えば図1に示したように電
圧U′(これは典型的には0〜15Vである)を有する
電圧源が制限抵抗Rを介してセンサの端子1及び3と接
続されている場合には、本発明による温度センサは温度
スイッチとして使用できる。このことは図2に示すよう
に、制限抵抗Rの抵抗直線とより低い温度T1の特性曲
線の交点によって極く僅かな電流I′1がまたより高い
温度T2の特性曲線と抵抗直線の交点から著しく高い電
流I′2が温度センサにより生じることから明瞭であ
る。更に電圧U′を有する電圧源は、温度センサのゲー
ト電極PS4...PS6にパワー半導体構造LHのエ
ミッタ端子に対して適当な方法でバイアス電圧をかけ、
ウェルN33とN34との間又は場合によっては領域N
13とN14との間の導電チャネルの形成を阻止するの
に利用することもできる。
回路も示されている。その際センサ内に定電流I″を印
加する電流源は端子1及び3と接続され、センサ端子1
と3の間に温度依存性の電圧U″を生じる。その場合本
発明による温度センサはほぼ線形の温度/電圧変換器と
して使用され、また例えばU″=6Vの電圧で約−20
mV/Kの温度感度を示す。その際センサ端子2は端子
1又は3のいずれかと温度センサのゲート電極に対して
適切なバイアス電圧が生じるように接続される必要があ
る。図2には印加された定電流I″が記入されており、
より低い温度T1に対する特性曲線と共に電圧U″1を
またより高い温度T2に対する特性曲線と共に電圧U′
よりも小さい電圧U″2を生じる。
方法の場合例えば半導体基体Hの構造化表面S上にゲー
ト酸化物層GOX及び厚膜酸化物層DOXを成長させる
が、その際厚膜酸化物は例えば後の温度センサ用領域の
周りに環状に形成される。次にパワー半導体構造のゲー
ト電極PS1、PS2、PS3及びPS7と温度センサ
のゲート電極PS4、PS5及びPS6を同時に形成す
るために例えばゲート酸化物GOX及び厚膜酸化物DO
Xを介して、例えばポリシリコン層を全面的に施しかつ
レジストマスクで被覆する。次のエッチング工程ではポ
リシリコン層をパワーセルLZ1及びLZ2の領域内、
センサセルSZ1及びSZ2の領域内並びに環状の厚膜
酸化物DOXの上方で除去し、それによりパワー半導体
構造のゲート電極は温度センサのゲート電極から分離さ
れる。この両電極は有利には弱ドープウェルP1
1...P14を形成するためにドーパントの自己整合
性注入に利用される。続いての熱処理後ウェルP1
1...P14は一層拡大し、両電極の下に達するが、
その際センサセルSZ1及びSZ2の2つの弱ドープウ
ェルP13及びP14は互いに入り込み合い、共同して
1つの弱ドープウェルを形成する。パワー半導体構造の
ゲート電極及び温度センサのゲート電極もまた強ドープ
ウェルN31...N34の自己整合性注入に利用する
ことができる。パワー半導体構造の改良には高ドープウ
ェルN31...34を装入する前に自己整合的にn-
ドープ領域N11...N14を装入する。パワー半導
体構造の更なる改良にはゲート電極PS1...PS7
を形成する前にパワーセルの場合にはp+ドープ領域P
31及びP32を並びにp+ ドープ領域P41...P
44を注入マスクを用いて形成するが、その際領域N1
3及びN14を有利にはセンサセル間のみに及び領域P
43及びP44は両センサセルSZ1及びSZ2の周り
に環状にまた構造化表面Sにまで達するように形成して
もよい。半導体基体Hのドーピングが全て行われると、
酸化物層及び電極を備えた半導体基体は中間酸化物層Z
OXで全面的に覆われる。更にこの中間層内に引続き各
々のパワーセルの領域内及び各々のセンサセルの領域内
並びにゲート電極用の端子領域内に同時に接触孔をエッ
チングする。引続き例えばアルミニウムからなる接触化
部AL1...AL4をパワーセル及びセンサセル共用
に作る。温度センサTSENSをパワー半導体構造LH
から電気的に絶縁しなければならない場合には、後の温
度センサの領域内に厚膜酸化物層を成長させまた厚膜酸
化物の島形の領域を、温度センサTSENSを酸化物層
OXによってパワー半導体LHから絶縁するためにシリ
コンで再形成してもよい。
33とN34との間に形成するために備えられている分
離電極PS5の部分は任意に狭くするものではなく、技
術的観点から例えば数ミクロンなければならないことか
ら、温度センサのゲート電極部分PS5をさし当り省
き、ウェルP13及びP14を1領域として注入しても
よい。互いに極めて接近して並置された強ドープウェル
N33及びN34及びこれに相応して狭いゲート電極部
分PS5の形式にはもちろん付加的な製造工程を設ける
べきである。
構造の1領域と共に切断して示す図。
ための電流/電圧のグラフ図。
Claims (10)
- 【請求項1】 垂直なパワー半導体構造(LH)と共に
半導体基体(H)上にモノリシックに集積されている温
度センサ(TSENS)において、パワー半導体構造が
エミッタ端子(E)、コレクタ端子(C)及びゲート端
子(G)を有しておりまた多数のパワーセル(LZ1、
LZ2...)を備えており、温度センサがこの多数の
パワーセル(LZ1、LZ2...)と共に製造可能で
ある2つのセンサセル(SZ1、SZ2)からなること
を特徴とする半導体基体上にモノリシックに集積可能の
温度センサ。 - 【請求項2】 2つのセンサセル並びに多数のパワーセ
ルがそれぞれ第1導電型(p- )の弱くドープされたウ
ェル(P11...P14)を備えており、このそれぞ
れ弱くドープされたウェル(P11...P14)が第
2導電型(n+ )の強くドープされたウェル(N3
1...N34)を少なくとも1つ含んでおり、 2つのセンサセル及び多数のパワーセルが第2導電型
(n)の共通基板(N2)内に形成されており、 センサセルも多数のパワーセルもそれぞれ第2導電型
(n+ )の強ドープウェル(N31...N34)は直
接に、また第1導電型(p- )の弱ドープウェル(P1
1...P14)は直接又はそれぞれ中間領域(P4
1...P44)を介してそれぞれ接触化部(AL
1...AL3)と接続されており、 2つのセンサセル(SZ1、SZ2)が極めて接近して
並置されているため両センサセルの弱ドープウェル(P
13、P14)は相互に入り込んでおりまた第2導電型
(n+ )の両強ドープウェル間に第1導電型(p- )の
狭い弱ドープ領域だけが残留し、 第1のセンサセル(SZ1)の接触化部(AL2)が第
1のセンサ端子(1)とまた第2のセンサセル(SZ
2)の接触化部(AL3)が第2のセンサ端子(3)と
接続されており、 第1と第2のセンサ端子間に生じる電気抵抗がパワーセ
ルの温度に依存することを特徴とする請求項1記載の温
度センサ。 - 【請求項3】 温度センサ(TSENS)が弱ドープウ
ェル(P13及びP14)と共通基板(N2)との間に
ある空間電荷帯域によりパワー半導体構造(LH)と電
気的に絶縁されており、その際この空間電荷帯域は、 第2のセンサ端子(3)がエミッタ端子(E)と接続さ
れ、 弱ドープウェルが第1導電型(p)の場合第1のセンサ
端子はパワー半導体構造のエミッタ端子(E)よりも負
の電位を備えており、 また弱ドープウェルが第2導電型(n)の場合第1のセ
ンサ端子はパワー半導体構造のエミッタ端子(E)より
も正の電位を備えていることにより形成され得ることを
特徴とする請求項2記載の温度センサ。 - 【請求項4】 温度センサが酸化物層(OX)によりパ
ワー半導体構造(LH)と電気的に絶縁されていること
を特徴とする請求項1又は2記載の温度センサ。 - 【請求項5】 垂直なパワーMOSFETとモノリシッ
クに集積されていることを特徴とする請求項1ないし4
の1つに記載の温度センサ。 - 【請求項6】 絶縁ゲート型バイポーラトランジスタと
モノリシックに集積されていることを特徴とする請求項
1ないし4の1つに記載の温度センサ。 - 【請求項7】 電圧源(U′)及び制限抵抗(R)から
なる直列回路が第1及び第2センサ端子(1、3)と接
続されている温度依存型スイッチとして使用されること
を特徴とする請求項1ないし6の1つに記載の温度セン
サ。 - 【請求項8】 電流源が直接第1及び第2センサ端子
(1、3)と接続されており、印加定電流(I″)がセ
ンサ端子間に温度依存性出力電圧(U″)を生じさせる
ほぼ線形の温度/電圧変換器として使用されることを特
徴とする請求項1ないし6の1つに記載の温度センサ。 - 【請求項9】 1領域を多数のパワーセル(LZ1、L
Z2...)用に、また1領域を2つのセンサセル(S
ZL、SZ2)用に少なくとも1つの酸化物層(GO
X、DOX)で同時に被覆し、 第1導電型(p- )の弱ドープウェル(P11、P1
2)をパワー半導体構造(LH)の多数のパワーセル
(LZ1、LZ2...)用に及び第1導電型(p-)
の弱ドープウェル(P13、P14)を2つのセンサセ
ル(SZ1、SZ2)用に同時に製造し、その際センサ
セル(SZ1、SZ2)用の両弱ドープウェル(P1
3、P14)は互いに極めて接近しているため製造に際
して相互に入り込むようにし、 第2導電型(n+ )の強ドープウェル(N31、N3
2)をパワー半導体構造の多数のパワーセル用に及び第
2導電型(n+ )の強ドープウェル(N33、N34)
を2つのセンサセル用に同時に作り、その際センサセル
用の両強ドープウェル(N33、N34)はセンサセル
用の弱ドープウェル(P13、P14)内に相互に極め
て接近して設け、第1導電型(p- )の狭い弱ドープ領
域だけが残留するようにし、 多数のパワーセル用の接触孔を有する中間酸化物層(Z
OX)と両センサセル用の接触孔を有する中間酸化物層
(ZOX)を同時に作り、 センサセル(SZ1、SZ2)用の接触化部(AL
2...AL4)と多数のパワーセル(LZ1、LZ
2...)用の接触化部(AL1)を同時に設けること
を特徴とする請求項1記載の温度センサの製造方法。 - 【請求項10】 少なくとも1つの酸化物層(GOX、
DOX)により半導体基体(H)から分離されているパ
ワー半導体構造(LH)のゲート電極(PS1...P
S3)の少なくとも1つと、少なくとも1つの酸化物層
(GOX、DOX)により半導体基体(H)から分離さ
れている両センサセル(SZ1、SZ2)用の温度セン
サ(TSENS)のゲート電極(PS4...PS6)
の少なくとも1つを同時に備え、この両方のゲート電極
を、第1導電型の弱ドープウェル(P11...P1
4)並びに第2導電型の強ドープウェル(N31...
N34)を自己整合性に作るためにマスクとして使用
し、その際弱ドープウェルの寸法を弱ドープウェル用の
ドーパントを注入した後熱処理を行うことによって強ド
ープウェルの寸法よりも大きくすることを特徴とする請
求項9記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4200291.5 | 1992-01-08 | ||
DE4200291 | 1992-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05259463A true JPH05259463A (ja) | 1993-10-08 |
JP3380278B2 JP3380278B2 (ja) | 2003-02-24 |
Family
ID=6449214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01594393A Expired - Fee Related JP3380278B2 (ja) | 1992-01-08 | 1993-01-05 | 温度センサを備える装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5304837A (ja) |
EP (1) | EP0550850B1 (ja) |
JP (1) | JP3380278B2 (ja) |
DE (1) | DE59208862D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
US6107669A (en) * | 1997-01-22 | 2000-08-22 | Anden Co., Ltd. | Load actuating semiconductor circuit having a thermally resistive member |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5451806A (en) * | 1994-03-03 | 1995-09-19 | Motorola, Inc. | Method and device for sensing a surface temperature of an insulated gate semiconductor device |
US5795793A (en) * | 1994-09-01 | 1998-08-18 | International Rectifier Corporation | Process for manufacture of MOS gated device with reduced mask count |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
DE19534604C1 (de) * | 1995-09-18 | 1996-10-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung |
DE19548060A1 (de) * | 1995-12-21 | 1997-06-26 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement mit Temperatursensor |
US6043126A (en) * | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
DE19745040C2 (de) * | 1997-02-10 | 2003-03-27 | Daimler Chrysler Ag | Anordnung und Verfahren zum Messen einer Temperatur |
JP3298472B2 (ja) * | 1997-09-26 | 2002-07-02 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置の製造方法 |
DE19821834A1 (de) * | 1998-05-15 | 1999-11-25 | Fahrzeugklimaregelung Gmbh | Power-Mos-Transistor |
DE102004017528A1 (de) * | 2004-04-08 | 2005-11-03 | Infineon Technologies Ag | Sendeanordnung und Verfahren zum Betreiben eines Verstärkers in einer Sendeanordnung |
JP2006156711A (ja) * | 2004-11-30 | 2006-06-15 | Mitsubishi Electric Corp | パワー半導体モジュールの冷却システム |
US7988354B2 (en) | 2007-12-26 | 2011-08-02 | Infineon Technologies Ag | Temperature detection for a semiconductor component |
US8985850B1 (en) * | 2009-10-30 | 2015-03-24 | Cypress Semiconductor Corporation | Adaptive gate driver strength control |
WO2012012569A2 (en) * | 2010-07-23 | 2012-01-26 | Maxim Integrated Products, Inc | Multi-sensor integrated circuit device |
JP6526981B2 (ja) | 2015-02-13 | 2019-06-05 | ローム株式会社 | 半導体装置および半導体モジュール |
US20230015578A1 (en) * | 2021-07-01 | 2023-01-19 | Microchip Technology Incorporated | Temperature sensor integrated in a transistor array |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0693485B2 (ja) * | 1985-11-29 | 1994-11-16 | 日本電装株式会社 | 半導体装置 |
US4931844A (en) * | 1988-03-09 | 1990-06-05 | Ixys Corporation | High power transistor with voltage, current, power, resistance, and temperature sensing capability |
JP2597412B2 (ja) * | 1990-03-20 | 1997-04-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5063307A (en) * | 1990-09-20 | 1991-11-05 | Ixys Corporation | Insulated gate transistor devices with temperature and current sensor |
JPH1157573A (ja) * | 1997-08-13 | 1999-03-02 | Sun Tool:Kk | 外装被覆商品の製造方法および外装被覆商品の製造装置 |
-
1992
- 1992-11-06 US US07/972,549 patent/US5304837A/en not_active Expired - Lifetime
- 1992-12-14 DE DE59208862T patent/DE59208862D1/de not_active Expired - Fee Related
- 1992-12-14 EP EP92121260A patent/EP0550850B1/de not_active Expired - Lifetime
-
1993
- 1993-01-05 JP JP01594393A patent/JP3380278B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
US6107669A (en) * | 1997-01-22 | 2000-08-22 | Anden Co., Ltd. | Load actuating semiconductor circuit having a thermally resistive member |
Also Published As
Publication number | Publication date |
---|---|
EP0550850A3 (en) | 1993-10-20 |
JP3380278B2 (ja) | 2003-02-24 |
EP0550850B1 (de) | 1997-09-03 |
DE59208862D1 (de) | 1997-10-09 |
EP0550850A2 (de) | 1993-07-14 |
US5304837A (en) | 1994-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3380278B2 (ja) | 温度センサを備える装置およびその製造方法 | |
US5656842A (en) | Vertical mosfet including a back gate electrode | |
JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
JPS5994861A (ja) | 半導体集積回路装置及びその製造方法 | |
US5708287A (en) | Power semiconductor device having an active layer | |
US5159427A (en) | Semiconductor substrate structure for use in power ic device | |
JPS60210861A (ja) | 半導体装置 | |
JPH11330467A (ja) | 半導体装置 | |
US6376870B1 (en) | Low voltage transistors with increased breakdown voltage to substrate | |
US8018018B2 (en) | Temperature sensing device | |
JPH08236754A (ja) | pチャネル型高耐圧MOSFET | |
JPH03214666A (ja) | 電荷転送デバイスを含む半導体装置およびその製造方法 | |
JPS6119164A (ja) | 相補型集積回路とその製造方法 | |
US5622876A (en) | Method for making monolithic integrated bridge transistor circuit | |
KR920008422B1 (ko) | 반도체 장치 | |
JPH02201952A (ja) | 半導体集積回路とその製造方法 | |
JPH08195443A (ja) | 半導体装置及びその製造方法 | |
US20020153592A1 (en) | Semiconductor device having bipolar transistors | |
JPS63175463A (ja) | バイmos集積回路の製造方法 | |
KR100332115B1 (ko) | 반도체전력소자및그제조방법 | |
JPH01161860A (ja) | 半導体集積回路装置及びその製造方法 | |
JPS62104068A (ja) | 半導体集積回路装置 | |
JP3848604B2 (ja) | 半導体装置とその製造方法 | |
KR0131369B1 (ko) | 전력용 반도체 장치 제조방법 | |
JPS632365A (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021107 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |