JPH0521534U - バイアス電圧発生回路 - Google Patents

バイアス電圧発生回路

Info

Publication number
JPH0521534U
JPH0521534U JP030919U JP3091992U JPH0521534U JP H0521534 U JPH0521534 U JP H0521534U JP 030919 U JP030919 U JP 030919U JP 3091992 U JP3091992 U JP 3091992U JP H0521534 U JPH0521534 U JP H0521534U
Authority
JP
Japan
Prior art keywords
circuit
power supply
bias
supply voltage
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP030919U
Other languages
English (en)
Other versions
JP2540816Y2 (ja
Inventor
佑鉉 白
Original Assignee
金星エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 金星エレクトロン株式会社 filed Critical 金星エレクトロン株式会社
Publication of JPH0521534U publication Critical patent/JPH0521534U/ja
Application granted granted Critical
Publication of JP2540816Y2 publication Critical patent/JP2540816Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【目的】 バイアス回路が起動した後起動回路において
生じる電流消費を防止し、かつ与えられる電源電圧が変
化しても出力されるバイアス電圧を安定に維持でき、レ
イアウト面積を減少し得るバイアス電圧発生回路を提供
することを目的とする。 【構成】 バイアス電圧発生回路は、電源電圧が供給さ
れて所定のバイアス電圧を発生するバイアス回路と、電
源電圧の供給の初期のバイアス回路を起動させ、電源電
圧が安定した後には自体の電流ループを遮断し得るよう
に構成された起動回路とを備える。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案は、バイアス電圧発生回路に関し、特に、起動回路の起動後に消費さ れる電流を減少できるバイアス電圧発生回路に関する。
【０００２】
【従来の技術】
図２は、従来のバイアス電圧発生回路の回路図である。図２を参照して、従来 のバイアス電圧発生回路は、電源電圧ＶDDが供給され、所定のバイアス電圧を発 生するバイアス回路１０と、電源電圧ＶDDの供給の初期にバイアス回路１０を起 動させる起動回路２０とを備える。バイアス回路１０は、各ソースが電源電圧Ｖ DD 端子にそれぞれ接続され、各ゲートが互いに接続されたＰＭＯＳトランジスタ ＰＭ１およびＰＭ２と、ドレインがトランジスタＰＭ１およびＰＭ２の共通ゲー トおよびトランジスタＰＭ２のドレインに共通接続され、ソースが抵抗Ｒ１を介 して接地端子ＧＮＤに接続されてバイパス電流ループを形成するＮＭＯＳトラン ジスタＮＭ２と、ゲートおよびドレインがトランジスタＰＭ１のドレインおよび トランジスタＮＭ２のゲートに共通接続され、ソースが接地端子ＧＮＤに接続さ れて、トランジスタＰＭ１とのドレイン共通接続ノードｎ１を介してバイアス電 圧を出力するＮＭＯＳトランジスタＮＭ１とを含む。
【０００３】 起動回路２は、一方端子が電源電圧ＶDD端子に接続された抵抗Ｒ２と、抵抗Ｒ ２の他方端子にドレインおよびゲートが接続され、ソースが接地端子ＧＮＤに接 続されてバイパス電流源作用を行なうＮＭＯＳトランジスタＮＭ４と、トランジ スタＮＭ４のドレインおよびゲートの共通接続ノードにゲートが接続され、ソー スが接地端子ＧＮＤに接続され、ドレインがバイアス回路１０のトランジスタＮ Ｍ２のドレインに接続されて電源電圧ＶDDの供給の初期のバイパス電流ループを 形成しバイアス回路１０を起動させるＮＭＯＳトランジスタＮＭ３とを含む。
【０００４】 次に、図２に示したバイアス電圧発生回路の動作について説明する。バイアス 回路１０のトランジスタＰＭ１とトランジスタＮＭ１とのドレイン共通接続ノー ドｎ１の電圧は、必要なバイアス電圧または０ボルトの二通りであるが、電源電 圧DDが電源端子に印加される初期においては、バイアス回路１０のみで電流ルー プが形成されないため、トランジスタＰＭ１およびＮＭ１のドレイン共通接続ノ ードのバイアス電圧出力ノードｎ１を介して０ボルトのバイアス電圧が出力され る。
【０００５】 そこで、起動回路２０は、バイアス回路１０を次のように起動させる。すなわ ち、電源端子から電源電圧ＶDDが印加された過渡期の状態においては、その電圧 は起動回路２０の抵抗Ｒ２を介してトランジスタＮＭ３およびＮＭ４のゲートに 印加され、トランジスタＮＭ３が瞬間的に導通する。したがって、バイアス回路 １０のトランジスタＰＭ２およびトランジスタＮＭ２のドレインならびにトラン ジスタＰＭ１およびＰＭ２のゲートの共通接続ノードには、起動回路２０のトラ ンジスタＮＭ３を介して接地端子ＧＮＤへバイパス電流ループが形成される。し たがって、トランジスタＰＭ１およびＰＭ２のゲートに接地電位が印加されるの で、トランジスタＰＭ１およびＰＭ２はオンする。したがって、電源端子の電源 電圧ＶDDがトランジスタＰＭ１を介してトランジスタＮＭ１およびＮＭ２のゲー トに印加され、それらのトランジスタＮＭ１およびＮＭ２をオンさせる。その結 果、電源端子の電源電圧ＶDDがトランジスタＰＭ１とトランジスタＮＭ１との導 通抵抗比により分圧され、必要なバイアス電圧がバイアス電圧出力ノードｎ１を 介して発生される。
【０００６】 この後、電源端子の電源電圧ＶDDが初期の過渡状態を経て安定状態になると、 その電圧は抵抗Ｒ２を介してトランジスタＮＭ４のゲートに印加され、トランジ スタＮＭ４がオンする。したがって、トランジスタＮＭ３のゲートには低電位の 電圧が与えられ、トランジスタＮＭ３がオフする。よって、トランジスタＮＭ３ のオフにより、起動回路２０から起動信号が出力されなくなっても、バイアス回 路１０自体において電流ループが維持され、安定したバイアス電圧が発生される ようになる。
【０００７】
【考案が解決しようとする課題】
上記のバイアス電圧発生回路では、電源電圧ＶDDが安定状態になった後におい ても、起動回路２０のトランジスタＮＭ４がオンされており、トランジスタＮＭ ４を介して電流が流れるようになっているため、電流の消費が多くなっている。 また、電源端子の電源電圧ＶDDが変化する場合は、電流の量が変化してバイアス 回路１０のバイアス電圧が影響され、電源電圧ＶDDの動作範囲が広くなる場合に おいてバイアス電圧の変化が生ずるという不具合があった。
【０００８】 この考案は、上記のような課題を解決するためになされたもので、バイアス回 路を起動させた後における起動回路での電流消費を減少できるバイアス電圧発生 回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この考案に係るバイアス電圧発生回路は、電源電圧が供給され、所定のバイア ス電圧を発生するバイアス回路と、電源電圧の供給が開始される初期にバイアス 回路を起動させ、電源電圧が安定した後には自体の電流ループを遮断し得るよう に構成された起動回路とを含む。
【００１０】
【作用】
この考案におけるバイアス電圧発生回路では、バイアス回路が起動された後、 起動回路において電流ループが形成されないので、起動後の不必要な電流消費を 減少することができる。
【００１１】
【実施例】
図１は、この考案の一実施例を示すバイアス電圧発生回路の回路図である。図 １を参照して、バイアス電圧発生回路は、電源電圧ＶDDが供給され、所定のバイ アス電圧を発生するバイアス回路１と、電源電圧ＶDDが供給される初期のバイア ス回路１を起動させる起動回路２とを含む。バイアス回路１は、各ソースがそれ ぞれ電源電圧ＶDD端子に接続され各ゲートが互いに接続されたＰＭＯＳトランジ スタＰＭ１およびＰＭ２と、ドレインがトランジスタＰＭ１およびＰＭ２の共通 ゲートおよびトランジスタＰＭ２のドレインに共通接続され、ソースが抵抗Ｒ１ を介して接地端子ＧＮＤに接続されてバイアス回路１のバイパス電流ループを形 成するＮＭＯＳトランジスタＮＭ２と、ゲートおよびドレインがトランジスタＰ Ｍ１のドレインならびにトランジスタＮＭ２のゲートに共通接続され、ソースが 接地端子ＧＮＤに接続されてトランジスタＰＭ１とのドレイン共通接続ノードＮ １を介してバイアス電圧を出力するＮＭＯＲトランジスタＮＭ１とを含む。
【００１２】 起動回路２は、電源電圧ＶDD端子に一方端子が接続された抵抗Ｒ２と、一方電 極が抵抗Ｒ２の他方端子に接続され、他方電極がバイアス回路１のバイアス出力 ノードｎ１に接続されたキャパシタＣ１とを含む。キャパシタＣ１は、起動電流 を供給し、電源電圧ＶDDおよびバイアス出力電圧の変化を緩衝させる。
【００１３】 次に、図１に示したバイアス電圧発生回路の動作について説明する。まず、電 源端子に電源電圧ＶDDが印加された初期の過渡状態において、電源電圧ＶDDはバ イアス回路１に印加され、かつ起動回路２の抵抗Ｒ２およびキャパシタＣ１によ りノイズが除去された後、バイアス回路１のバイアス出力ノードｎ１に印加され る。すなわち、電源電圧ＶDDの印加された初期に起動回路２の抵抗Ｒ２およびキ ャパシタＣ１を介して高電位の信号がトランジスタＮＭ１およびＮＭ２のゲート に印加され、トランジスタＮＭ１およびＮＭ２を導通させる。
【００１４】 トランジスタＮＭ１およびＮＭ２の導通により、トランジスタＰＭ１およびＰ Ｍ２のゲートがトランジスタＮＭ２および抵抗Ｒ１を介して接地端子ＧＮＤに接 続されるようにバイパスループが形成され、トランジスタＰＭ１およびＰＭ２が オンする。その後、オンしたトランジスタＰＭ１およびＰＭ２を介して電源電圧 ＶDDがトランジスタＮＭ１およびＮＭ２のゲートに印加され、トランジスタＮＭ １とトランジスタＮＭ２および抵抗Ｒ１とを介して接地端子ＧＮＤにバイパスさ れるため、バイアス出力ノードｎ１にはトランジスタＰＭ１とトランジスタＮＭ １との導通抵抗比によるバイアス電圧が出力される。
【００１５】 その後、電源端子の電源電圧ＶDDが安定した状態になると、電源電圧ＶDDは、 起動回路２の抵抗Ｒ２を介してキャパシタＣ１の一方電極に印加され、一方、バ イアス回路１のトランジスタＰＭ１を介してキャパシタＣ１の他方電極に印加さ れる。よって、キャパシタＣ１の両電極間には電位差が与えられないので、キャ パシタＣ１を含む電流のループは遮断される。すなわち、電源電圧ＶDDが安定し た状態においては、キャパシタＣ１により起動回路２の電流ループが遮断される ので、追加の電流消費がなくなる。一方、バイアス回路１には電流ループが形成 されるので、起動回路２から起動電圧が供給されなくなっても、正常なバイアス 電圧が出力される。
【００１６】 また、電源電圧ＶDDが安定した後には、起動回路２の電流ループが遮断されて いるため、起動回路２はバイアス電圧に影響を及ぼさず、電源電圧の範囲が広い 場合にも容易に適用し得るようになる。さらには、電源電圧ＶDDにノイズが混じ って瞬間的に変化される場合でも、電源電圧ＶDDは起動回路２の抵抗Ｒ２を介し てキャパシタＣ１の一方電極に印加され、一方、バイアス回路１のトランジスタ ＰＭ１を介してキャパシタＣ１の他方電極に印加されるので、キャパシタＣ１の 両電極間に電位差が発生してキャパシタＣ１が充電／放電作用をし、よって、出 力されるバイアス電圧の変化が防止できる。また、必要な素子の数を減少できる ので、レイアウト面積を減少し得る。
【００１７】
【考案の効果】
以上のように、この考案によれば、電源電圧の供給が開始される初期にバイア ス回路を起動させ、電源電圧が安定した後には自体の電流ループを遮断し得るよ うに構成された起動回路を設けたので、バイアス回路を起動させた後における起 動回路での電流消費を減少できるバイアス電圧発生回路が得られた。
【図面の簡単な説明】
【図１】この考案の一実施例を示すバイアス電圧発生回
路の回路図である。
【図２】従来のバイアス電圧発生回路の回路図である。
【符号の説明】
１ バイアス回路 ２ 起動回路 ＰＭ１，ＰＭ２ ＰＭＯＳトランジスタ ＮＭ１，ＮＭ２ ＮＭＯＳトランジスタ Ｒ１，Ｒ２ 抵抗 Ｃ１ キャパシタ ｎ１ バイアス電圧出力ノード

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 電源電圧が供給され、所定のバイアス電
    圧を発生するバイアス回路と、 前記電源電圧の供給が開始される初期に前記バイアス回
    路を起動させ、前記電源電圧が安定した後には自体の電
    流ループを遮断し得るように構成された起動回路とを含
    むバイアス電圧発生回路。
  2. 【請求項２】 前記起動回路は、 電源端子に一方端子が接続された抵抗手段と、 一方電極が前記抵抗手段の他方端子に接続され、他方電
    極が前記バイアス回路の出力ノードに接続された容量手
    段とを含む、請求項１に記載のバイアス電圧発生回路。
JP1992030919U 1991-05-13 1992-05-12 バイアス電圧発生回路 Expired - Lifetime JP2540816Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2019910006769U KR940004026Y1 (ko) 1991-05-13 1991-05-13 바이어스의 스타트업회로
KR19916769 1991-05-13

Publications (2)

Publication Number Publication Date
JPH0521534U true JPH0521534U (ja) 1993-03-19
JP2540816Y2 JP2540816Y2 (ja) 1997-07-09

Family

ID=19313745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992030919U Expired - Lifetime JP2540816Y2 (ja) 1991-05-13 1992-05-12 バイアス電圧発生回路

Country Status (4)

Country Link
US (1) US5243231A (ja)
JP (1) JP2540816Y2 (ja)
KR (1) KR940004026Y1 (ja)
DE (1) DE4211644C2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4224584C2 (de) * 1992-07-22 1997-02-27 Smi Syst Microelect Innovat Hochgenaue Referenzspannungsquelle
EP0606094B1 (en) * 1993-01-08 1999-10-06 Sony Corporation Monolithic microwave integrated circuit
JP3278673B2 (ja) * 1993-02-01 2002-04-30 株式会社 沖マイクロデザイン 定電圧発生回路
JP3037031B2 (ja) * 1993-08-02 2000-04-24 日本電気アイシーマイコンシステム株式会社 パワーオン信号発生回路
JP3318105B2 (ja) * 1993-08-17 2002-08-26 三菱電機株式会社 起動回路
JPH07130170A (ja) * 1993-10-29 1995-05-19 Mitsubishi Electric Corp 基準電圧発生回路
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
FR2716758B1 (fr) * 1994-02-28 1996-05-31 Sgs Thomson Microelectronics Circuit de polarisation pour transistor dans une cellule de mémorisation.
FR2721772B1 (fr) * 1994-06-27 1996-09-06 Sgs Thomson Microelectronics Circuit de commande d'une source de polarisation comportant un dispositif de mise en veille.
EP0724209A1 (en) * 1995-01-25 1996-07-31 International Business Machines Corporation Power management system for integrated circuits
US5555166A (en) * 1995-06-06 1996-09-10 Micron Technology, Inc. Self-timing power-up circuit
JPH09114534A (ja) * 1995-10-13 1997-05-02 Seiko I Eishitsuku:Kk 基準電圧発生回路
US5815028A (en) * 1996-09-16 1998-09-29 Analog Devices, Inc. Method and apparatus for frequency controlled bias current
GB2336960B (en) * 1998-05-01 2003-08-27 Sgs Thomson Microelectronics Start up circuits and bias generators
JP3476363B2 (ja) * 1998-06-05 2003-12-10 日本電気株式会社 バンドギャップ型基準電圧発生回路
US6201435B1 (en) 1999-08-26 2001-03-13 Taiwan Semiconductor Manufacturing Company Low-power start-up circuit for a reference voltage generator
DE19956122A1 (de) * 1999-11-13 2001-05-17 Inst Halbleiterphysik Gmbh Schaltungsanordnung für eine temperaturstabile Bias- und Referenz-Stromquelle
US6404252B1 (en) 2000-07-31 2002-06-11 National Semiconductor Corporation No standby current consuming start up circuit
KR20020046292A (ko) * 2000-12-12 2002-06-21 곽정소 전류소모를 최소하기 위한 스타트업회로
JP3811141B2 (ja) * 2003-06-06 2006-08-16 東光株式会社 出力可変型定電流源回路
US7015746B1 (en) 2004-05-06 2006-03-21 National Semiconductor Corporation Bootstrapped bias mixer with soft start POR
ATE457482T1 (de) * 2004-09-14 2010-02-15 Dialog Semiconductor Gmbh Dynamische transkonduktanz-erhöhungstechnik für stromspiegel
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
US7372316B2 (en) * 2004-11-25 2008-05-13 Stmicroelectronics Pvt. Ltd. Temperature compensated reference current generator
US20060232904A1 (en) * 2005-04-13 2006-10-19 Taiwan Semiconductor Manufacturing Co. Supply voltage independent sensing circuit for electrical fuses
TW200715092A (en) * 2005-10-06 2007-04-16 Denmos Technology Inc Current bias circuit and current bias start-up circuit thereof
US20070241738A1 (en) * 2006-04-12 2007-10-18 Dalius Baranauskas Start up circuit apparatus and method
US20080150594A1 (en) * 2006-12-22 2008-06-26 Taylor Stewart S Start-up circuit for supply independent biasing
TW200901608A (en) * 2007-06-27 2009-01-01 Beyond Innovation Tech Co Ltd Bias supply, start-up circuit, and start-up method for bias circuit
TW200903213A (en) * 2007-07-02 2009-01-16 Beyond Innovation Tech Co Ltd Bias supply, start-up circuit, and start-up method for bias circuit
US8575998B2 (en) * 2009-07-02 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage reference circuit with temperature compensation
TWI591620B (zh) 2012-03-21 2017-07-11 三星電子股份有限公司 產生高頻雜訊的方法
US11237585B2 (en) * 2017-10-27 2022-02-01 Marvel Asia Pte, Ltd. Self-biased current trimmer with digital scaling input

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741828A (en) * 1980-08-26 1982-03-09 Hashimoto Forming Co Ltd Roller bending equipment
JPH02214911A (ja) * 1989-02-15 1990-08-27 Omron Tateisi Electron Co 集積回路の起動回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3703648A (en) * 1970-09-11 1972-11-21 Seeburg Corp Reset circuit for logic system in quiescent state for a predetermined time upon application of power and upon power fluctuations below a predetermined level
US3648154A (en) * 1970-12-10 1972-03-07 Motorola Inc Power supply start circuit and amplifier circuit
US3806742A (en) * 1972-11-01 1974-04-23 Motorola Inc Mos voltage reference circuit
DE2616363C3 (de) * 1975-04-24 1981-07-16 Naamloze Vennootschap Philips' Gloeilampenfabrieken, Eindhoven Vorrichtung zur Lieferung eines konstanten Speisegleichstromes
JPS5724123A (en) * 1980-07-18 1982-02-08 Mitsubishi Electric Corp Reset circuit
JPS5748830A (en) * 1980-09-08 1982-03-20 Pioneer Electronic Corp Power-on reset signal generating circuit
US4342926A (en) * 1980-11-17 1982-08-03 Motorola, Inc. Bias current reference circuit
US4495425A (en) * 1982-06-24 1985-01-22 Motorola, Inc. VBE Voltage reference circuit
NL8400523A (nl) * 1984-02-20 1985-09-16 Philips Nv Geintegreerde logische bufferschakeling.
GB2163614A (en) * 1984-08-22 1986-02-26 Philips Electronic Associated Battery economising circuit
GB8518692D0 (en) * 1985-07-24 1985-08-29 Gen Electric Co Plc Power-on reset circuit arrangements
US4737669A (en) * 1986-07-31 1988-04-12 Rca Corporation Slow-start system for a control circuit
US4857864A (en) * 1987-06-05 1989-08-15 Kabushiki Kaisha Toshiba Current mirror circuit
US4769589A (en) * 1987-11-04 1988-09-06 Teledyne Industries, Inc. Low-voltage, temperature compensated constant current and voltage reference circuit
US4961009A (en) * 1988-06-29 1990-10-02 Goldstar Semiconductor, Ltd. Current-voltage converting circuit utilizing CMOS-type transistor
US5083079A (en) * 1989-05-09 1992-01-21 Advanced Micro Devices, Inc. Current regulator, threshold voltage generator
GB8913439D0 (en) * 1989-06-12 1989-08-02 Inmos Ltd Current mirror circuit
US5155384A (en) * 1991-05-10 1992-10-13 Samsung Semiconductor, Inc. Bias start-up circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741828A (en) * 1980-08-26 1982-03-09 Hashimoto Forming Co Ltd Roller bending equipment
JPH02214911A (ja) * 1989-02-15 1990-08-27 Omron Tateisi Electron Co 集積回路の起動回路

Also Published As

Publication number Publication date
DE4211644C2 (de) 1995-04-27
JP2540816Y2 (ja) 1997-07-09
KR940004026Y1 (ko) 1994-06-17
DE4211644A1 (de) 1992-11-19
KR920022294U (ko) 1992-12-19
US5243231A (en) 1993-09-07

Similar Documents

Publication Publication Date Title
JP2540816Y2 (ja) バイアス電圧発生回路
JP3037031B2 (ja) パワーオン信号発生回路
JP3752107B2 (ja) 集積回路用パワーオンリセット回路
JP2001345690A (ja) パワーオンリセット回路
JPH08321758A (ja) 半導体装置のパワーアップリセット信号発生回路
JPH057931B2 (ja)
JP3399433B2 (ja) 基準電圧発生回路
JP3194136B2 (ja) 半導体メモリ素子の基板電圧発生回路
US7545128B2 (en) Regulator circuit
JPH05120457A (ja) 発振回路を備えるｉｃ回路
JP3408851B2 (ja) 同期信号検出装置
JPH03206709A (ja) パワーオン・リセット回路
JP3802409B2 (ja) バイアス回路及び電源装置
JP2842588B2 (ja) 電圧検出回路
JP3540872B2 (ja) 起動回路
US6556092B1 (en) Low consumption oscillator
JP3687477B2 (ja) パワーオンリセット回路
KR19990024891A (ko) 파워 업 회로
JP2024052413A (ja) バイアス回路、電圧レギュレータ
JPH07234735A (ja) 内部電源回路
JP4523119B2 (ja) レギュレータ回路およびこれを用いた回路
JPH10143263A (ja) 自己バイアス式定電流回路の起動回路、これを用いた定電流回路並びに演算増幅器
JP3131988B2 (ja) 集積回路
RU2057391C1 (ru) Кварцевый генератор
JP2789424B2 (ja) 発振用集積回路および発振回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960423

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970114