JPH057931B2 - - Google Patents
Info
- Publication number
- JPH057931B2 JPH057931B2 JP62078611A JP7861187A JPH057931B2 JP H057931 B2 JPH057931 B2 JP H057931B2 JP 62078611 A JP62078611 A JP 62078611A JP 7861187 A JP7861187 A JP 7861187A JP H057931 B2 JPH057931 B2 JP H057931B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- mosfet
- input terminal
- voltage input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、半導体集積回路を用いた電子装
置、例えばICカードのような内部電源と外部電
源との２系統の電源によつて付勢される電子装置
に好適する電源切替回路に関する。
置、例えばICカードのような内部電源と外部電
源との２系統の電源によつて付勢される電子装置
に好適する電源切替回路に関する。
（従来の技術）
ICカードは、例えば３ボルトの内部電源と５
ボルトの外部電源によつて選択的に付勢される。
５ボルトの外部電源が供給されないときは３ボル
トの内部電源で付勢され、５ボルトの外部電源が
供給されたときは電源切替回路が作動して、内部
電源は非導通となり、外部電源で付勢されるよう
になる。
ボルトの外部電源によつて選択的に付勢される。
５ボルトの外部電源が供給されないときは３ボル
トの内部電源で付勢され、５ボルトの外部電源が
供給されたときは電源切替回路が作動して、内部
電源は非導通となり、外部電源で付勢されるよう
になる。
第５図は従来の電源切替回路の一例を示す。図
において、ノード１にはスイツチ２０を介して５
ボルトの外部電源２１が接続され、ノード２には
３ボルトの内部電源が常時接続される。ノード１
と接地電位間は抵抗９を介して接続されている。
において、ノード１にはスイツチ２０を介して５
ボルトの外部電源２１が接続され、ノード２には
３ボルトの内部電源が常時接続される。ノード１
と接地電位間は抵抗９を介して接続されている。
ノード１，２は電圧比較部１０内の差動入力部
１５の夫々非反転、反転入力端に接続される。電
圧比較部１０はバイアス作成部１４、出力増幅部
１６とともに構成され、差動入力部１５、出力増
幅部１６は夫々バイアス作成部１４の出力バイア
スによつて駆動される。
１５の夫々非反転、反転入力端に接続される。電
圧比較部１０はバイアス作成部１４、出力増幅部
１６とともに構成され、差動入力部１５、出力増
幅部１６は夫々バイアス作成部１４の出力バイア
スによつて駆動される。
ノード１はMOSFET７を介して出力ノード３
に接続され、ノード２はMOSFET８を介して出
力ノード３に接続される。ノード３と接地間には
出力電圧安定化のためのコンデンサ２３を介して
半導体回路２４が接続されている。電圧比較部１
０の出力はインバータ１１を介してMOSFET７
のゲートに供給され、更に他のインバータ１２を
介してMOSFET８のゲートに供給される。
に接続され、ノード２はMOSFET８を介して出
力ノード３に接続される。ノード３と接地間には
出力電圧安定化のためのコンデンサ２３を介して
半導体回路２４が接続されている。電圧比較部１
０の出力はインバータ１１を介してMOSFET７
のゲートに供給され、更に他のインバータ１２を
介してMOSFET８のゲートに供給される。
さて、ノード１に外部電源２１から５ボルトの
電圧が印加されると、電圧比較部１０のプラス入
力は５ボルト、マイナス入力は３ボルトなので、
インバータ１１の入力側にはハイレベルの“１”
出力が現われる。従つて、MOSFET７がON、
MOSFET８がOFFとなる。結局、半導体回路２
４は５ボルトの外部電源２１によつて付勢され
る。スイツチ２０がOFFのときは、ノード１の
電位が接地電位となり、電圧比較部１０の出力は
“０”となるから、MOSFET７がOFF、
MOSFET８がONとなり、半導体回路２４は内
部電源２２によつて付勢される。
電圧が印加されると、電圧比較部１０のプラス入
力は５ボルト、マイナス入力は３ボルトなので、
インバータ１１の入力側にはハイレベルの“１”
出力が現われる。従つて、MOSFET７がON、
MOSFET８がOFFとなる。結局、半導体回路２
４は５ボルトの外部電源２１によつて付勢され
る。スイツチ２０がOFFのときは、ノード１の
電位が接地電位となり、電圧比較部１０の出力は
“０”となるから、MOSFET７がOFF、
MOSFET８がONとなり、半導体回路２４は内
部電源２２によつて付勢される。
第６図は第５図の回路の動作を説明するもの
で、第５図のスイツチ２０がオン−オフ−オンと
変化したときの各ノードにおける電圧変化が図示
されている。第６図において期間T6におけるノ
ード３の電圧に着目する。ノード３は半導体回路
２４に電源を供給する端子なので、電圧安定化コ
ンデンサ２３を用いるなど、その電圧安定性は重
要である。しかるに、期間T6においては、電圧
が内部電源２２から供給される３ボルトよりも低
くなつてしまう。このため、ノード３から電源供
給を受ける半導体回路２４は、電源電圧低下のた
めに誤動作をするおそれがある。例えば、半導体
回路中のメモリー内容が破壊された場合などは、
期間T6が終つて、ノード３が３ボルトに復帰し
たとしてもすでに致命的なダメージを受けてい
る。これは、電圧比較部１０およびインバータ１
１，１２での入出力間応答時間（T3＋T4＋T5）
の存在が原因であつて、この応答時間が大きい
程、ノード３の最低電圧値は低くなり、望ましく
ない結果を生じる。（第１の問題点） 又、スイツチ２０がオフ−オンのときに、スイ
ツチ２０がオンしたときからMOSFET８がオフ
するまでの期間T7を考える。この期間T7では、
ノード１，２間に、ノード１，３間のＰチヤンネ
ルMOSFET８内にある寄生ダイオードおよび
MOSFET８自体を通つて直流電流が流れる。こ
れは、内部電源２２からみれば逆電流であり、内
部電源２２として用いられてている電池の劣化の
原因となる。例えばICカードでは、内部電源と
して用いられている電池を最低２〜３年間は交換
せずに使用する必要があり、逆電流による電池の
劣化は望ましくない。（第２の問題点） 更に、電圧比較部１０には常に一定の電流がバ
イアス電流として流れておりこれを極力小さくし
たいが、電圧比較部の正常動作のためには或る程
度の電流消費は不可欠である。（第３の問題点） 第１、第２の問題点の解決のためには
MOSFETの素子寸法（ゲート幅）を大きくすれ
ばよい。しかし乍らこの解決策は第３の問題点に
対して相反する結果を生じる。
で、第５図のスイツチ２０がオン−オフ−オンと
変化したときの各ノードにおける電圧変化が図示
されている。第６図において期間T6におけるノ
ード３の電圧に着目する。ノード３は半導体回路
２４に電源を供給する端子なので、電圧安定化コ
ンデンサ２３を用いるなど、その電圧安定性は重
要である。しかるに、期間T6においては、電圧
が内部電源２２から供給される３ボルトよりも低
くなつてしまう。このため、ノード３から電源供
給を受ける半導体回路２４は、電源電圧低下のた
めに誤動作をするおそれがある。例えば、半導体
回路中のメモリー内容が破壊された場合などは、
期間T6が終つて、ノード３が３ボルトに復帰し
たとしてもすでに致命的なダメージを受けてい
る。これは、電圧比較部１０およびインバータ１
１，１２での入出力間応答時間（T3＋T4＋T5）
の存在が原因であつて、この応答時間が大きい
程、ノード３の最低電圧値は低くなり、望ましく
ない結果を生じる。（第１の問題点） 又、スイツチ２０がオフ−オンのときに、スイ
ツチ２０がオンしたときからMOSFET８がオフ
するまでの期間T7を考える。この期間T7では、
ノード１，２間に、ノード１，３間のＰチヤンネ
ルMOSFET８内にある寄生ダイオードおよび
MOSFET８自体を通つて直流電流が流れる。こ
れは、内部電源２２からみれば逆電流であり、内
部電源２２として用いられてている電池の劣化の
原因となる。例えばICカードでは、内部電源と
して用いられている電池を最低２〜３年間は交換
せずに使用する必要があり、逆電流による電池の
劣化は望ましくない。（第２の問題点） 更に、電圧比較部１０には常に一定の電流がバ
イアス電流として流れておりこれを極力小さくし
たいが、電圧比較部の正常動作のためには或る程
度の電流消費は不可欠である。（第３の問題点） 第１、第２の問題点の解決のためには
MOSFETの素子寸法（ゲート幅）を大きくすれ
ばよい。しかし乍らこの解決策は第３の問題点に
対して相反する結果を生じる。
（発明が解決しようとする問題点）
動作高速化と低消費電流化という従来では両立
し得なかつた条件を同時に満たし得るように構成
された電源切替回路を提供することを目的とす
る。
し得なかつた条件を同時に満たし得るように構成
された電源切替回路を提供することを目的とす
る。
［発明の構成］
（問題点を解決するための手段）
この発明の電源切替回路は、ソースが第１の電
源電圧入力端子に接続され、ドレインおよび基板
が電源電圧出力端子に接続された第１の
MOSFETと、ソースが第２の電源電圧入力端子
に接続され、ドレインおよび基板が電源電圧出力
端子に接続された第２のMOSFETと、第１の電
源電圧入力端子と接地電位間に接続された抵抗手
段と、第１の電源電圧入力端子と第２の電源電圧
入力端子の電位を比較し、それに応じて出力値を
決定する電圧比較部と、前記第１の電源電圧入力
端子と接地電位の電位差が前記第２の電源電圧入
力端子と接地電位の電位差より大きい場合は前記
第１のMOSFETを導通状態にし、小さい場合は
第２のMOSFETを導通状態にするように前記電
圧比較部の出力値に応じたゲート信号を出力する
手段とを有し、前記電圧比較部は更に、前記第１
の電源入力端子が接地電位近傍にあるときに前記
電圧比較部における定常電流を阻止するための第
３のMOSFETと、前記第１の電源入力端子が接
地電位近傍の電位であるときに前記電圧比較部の
出力を安定化させる為の第４のMOSFETとを含
むことを特徴とする。
源電圧入力端子に接続され、ドレインおよび基板
が電源電圧出力端子に接続された第１の
MOSFETと、ソースが第２の電源電圧入力端子
に接続され、ドレインおよび基板が電源電圧出力
端子に接続された第２のMOSFETと、第１の電
源電圧入力端子と接地電位間に接続された抵抗手
段と、第１の電源電圧入力端子と第２の電源電圧
入力端子の電位を比較し、それに応じて出力値を
決定する電圧比較部と、前記第１の電源電圧入力
端子と接地電位の電位差が前記第２の電源電圧入
力端子と接地電位の電位差より大きい場合は前記
第１のMOSFETを導通状態にし、小さい場合は
第２のMOSFETを導通状態にするように前記電
圧比較部の出力値に応じたゲート信号を出力する
手段とを有し、前記電圧比較部は更に、前記第１
の電源入力端子が接地電位近傍にあるときに前記
電圧比較部における定常電流を阻止するための第
３のMOSFETと、前記第１の電源入力端子が接
地電位近傍の電位であるときに前記電圧比較部の
出力を安定化させる為の第４のMOSFETとを含
むことを特徴とする。
（作用）
この発明の電源切替回路は電圧比較部を有し、
この電圧比較部は、外部電源印加時には、電圧比
較部内を流れる定常的バイアス電流を大きくして
電圧比較部が高速動作するように設定される。こ
れは外部電源使用時には多少消費電流が大きくて
もかまわない為である。一方、内部電源印加時に
はこのバイアス電流が流れないように設定され
る。このような動作を行なうため、電圧比較部内
でバイアス電流ON／OFFを切り替えるための
MOSFETと、バイアス電流OFF時の電圧比較部
の出力を安定させるためのMOSFETとが用いら
れることに特徴がある。
この電圧比較部は、外部電源印加時には、電圧比
較部内を流れる定常的バイアス電流を大きくして
電圧比較部が高速動作するように設定される。こ
れは外部電源使用時には多少消費電流が大きくて
もかまわない為である。一方、内部電源印加時に
はこのバイアス電流が流れないように設定され
る。このような動作を行なうため、電圧比較部内
でバイアス電流ON／OFFを切り替えるための
MOSFETと、バイアス電流OFF時の電圧比較部
の出力を安定させるためのMOSFETとが用いら
れることに特徴がある。
（実施例）
以下図面を参照してこの発明の実施例を詳細に
説明する。第１図において第５図に対応する部分
は同一の参照符号を付してある。第１図において
第５図と異なる点は、２個のMOSFET３１，３
２が電圧比較部１０内に設けられている点であ
る。
説明する。第１図において第５図に対応する部分
は同一の参照符号を付してある。第１図において
第５図と異なる点は、２個のMOSFET３１，３
２が電圧比較部１０内に設けられている点であ
る。
MOSFET３１，３２のゲートは共通にノード
１に接続される。MOSFET３１のソースはノー
ド３に接続され、ドレインは出力増幅部１６中の
ノード３３に接続される。MOSFET３２のドレ
インは、バイアス作成部１４、差動入力部１５、
出力増幅部１６の夫々の低圧側電源端に接続さ
れ、ソースは接地される。
１に接続される。MOSFET３１のソースはノー
ド３に接続され、ドレインは出力増幅部１６中の
ノード３３に接続される。MOSFET３２のドレ
インは、バイアス作成部１４、差動入力部１５、
出力増幅部１６の夫々の低圧側電源端に接続さ
れ、ソースは接地される。
以下第１図の回路の動作を第２図を参照して説
明する。スイツチ２０がオンのとき、Ｐチヤンネ
ルのMOSFET３１はオフ、Ｎチヤンネルの
MOSFET３２はオンとなるので、ノード１，３
は５ボルト、ノード２は３ボルトとなつている。
明する。スイツチ２０がオンのとき、Ｐチヤンネ
ルのMOSFET３１はオフ、Ｎチヤンネルの
MOSFET３２はオンとなるので、ノード１，３
は５ボルト、ノード２は３ボルトとなつている。
スイツチ２０がオンからオフに変化する期間
T1′ではまだ外部電源２１によつて付勢されてい
るので電圧比較部１０、インバータ１１，１２お
よびMOSFET７，８における消費電流を大きく
設定し、回路動作の高速化のために素子寸法を大
きく、バイアス電圧を大きくすることができる。
従つて第５図の従来例で問題となつているおくれ
時間T3、T4、T5、T3′、T4′、T5′は第１図の実
施例では非常に小さく、第２図に示したように無
視し得るようになる。従つてノード３の電圧は３
ボルトより低下せず、ノード３に接続されている
半導体メモリに致命的なダメージを与えるおそれ
はまつたくない。
T1′ではまだ外部電源２１によつて付勢されてい
るので電圧比較部１０、インバータ１１，１２お
よびMOSFET７，８における消費電流を大きく
設定し、回路動作の高速化のために素子寸法を大
きく、バイアス電圧を大きくすることができる。
従つて第５図の従来例で問題となつているおくれ
時間T3、T4、T5、T3′、T4′、T5′は第１図の実
施例では非常に小さく、第２図に示したように無
視し得るようになる。従つてノード３の電圧は３
ボルトより低下せず、ノード３に接続されている
半導体メモリに致命的なダメージを与えるおそれ
はまつたくない。
期間T8′ではMOSFET３２がオフになるので、
電圧比較部１０は非動作状態となり電圧比較動作
は行なわない。しかしこのときMOSFET３１が
オンしているので、電圧比較部１０の出力が不安
定になることはなく、Ｌレベルを安定して出力す
る。MOSFET３２がオフになつていることによ
り、電圧比較部１０での電流消費は無視できる程
度まで低減されることは明らかである。
電圧比較部１０は非動作状態となり電圧比較動作
は行なわない。しかしこのときMOSFET３１が
オンしているので、電圧比較部１０の出力が不安
定になることはなく、Ｌレベルを安定して出力す
る。MOSFET３２がオフになつていることによ
り、電圧比較部１０での電流消費は無視できる程
度まで低減されることは明らかである。
次にスイツチ２０がオフからオンになると、ノ
ード１が０ボルトから５ボルトまで急激に立上り
MOSFET３１はオフ、MOSFET３２はオンと
なり、電圧比較部１０は電圧比較動作を行なう。
尚、スイツチ２０がオフからオンになるときにノ
ード３は３ボルトから５ボルトになるが、これは
MOSFET７に寄生する第３図に示したようなダ
イオードDpに順方向電流が流れるためであり、
MOSFET７がゲートに“０”入力が与えられる
からではない。このため、スイツチ２０がオフか
らオンに変化するときには電圧比較部１０は非動
作状態であつてもよいことが分る。そこで、この
実施例では、スイツチ２０のオンからオフに変化
するときのみ電圧比較部１０を動作状態にする。
ード１が０ボルトから５ボルトまで急激に立上り
MOSFET３１はオフ、MOSFET３２はオンと
なり、電圧比較部１０は電圧比較動作を行なう。
尚、スイツチ２０がオフからオンになるときにノ
ード３は３ボルトから５ボルトになるが、これは
MOSFET７に寄生する第３図に示したようなダ
イオードDpに順方向電流が流れるためであり、
MOSFET７がゲートに“０”入力が与えられる
からではない。このため、スイツチ２０がオフか
らオンに変化するときには電圧比較部１０は非動
作状態であつてもよいことが分る。そこで、この
実施例では、スイツチ２０のオンからオフに変化
するときのみ電圧比較部１０を動作状態にする。
第１図の実施例では基準電位をゼロボルトとし
て、２種類のプラス電圧（３ボルトと５ボルト）
を切替える場合を例にとつたが、基準のゼロボル
トに対して２種類のマイナス電圧、例えば−３ボ
ルトと−５ボルトを切替える場合にも実施でき
る。第４図はその一例を示し、第１図と対応部分
は同一の符号を付してある。この第４図の回路の
動作は第１図と同様であり、ここでは省略する。
て、２種類のプラス電圧（３ボルトと５ボルト）
を切替える場合を例にとつたが、基準のゼロボル
トに対して２種類のマイナス電圧、例えば−３ボ
ルトと−５ボルトを切替える場合にも実施でき
る。第４図はその一例を示し、第１図と対応部分
は同一の符号を付してある。この第４図の回路の
動作は第１図と同様であり、ここでは省略する。
又、電圧比較部１０の構成も実施例のものに限
られず、MOSFET３１，３２を除く部分を種々
変形できることは勿論である。
られず、MOSFET３１，３２を除く部分を種々
変形できることは勿論である。
［発明の効果］
以上述べた如くこの発明によれば、外部電源に
よつて付勢される回路部分は消費電流を大きくで
きるので回路の高速動作のために素子寸法を大き
く設定でき、内部電源使用時は電圧比較部を非動
作状態にして消費電流を極めて小さく設定でき、
内部電源の長寿命化を計ることができる、電源切
替回路を得ることができる。
よつて付勢される回路部分は消費電流を大きくで
きるので回路の高速動作のために素子寸法を大き
く設定でき、内部電源使用時は電圧比較部を非動
作状態にして消費電流を極めて小さく設定でき、
内部電源の長寿命化を計ることができる、電源切
替回路を得ることができる。
第１図はこの発明の一実施例の回路図、第２図
は第１図の回路の動作を説明するためのタイムチ
ヤート、第３図は第１図中のMOSFETの中に寄
生するダイオードの作用を説明する図、第４図は
第１図の実施例の変形例を示す回路図、第５図は
従来の電源切替回路の一例を示す回路図、第６図
は第５図の回路の動作を示すタイムチヤートであ
る。 １，２，３，４，５，６……ノード、７，８…
…ＰチヤンネルMOSFET、９……抵抗手段、１
０……電圧比較部、１１，１２……インバータ、
１４……バイアス回路、１５……差動比較部、１
６……出力増幅部、２０……スイツチ、２１……
外部電源、２２……内部電源、２３……出力安定
用コンデンサ、２４……半導体回路、３１，３２
……MOSFET。
は第１図の回路の動作を説明するためのタイムチ
ヤート、第３図は第１図中のMOSFETの中に寄
生するダイオードの作用を説明する図、第４図は
第１図の実施例の変形例を示す回路図、第５図は
従来の電源切替回路の一例を示す回路図、第６図
は第５図の回路の動作を示すタイムチヤートであ
る。 １，２，３，４，５，６……ノード、７，８…
…ＰチヤンネルMOSFET、９……抵抗手段、１
０……電圧比較部、１１，１２……インバータ、
１４……バイアス回路、１５……差動比較部、１
６……出力増幅部、２０……スイツチ、２１……
外部電源、２２……内部電源、２３……出力安定
用コンデンサ、２４……半導体回路、３１，３２
……MOSFET。
Claims (1)
- 【特許請求の範囲】 １ ソースが第１の電源電圧入力端子に接続さ
れ、ドレインおよび基板が電源電圧出力端子に接
続された第１のMOSFETと、 ソースが第２の電源電圧入力端子に接続され、
ドレインおよび基板が電源電圧出力端子に接続さ
れた第２のMOSFETと、 第１の電源電圧入力端子と接地電位間に接続さ
れた抵抗と、 第１の電源電圧入力端子と第２の電源電圧入力
端子の電位を比較し、それに応じて出力値を決定
する電圧比較部と、 前記第１の電源電圧入力端子と接地電位の電位
差が前記第２の電源電圧入力端子と接地電位の電
位差より大きい場合は前記第１のMOSFETを導
通状態にし、小さい場合は前記第２のMOSFET
を導通状態にするように前記電圧比較部の出力値
に応じたゲート信号を出力する手段と、 前記電圧比較部に含まれる直流的な消費電流が
流れる回路ブロツクに対する電源供給経路にソー
ス、ドレイン間が直列に接続され、前記第１の電
源電圧入力端子が接地電位近傍にあるときに非導
通状態となり、上記回路ブロツクに対する電源供
給経路を遮断する第３のMOSFETと、 前記回路ブロツクの出力にソース、ドレインの
一方が接続され、前記第１の電源電圧入力端子が
接地電位近傍にあるときに導通状態となり、前記
回路ブロツクの出力電位を電源電圧出力端子の電
位に強制的に設定する第４のMOSFET とを具備したことを特徴とする電圧切替回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078611A JPS63245236A (ja) | 1987-03-31 | 1987-03-31 | 電源切替回路 |
| DE8888105129T DE3866929D1 (de) | 1987-03-31 | 1988-03-29 | Leistungswaehlschaltung. |
| US07/174,857 US4806789A (en) | 1987-03-31 | 1988-03-29 | Power select circuit |
| EP88105129A EP0287863B1 (en) | 1987-03-31 | 1988-03-29 | Power select circuit |
| KR1019880003528A KR910001380B1 (ko) | 1987-03-31 | 1988-03-30 | 전원절환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078611A JPS63245236A (ja) | 1987-03-31 | 1987-03-31 | 電源切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63245236A JPS63245236A (ja) | 1988-10-12 |
| JPH057931B2 true JPH057931B2 (ja) | 1993-01-29 |
Family
ID=13666676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62078611A Granted JPS63245236A (ja) | 1987-03-31 | 1987-03-31 | 電源切替回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4806789A (ja) |
| EP (1) | EP0287863B1 (ja) |
| JP (1) | JPS63245236A (ja) |
| KR (1) | KR910001380B1 (ja) |
| DE (1) | DE3866929D1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40132E1 (en) * | 1988-06-17 | 2008-03-04 | Elpida Memory, Inc. | Large scale integrated circuit with sense amplifier circuits for low voltage operation |
| US5309040A (en) * | 1989-11-07 | 1994-05-03 | Fujitsu Limited | Voltage reducing circuit |
| JP3147395B2 (ja) * | 1990-05-07 | 2001-03-19 | セイコーエプソン株式会社 | 集積回路及び電子機器 |
| JP3379761B2 (ja) * | 1991-07-02 | 2003-02-24 | 株式会社日立製作所 | 不揮発性記憶装置 |
| JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
| EP0627817B1 (en) * | 1993-04-30 | 1999-04-07 | STMicroelectronics, Inc. | Voltage comparator with bandgap based direct current summing and power supply switch using it |
| US5491443A (en) * | 1994-01-21 | 1996-02-13 | Delco Electronics Corporation | Very low-input capacitance self-biased CMOS buffer amplifier |
| US5537077A (en) * | 1994-12-23 | 1996-07-16 | Advanced Micro Devices, Inc. | Power supply dependent method of controlling a charge pump |
| KR0179845B1 (ko) * | 1995-10-12 | 1999-04-15 | 문정환 | 메모리의 기판전압 공급제어회로 |
| US5712590A (en) * | 1995-12-21 | 1998-01-27 | Dries; Michael F. | Temperature stabilized bandgap voltage reference circuit |
| JP3169205B2 (ja) * | 1996-01-19 | 2001-05-21 | キヤノン株式会社 | ピーク検出回路 |
| US5748033A (en) * | 1996-03-26 | 1998-05-05 | Intel Corporation | Differential power bus comparator |
| US5796274A (en) * | 1996-10-16 | 1998-08-18 | Lockheed Martin Corporation | Fault tolerant MOSFET driver |
| FR2755316B1 (fr) * | 1996-10-25 | 1999-01-15 | Sgs Thomson Microelectronics | Regulateur de tension a selection automatique d'une tension d'alimentation la plus elevee |
| US5886561A (en) * | 1996-11-18 | 1999-03-23 | Waferscale Integration, Inc. | Backup battery switch |
| US6137192A (en) * | 1998-05-15 | 2000-10-24 | Energenius, Inc. | Embedded backup energy storage unit |
| DE69936506D1 (de) | 1999-04-21 | 2007-08-23 | St Microelectronics Srl | Multiplexor unter Verwendung eines Komparators |
| WO2002056473A2 (en) * | 2001-01-09 | 2002-07-18 | Broadcom Corp | Sub-micron high input voltage tolerant input output (i/o) circuit |
| DE60307776T2 (de) * | 2003-01-08 | 2007-09-13 | Infineon Technologies Ag | Stromversorgungsauswahlschaltung |
| FR2868220B1 (fr) * | 2004-03-23 | 2008-02-15 | Thales Sa | Procede et dispositif d'alimentation electrique d'un equipement |
| US7508686B2 (en) * | 2005-06-29 | 2009-03-24 | Sigmatel, Inc. | System and method for configuring direct current converter |
| JP4850553B2 (ja) * | 2006-03-28 | 2012-01-11 | 新日本無線株式会社 | スイッチ回路 |
| JP4902323B2 (ja) * | 2006-11-20 | 2012-03-21 | パナソニック株式会社 | 半導体スイッチ回路 |
| JP5954091B2 (ja) * | 2011-10-20 | 2016-07-20 | ヤマハ株式会社 | 電源切換装置 |
| CN104092451B (zh) * | 2014-06-18 | 2017-01-25 | 无锡芯响电子科技有限公司 | 一种功耗切换控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4384350A (en) * | 1980-11-03 | 1983-05-17 | Fairchild Camera & Instrument Corp. | MOS Battery backup controller for microcomputer random access memory |
| JPS5884522A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Corp | レベル比較器 |
| US4617473A (en) * | 1984-01-03 | 1986-10-14 | Intersil, Inc. | CMOS backup power switching circuit |
-
1987
- 1987-03-31 JP JP62078611A patent/JPS63245236A/ja active Granted
-
1988
- 1988-03-29 EP EP88105129A patent/EP0287863B1/en not_active Expired - Lifetime
- 1988-03-29 DE DE8888105129T patent/DE3866929D1/de not_active Expired - Lifetime
- 1988-03-29 US US07/174,857 patent/US4806789A/en not_active Expired - Lifetime
- 1988-03-30 KR KR1019880003528A patent/KR910001380B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0287863B1 (en) | 1991-12-18 |
| KR910001380B1 (ko) | 1991-03-04 |
| EP0287863A3 (en) | 1989-08-30 |
| EP0287863A2 (en) | 1988-10-26 |
| KR880012008A (ko) | 1988-10-31 |
| DE3866929D1 (de) | 1992-01-30 |
| US4806789A (en) | 1989-02-21 |
| JPS63245236A (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH057931B2 (ja) | ||
| KR920001634B1 (ko) | 중간전위 발생회로 | |
| US6236249B1 (en) | Power-on reset circuit for a high density integrated circuit | |
| JP3037031B2 (ja) | パワーオン信号発生回路 | |
| US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
| JPH0770983B2 (ja) | 出力バッファ回路 | |
| KR960011964B1 (ko) | 출력버퍼장치 | |
| JPH08195631A (ja) | センス増幅器 | |
| JPH0228386A (ja) | 半導体集積回路 | |
| KR100205506B1 (ko) | 스위치가능한 전류-기준전압 발생기 | |
| CN214674306U (zh) | 一种低功耗芯片的欠压保护电路 | |
| US4267465A (en) | Circuit for recharging the output nodes of field effect transistor circuits | |
| US5889430A (en) | Current mode transistor circuit | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JP2003114727A (ja) | 電源回路 | |
| JPH0249519B2 (ja) | ||
| JPH0215953B2 (ja) | ||
| JP3089873B2 (ja) | 出力回路 | |
| JPH0677804A (ja) | 出力回路 | |
| CN113054620A (zh) | 一种低功耗芯片的欠压保护电路 | |
| EP0548524A2 (en) | Comparator start-up arrangement | |
| JPH07234735A (ja) | 内部電源回路 | |
| JP3429969B2 (ja) | バイアス回路 | |
| KR920008258B1 (ko) | 파우어 업 검출(Power up Detection)회로 | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |