JPH0519974Y2 - - Google Patents
Info
- Publication number
- JPH0519974Y2 JPH0519974Y2 JP14343287U JP14343287U JPH0519974Y2 JP H0519974 Y2 JPH0519974 Y2 JP H0519974Y2 JP 14343287 U JP14343287 U JP 14343287U JP 14343287 U JP14343287 U JP 14343287U JP H0519974 Y2 JPH0519974 Y2 JP H0519974Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrates
- printed wiring
- wiring board
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Combinations Of Printed Boards (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は混成集積回路に関し、特に二枚の金属
基板から成る混成集積回路の外部回路、即ちプリ
ント配線板との接続構造の改良に関する。
基板から成る混成集積回路の外部回路、即ちプリ
ント配線板との接続構造の改良に関する。
(ロ) 従来の技術
従来の混成集積回路は第３図（実公昭55−8316
号公報参照）に示す如く、二枚の金属基板２１，
２２と、金属基板２１，２２上に設けられた回路
素子２３，２４と、金属基板２１，２２の一側辺
から導出された外部リード２５，２６と、金属基
板２１，２２を離間する枠体２７とから構成され
る。
号公報参照）に示す如く、二枚の金属基板２１，
２２と、金属基板２１，２２上に設けられた回路
素子２３，２４と、金属基板２１，２２の一側辺
から導出された外部リード２５，２６と、金属基
板２１，２２を離間する枠体２７とから構成され
る。
金属基板２１，２２にはアルミニウムが用いら
れ、その表面は絶縁処理が施され所望の導電路２
８，２９が形成された後、導電路２８，２９上に
複数の回路素子２３，２４が固着される。導電路
２３，２４が延在される金属基板２１，２２の一
周端部に設けられた導電バツド上には複数本の外
部リード２５，２６が金属基板２１，２２から水
平に突出する様に固着される。この様に形成され
た二枚の金属基板２１，２１は枠体２７によつて
離間固着され、金属基板２１，２２の周端部と枠
体２７とで形成された空間にエポキシ樹脂等の樹
脂３０を充填して外部リード２５，２６の接続部
を保護し一体化されこの様な混成集積回路をプリ
ント基板等の取付け基板へ取付ける場合は通常第
４図の如く、取付け基板３１に設けられた孔に外
部リード２５，２６を挿入し取付け基板３１の下
面に設けられた電極３２，３３と半田３４で接続
して外部回路と一体化するものである。
れ、その表面は絶縁処理が施され所望の導電路２
８，２９が形成された後、導電路２８，２９上に
複数の回路素子２３，２４が固着される。導電路
２３，２４が延在される金属基板２１，２２の一
周端部に設けられた導電バツド上には複数本の外
部リード２５，２６が金属基板２１，２２から水
平に突出する様に固着される。この様に形成され
た二枚の金属基板２１，２１は枠体２７によつて
離間固着され、金属基板２１，２２の周端部と枠
体２７とで形成された空間にエポキシ樹脂等の樹
脂３０を充填して外部リード２５，２６の接続部
を保護し一体化されこの様な混成集積回路をプリ
ント基板等の取付け基板へ取付ける場合は通常第
４図の如く、取付け基板３１に設けられた孔に外
部リード２５，２６を挿入し取付け基板３１の下
面に設けられた電極３２，３３と半田３４で接続
して外部回路と一体化するものである。
(ハ) 考案が解決しようとする問題点
しかしながら、第４図の如く、二枚基板からな
る混成集積回路を取付け基板に取付けた場合、外
部リードと取付け基板の電極とが半田によつて固
着接続される為、一度取付け基板に取付けると取
りはずしが容易に行えない問題点があつた。
る混成集積回路を取付け基板に取付けた場合、外
部リードと取付け基板の電極とが半田によつて固
着接続される為、一度取付け基板に取付けると取
りはずしが容易に行えない問題点があつた。
(ニ) 問題点を解決するための手段
本考案は上述した問題点に鑑みて為されたもの
であり、第１図に示す如く、二枚の金属基板１，
２と、二枚の金属基板１，２上に設けられた絶縁
膜と、絶縁膜上に形成された所望の導電路６と導
電路６上に固着された複数の回路素子９と、導電
路６の延在される夫々の金属基板１，２の一周端
部に外部回路と接続するために形成された導電パ
ツド７と、二枚の金属基板１，２を離間する枠状
の枠部３を有するケース材４とを備えた混成集積
回路において、枠部３の略中央部にプリント配線
板８が挿入される溝部５を設け、その溝部５がプ
リント配線板８の側面に挿入され一体化して解決
する。
であり、第１図に示す如く、二枚の金属基板１，
２と、二枚の金属基板１，２上に設けられた絶縁
膜と、絶縁膜上に形成された所望の導電路６と導
電路６上に固着された複数の回路素子９と、導電
路６の延在される夫々の金属基板１，２の一周端
部に外部回路と接続するために形成された導電パ
ツド７と、二枚の金属基板１，２を離間する枠状
の枠部３を有するケース材４とを備えた混成集積
回路において、枠部３の略中央部にプリント配線
板８が挿入される溝部５を設け、その溝部５がプ
リント配線板８の側面に挿入され一体化して解決
する。
(ホ) 作用
この様に本考案に依ればケース材４の枠部３に
溝部５を設けることにより、溝部５によつてプリ
ント配線板８装着時に混成集積回路が支持され、
混成集積回路の溝部５を有する面をコネクタとし
て用いることが出来る。
溝部５を設けることにより、溝部５によつてプリ
ント配線板８装着時に混成集積回路が支持され、
混成集積回路の溝部５を有する面をコネクタとし
て用いることが出来る。
(ヘ) 実施例
以下に第１図に示した実施例に基づいて本考案
を詳細に説明する。
を詳細に説明する。
先ず本考案の混成集積回路は第１図に示す如
く、二枚の金属基板１，２と、二枚の金属基板
１，２を離間配置し枠部３の略中央部に溝部５を
有するケース材４とから構成される。
く、二枚の金属基板１，２と、二枚の金属基板
１，２を離間配置し枠部３の略中央部に溝部５を
有するケース材４とから構成される。
二枚の金属基板１，２はアルミニウム基板が用
いられ、その表面は陽極酸化により酸化アルミニ
ウム膜が設けられている。金属基板１，２上には
エポキシあるいはポリイミド樹脂等の絶縁樹脂層
が導電路６と金属基板１，２とのシヨートを防止
するために設けられている。絶縁樹脂層上にはあ
らかじめ銅箔が貼着されており、その銅箔は所望
のパターンにエツチングされ導電路６が形成され
る。導電路６は夫々の金属基板１，２の略全域に
形成され、基板１，２の一側辺周端部には外部回
路との接続を行うための複数の導電パツド７が形
成される。導電路６上の所定位置には半導体集積
回路、トランジスタ、チツプ部品等の複数の回路
素子９，９が固着され、導電パツド７上に外部リ
ード１０が固着される。
いられ、その表面は陽極酸化により酸化アルミニ
ウム膜が設けられている。金属基板１，２上には
エポキシあるいはポリイミド樹脂等の絶縁樹脂層
が導電路６と金属基板１，２とのシヨートを防止
するために設けられている。絶縁樹脂層上にはあ
らかじめ銅箔が貼着されており、その銅箔は所望
のパターンにエツチングされ導電路６が形成され
る。導電路６は夫々の金属基板１，２の略全域に
形成され、基板１，２の一側辺周端部には外部回
路との接続を行うための複数の導電パツド７が形
成される。導電路６上の所定位置には半導体集積
回路、トランジスタ、チツプ部品等の複数の回路
素子９，９が固着され、導電パツド７上に外部リ
ード１０が固着される。
外部リード１０は金属基板１，２の側辺よりも
導出され、夫々の外部リード１０の先端部はプリ
ント配線板８上の導体１１との接触をよくするた
めプリント配線板８の厚みよりも小さい間隔で配
置するのが好ましい。
導出され、夫々の外部リード１０の先端部はプリ
ント配線板８上の導体１１との接触をよくするた
めプリント配線板８の厚みよりも小さい間隔で配
置するのが好ましい。
ケース材４は二枚の金属基板１，２を離間する
と共に回路素子９を封止するために枠状に形成さ
れている。枠状に形成されたケース材４の枠部３
の略中央部には金属基板１，２と水平な溝部５が
設けられる。溝部５の幅はプリント配線板８の厚
さと同じ大きさに形成され、その深さはプリント
配線板８に溝部５を挿入したとき混成集積回路が
支持される深さであれば任意であり、例えば５mm
〜10mm範囲が好ましい。
と共に回路素子９を封止するために枠状に形成さ
れている。枠状に形成されたケース材４の枠部３
の略中央部には金属基板１，２と水平な溝部５が
設けられる。溝部５の幅はプリント配線板８の厚
さと同じ大きさに形成され、その深さはプリント
配線板８に溝部５を挿入したとき混成集積回路が
支持される深さであれば任意であり、例えば５mm
〜10mm範囲が好ましい。
ケース材４に二枚の金属基板１，２を固着一体
化して混成集積回路した後、プリント配線板８の
側面にケース材４の溝部５を挿入して混成集積回
路とプリント配線板８とを一体化する。このとき
プリント配線板８上には所望の回路導体１１が形
成されており、外部リード１０と回路導体１１と
が接続される。この際外部リード１０はプリント
配線板８を挾持するため確実に回路導体１１に接
続することができる。また接続強度が必要な場合
は、半田で接続することも可能である。
化して混成集積回路した後、プリント配線板８の
側面にケース材４の溝部５を挿入して混成集積回
路とプリント配線板８とを一体化する。このとき
プリント配線板８上には所望の回路導体１１が形
成されており、外部リード１０と回路導体１１と
が接続される。この際外部リード１０はプリント
配線板８を挾持するため確実に回路導体１１に接
続することができる。また接続強度が必要な場合
は、半田で接続することも可能である。
この様に本考案に依ればケース材４にプリント
配線板８が挿入される溝部５を設けることでプリ
ント配線板８の装着時に混成集積回路が支持され
ケース材４の溝部５面をコネクタとして用いるこ
とができる。
配線板８が挿入される溝部５を設けることでプリ
ント配線板８の装着時に混成集積回路が支持され
ケース材４の溝部５面をコネクタとして用いるこ
とができる。
また他の実施例を第２図に示す。本実施例は外
部リードを用いらないでプリント配線板８に接続
するものであり、導電パツド７上、即ち金属基板
１，２の周端部に所定厚の端子１２を接着剤等で
固着してプリント配線板８に挿入する。
部リードを用いらないでプリント配線板８に接続
するものであり、導電パツド７上、即ち金属基板
１，２の周端部に所定厚の端子１２を接着剤等で
固着してプリント配線板８に挿入する。
端子１２は絶縁材料で形成され、その端子１２
には導電パツド７と対応する複数の電極１３が設
けられている。端子１２間幅はケース材４の溝部
５と略同じ大きさにすれば安定してプリント配線
板に取付けることができる。
には導電パツド７と対応する複数の電極１３が設
けられている。端子１２間幅はケース材４の溝部
５と略同じ大きさにすれば安定してプリント配線
板に取付けることができる。
(ト) 考案の効果
以上に詳述した如く、本考案に依れば、ケース
材にプリント配線板が挿入される溝部を設けるこ
とにより、溝部が設けられた混成集積回路の側面
をコネクタ部とすることができ、プリント配線板
への装着及び接続が容易に行えるものである。
材にプリント配線板が挿入される溝部を設けるこ
とにより、溝部が設けられた混成集積回路の側面
をコネクタ部とすることができ、プリント配線板
への装着及び接続が容易に行えるものである。
第１図は本考案の実施例を示す断面図、第２図
は他の実施例を示す断面図、第３図及び第４図は
従来例を示す断面図である。 １，２は金属基板、４はケース材、５は溝部、
６は導電路、８はプリント配線板、９は回路素
子、１０は外部リード、１２は端子。
は他の実施例を示す断面図、第３図及び第４図は
従来例を示す断面図である。 １，２は金属基板、４はケース材、５は溝部、
６は導電路、８はプリント配線板、９は回路素
子、１０は外部リード、１２は端子。
Claims (1)
- 二枚の金属基板と、前記二枚の金属基板上に設
けられた絶縁膜と、前記絶縁膜上に形成された所
望の導電路と、前記導電路上に固着された複数の
回路素子と、前記導電路の延在される前記夫々の
金属基板の少なくとも一側辺周端部に外部回路と
接続するために形成された導電パツドと、前記二
枚の金属基板を離間する枠状の枠部を有するケー
ス材とを備えた混成集積回路において、前記枠部
の略中央部にプリント配線板が挿入される溝部を
設け、前記溝部が前記プリント配線板の側面に挿
入一体化されたことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14343287U JPH0519974Y2 (ja) | 1987-09-18 | 1987-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14343287U JPH0519974Y2 (ja) | 1987-09-18 | 1987-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6448068U JPS6448068U (ja) | 1989-03-24 |
| JPH0519974Y2 true JPH0519974Y2 (ja) | 1993-05-25 |
Family
ID=31410253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14343287U Expired - Lifetime JPH0519974Y2 (ja) | 1987-09-18 | 1987-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0519974Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2840505A1 (fr) | 2002-05-31 | 2003-12-05 | Thomson Multimedia Broadband F | Dispositif de blindage pour cartes de circuits imprimes |
-
1987
- 1987-09-18 JP JP14343287U patent/JPH0519974Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6448068U (ja) | 1989-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0004148B1 (en) | Electrical connector for use in mounting an electronic device on a substrate | |
| JP4178880B2 (ja) | モジュール部品 | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JPH0519974Y2 (ja) | ||
| JPH0558597B2 (ja) | ||
| JPH0359591B2 (ja) | ||
| JPH0349415Y2 (ja) | ||
| JP2567661B2 (ja) | 混成集積回路 | |
| JPH0445253Y2 (ja) | ||
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH0442937Y2 (ja) | ||
| JPH0458189B2 (ja) | ||
| JPH064605Y2 (ja) | 混成集積回路 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JPH0442938Y2 (ja) | ||
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0531839B2 (ja) | ||
| JPH0672249U (ja) | 集積回路装置 |