JPH113955A - 半導体チップ搭載ボード - Google Patents

半導体チップ搭載ボード

Info

Publication number
JPH113955A
JPH113955A JP15520997A JP15520997A JPH113955A JP H113955 A JPH113955 A JP H113955A JP 15520997 A JP15520997 A JP 15520997A JP 15520997 A JP15520997 A JP 15520997A JP H113955 A JPH113955 A JP H113955A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
wiring pattern
mounting board
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15520997A
Other languages
English (en)
Inventor
Yukiharu Takeuchi
之治 竹内
Hidenori Takayanagi
秀則 高柳
Kuniyuki Tanaka
邦幸 田中
Takehiko Arai
剛彦 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP15520997A priority Critical patent/JPH113955A/ja
Publication of JPH113955A publication Critical patent/JPH113955A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/365—Assembling flexible printed circuits with other printed circuits by abutting, i.e. without alloying process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 半導体チップ搭載ボンディングの実装を容易
にする。 【解決手段】 基板２２の片面あるいは両面に半導体チ
ップ３０が搭載され、外部接続端子が前記基板２２の一
方の端縁側に複数個並べて形成された半導体チップ搭載
ボードにおいて、前記基板２２の一方の面に、電気的絶
縁性を有する基材フィルムの表面に配線パターンが形成
された配線パターンフィルム２４の一端側が接着され、
該配線パターンフィルムの他端側が、前記基板２２の一
方の端縁に形成されたエラストマー２８の外面に沿って
折り返されて前記基板２２の他方の面に接着され、前記
配線パターンフィルム２４の折り返し部分の配線パター
ンが外部接続端子２４ｃに形成されたことを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はメモリボード等のボ
ード上に半導体チップあるいは半導体デバイスを搭載し
た半導体チップ搭載ボードに関する。
【０００２】
【従来の技術】図７はＳＩＭＭあるいはＤＩＭＭとよば
れるメモリボードの一般的な形状を示す。このメモリボ
ードは基板１０の片面あるいは両面にデバイス１２を搭
載し、基板の一方の端縁に沿って外部接続端子１４を並
列に配置して成るものである。メモリボードはコンピュ
ータのＲＡＭの増設等に応じて、適宜マザーボード等に
装着して使用される。従来、メモリボードの装着にはソ
ケットが用いられており、メモリボードの接続端子を設
けた端縁をソケットに挿入することにより接続端子がソ
ケットのコンタクトと電気的に接続されるようになって
いる。
【０００３】
【発明が解決しようとする課題】このように従来のメモ
リボードはソケットに基板１０を差し込んで装着する方
式によっているから、接続部分の構造としてソケットが
必要でありそのためコストアップにつながるという問題
がある。また、メモリボードの基板１０にはプリント基
板が用いられているから、配線パターンを高密度に形成
することが難しく、たとえばフリップチップ接続といっ
た半導体チップの搭載方法を採用することが困難であっ
た。また、半導体チップを封止したデバイスを基板１０
に搭載する方式のため配線が長くなり高周波特性の点で
不利になること、半導体チップで発生する熱を放散させ
るためにヒートスプレッダが別に必要になるといった問
題点があった。
【０００４】本発明は基板の端縁に沿って実装用の接続
端子を配列したメモリボード等の半導体チップ搭載ボー
ドの構成に係るものであり、ソケットを使用せずに実装
することを可能とし、配線を高密度に形成して電気的特
性のすぐれた半導体チップ搭載ボードとして提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、基板の片面
あるいは両面に半導体チップが搭載され、外部接続端子
が前記基板の一方の端縁側に複数個並べて形成された半
導体チップ搭載ボードにおいて、前記基板の一方の面
に、電気的絶縁性を有する基材フィルムの表面に配線パ
ターンが形成された配線パターンフィルムの一端側が接
着され、該配線パターンフィルムの他端側が、前記基板
の一方の端縁に形成されたエラストマーの外面に沿って
折り返されて前記基板の他方の面に接着され、前記配線
パターンフィルムの折り返し部分の配線パターンが外部
接続端子に形成されたことを特徴とする。また、前記基
板の一方の面と前記基板の一方の端縁の折り返し部分に
配線パターンフィルムが接着され、前記基板の他方の面
が露出されたことを特徴とする。また、前記半導体チッ
プと前記配線パターンがボンディングワイヤを介して電
気的に接続されたことを特徴とする。また、前記半導体
チップがポッティングにより樹脂封止されたことを特徴
とする。また、前記半導体チップと前記配線パターンが
フリップチップ接続されて電気的に接続されたことを特
徴とする。また、前記基板の半導体チップを搭載する領
域に対応する部位に凹部が設けられ、該凹部内にエラス
トマーが充填されたことを特徴とする。また、前記基板
の半導体チップを搭載する領域に対応する部位に貫通孔
が設けられ、該貫通孔内にエラストマーが充填されたこ
とを特徴とする。また、前記基板が金属板またはセラミ
ック板であることを特徴とする。また、前記外部接続端
子に硬質金めっきが施されたことを特徴とする。
【０００６】
【発明の実施の形態】以下、本発明に係る半導体チップ
搭載ボードの好適な実施形態について添付図面と共に詳
細に説明する。図１は半導体チップ搭載ボード２０の第
１の実施形態についての構成を示す正面図、図２は側断
面図である。図１および図２は半導体チップ搭載ボード
２０を実装ボード１６に搭載した状態で示し、図１では
説明上、半導体チップ３０を正面方向から透視した状態
で示している。
【０００７】本実施形態の半導体チップ搭載ボード２０
は半導体チップ３０を支持する基板２２を銅、アルミニ
ウム、窒化アルミニウムといった熱伝導性の良い素材を
用いて形成する。これは、基板２２に搭載した半導体チ
ップ３０から熱を放散させるために基板２２をヒートス
プレッダとしても作用させるためである。メモリ用の半
導体チップからの発熱は通常はさほど大きいものではな
い。しかしながら、メモリ用の半導体チップであっても
将来的にはかなり発熱量の大きな製品が使用される可能
性があり、またメモリ用以外の発熱量の大きな半導体チ
ップを搭載する場合に熱伝導性の高い基板２２を利用す
ることは有効である。
【０００８】基板２２に半導体チップ３０を搭載するた
め、本実施形態では基板２２の一方の面上の略全面に配
線パターンフィルム２４を接着し、基板２２の一方の端
縁から配線パターンフィルム２４の端部を延出させ、こ
の延出部分を基板２２の他方の面側に折り返してこの折
り返した部分を基板２２に接着して支持する。２６は配
線パターンフィルム２４を基板２２に接着する接着剤で
ある。配線パターンフィルム２４はポリイミドフィルム
等の電気的絶縁性を有する基材フィルム２４ａの表面に
配線パターン２４ｂを形成して成る。
【０００９】配線パターン２４ｂには半導体チップ搭載
ボード２０を実装ボード１６に実装した際に実装ボード
１６の表面に形成した接続パッド１８とコンタクトさせ
る外部接続端子２４ｃを形成する。図１に示すように、
この外部接続端子２４ｃは半導体チップ搭載ボード２０
を立設して実装ボード１６に押接する端縁に沿って並列
させて形成する。これらの外部接続端子２４ｃの配置間
隔は接続パッド１８の配置間隔と一致するように設けら
れる。
【００１０】外部接続端子２４ｃは基板２２の端縁で折
り返した部分を通過するように形成し、図２に示すよう
にこの折り返し部分の外面に設けられた外部接続端子２
４ｃが実装ボード１６上に形成された接続パッド１８に
押接されるように形成する。実施形態の半導体チップ搭
載ボード２０では基板２２の端面２２ａと配線パターン
フィルム２４の背面との間に柔軟性を有するエラストマ
ー２８を充填し、エラストマー２８を介して配線パター
ンフィルム２４を接着している。
【００１１】エラストマー２８は基板２２の端面と配線
パターンフィルム２４の背面との間隙を充填して配線パ
ターンフィルム２４が滑らかに折り返されるようにする
とともに、基板２２の端面部分で配線パターンフィルム
２４が側面形状で円弧状に支持し、外部接続端子２４ｃ
を形成した部位が基板２２の端面から外側に突出するよ
うにする。このように、基板２２の端面２２ａから外部
接続端子２４ｃを外側に突出させることにより、半導体
チップ搭載ボード２０を実装ボード１６に実装した際に
外部接続端子２４ｃが接続パッド１８に確実に押接され
外部接続端子２４ｃと接続パッド１８との電気的接続が
確実になされる。
【００１２】なお、配線パターンフィルム２４に設けた
配線パターン２４ｂは基材フィルム面から導体層（銅
箔）の厚さ分だけ突出する。したがって、半導体チップ
搭載ボード２０を実装ボード１６に位置合わせして押接
するだけで外部接続端子２４ｃが接続パッド１８に当接
する。エラストマー２８は半導体チップ搭載ボード２０
を実装ボード１６に実装する際の押接力によって基板２
２の端面から側面形状で円弧状に突出する外部接続端子
２４ｃをやや平坦化させ接続パッド１８に外部接続端子
２４ｃが確実に押接させる作用をなす。また、外部接続
端子２４ｃあるいは接続パッド１８の高さ寸法にばらつ
きがあったような場合でもエラストマー２８の緩衝作用
によって、これらのばらつきを吸収して確実な接続を可
能とする。また、半導体チップ搭載ボード２０を実装ボ
ード１６から取り外して何回か装着しなおすような場合
でも外部接続端子２４ｃと接続パッド１８とが確実に押
接されるように所要の耐久性を保持するという作用を有
する。
【００１３】配線パターンフィルム２４に形成する配線
パターン２４ｂは、上記の外部接続端子２４ｃと外部接
続端子２４ｃと半導体チップ３０との間を接続する引回
し用の配線パターン２４ｄとからなる。本実施形態では
ワイヤボンディングによって半導体チップ３０と配線パ
ターン２４ｄとを接続するから、配線パターン２４ｄの
端部にボンディング部を形成している。３２はボンディ
ング部と半導体チップ３０とを接続するボンディングワ
イヤである。半導体チップ３０は導電性樹脂等により配
線パターンフィルム２４に接着して搭載する。半導体チ
ップ３０とボンディング部とのワイヤボンディング接続
は通常のワイヤボンディング法による。
【００１４】半導体チップ３０と配線パターン２４ｄと
をワイヤボンディングした後、半導体チップ３０とワイ
ヤボンディング部分とを樹脂封止する。樹脂封止方法は
とくに限定されないが本実施形態ではポッティング法に
よる。３４がポッティング樹脂である。樹脂封止する際
には外部接続端子２４ｃを被覆しないようにすればよ
い。こうして半導体チップ３０と外部接続端子２４ｃと
が配線パターン２４ｂを介して電気的に接続され、実装
ボード１６に立設して実装する半導体チップ搭載ボード
２０が得られる。
【００１５】なお、半導体チップ３０を搭載する方法と
しては、上記例のように配線パターンフィルム２４に半
導体チップ３０を接着して搭載する方法と基板２２に直
接半導体チップ３０を搭載する方法がある。半導体チッ
プ３０を搭載する場合に電位の制限がない場合あるいは
半導体チップ３０の背面電位を積極的に接地電位とする
といった場合には半導体チップ３０をじかに基板２２に
搭載するのがよい。基板２２に直接半導体チップ３０を
接合することによって半導体チップ３０からの熱放散性
も向上させることができる。
【００１６】基板２２と配線パターンフィルム２４とを
アセンブリする場合は、半導体チップ３０を搭載して樹
脂封止した配線パターンフィルム２４を基板２２に接着
してもよいし、基板２２に配線パターンフィルム２４を
接着した後に半導体チップ３０を搭載して樹脂封止する
ようにしてもよい。基板２２にじかに半導体チップ３０
を搭載する場合は後者の方法による。
【００１７】基板２２の端面２２ａと配線パターンフィ
ルム２４との間に充填するエラストマー２８は、配線パ
ターンフィルム２４を基板２２に接着する際に充填する
ことも可能であるが、基板２２を形成する大判の基板に
あらかじめ基板２２の端面位置に合わせてエラストマー
２８を充填するスリットを設けておき、スリット内にエ
ラストマー２８を充填して固化させた後、個片の基板２
２に切り出しするようにすると能率的である。
【００１８】半導体チップ搭載ボード２０で使用する配
線パターンフィルム２４はＴＡＢテープ等の製造方法と
同様な方法によって製造することができる。すなわち、
ポリイミドフィルム等のの基材フィルムの片面に導体層
として銅箔を被着した片面銅張りフィルムを使用し、こ
の銅張りフィルムの銅箔を所定のパターンにエッチング
することにより配線パターン２４ｂを有する配線パター
ンフィルム２４が得られる。
【００１９】配線パターンフィルム２４に形成する外部
接続端子２４ｃの外面には保護用として硬質金めっきを
施すのがよい。接続部分の被膜の安定性を維持するため
と、半導体チップ搭載ボード２０を取り外して何回か装
着しなおすといったような場合でも電気的接続が確実に
なされるようにするためである。配線パターンフィルム
２４は製法上、きわめて高密度に配線パターン２４ｂを
形成することが容易に可能であり、多ピンの半導体チッ
プ３０を搭載する半導体チップ搭載ボード２０が容易に
製造できるという利点がある。
【００２０】上記実施形態では基板２２に接着する配線
パターンフィルム２４として外面に露出する面にのみ配
線パターン２４ｂを設けた形態のものを使用している
が、配線パターン２４ｂを基材フィルムの両面に設けた
配線パターンフィルム２４を使用することも可能であ
る。すなわち、基材フィルムの両面に配線パターン２４
ｂを設け、ビア等で両面間の配線パターン２４ｂを電気
的に接続した配線パターンフィルム２４を使用してもよ
い。この場合は配線パターンフィルム２４で基板２２に
接する側にも配線パターン２４ｂが位置するから、接着
剤２６によって配線パターン２４ｂと基板２２とを電気
的に絶縁するかあるいは基板２２として電気的絶縁性の
ものを使用すればよい。また、基板２２を共通の接地電
位として利用するといった場合には配線パターン２４ｂ
と基板２２とが電気的に接続されることは問題にならな
い。
【００２１】図１、２に示した半導体チップ搭載ボード
２０は基板２０の一方の面にのみ半導体チップ３０を搭
載して基板２０の他方の面が外部に露出する。このよう
に基板２２の他方の面を露出させたことにより、この半
導体チップ搭載ボード２０はきわめて熱放散性の良好な
製品となっている。
【００２２】なお、図３に示すように基板２２の両面に
半導体チップ３０を搭載する形態とすることももちろん
可能である。このように両面に半導体チップ３０を搭載
した場合は、半導体チップ３０の搭載効率を高めること
ができるという利点がある。本実施形態の半導体チップ
搭載ボード２０では配線パターンフィルム２４を利用し
て半導体チップ３０を搭載しているから、複数個の半導
体チップ３０を搭載することによって配線パターン２４
ｂが複雑なパターンになるような場合でも容易に製造可
能である。
【００２３】図１で４０は半導体チップ搭載ボード２０
を実装ボード１６に搭載するためのクリップ治具であ
る。基板２２の側面にはクリップ治具４０の爪が係合す
る係合凹部２３が設けられる。クリップ治具４０はバネ
性を有し、半導体チップ搭載ボード２０を実装ボード１
６に位置合わせして立て、半導体チップ搭載ボード２０
の両側面に設置した爪を係合凹部２３に係止させること
により、半導体チップ搭載ボード２０を実装ボード１６
に装着することができる。
【００２４】図４、５、６は半導体チップ３０をフリッ
プチップ法により搭載した半導体チップ搭載ボード２０
の実施形態を示す。フリップチップ法により半導体チッ
プ３０を搭載する場合は配線パターン２４ｂを半導体チ
ップ３０の搭載領域内にまで引き込んで形成する。基板
２２として熱伝導性の良い金属等を使用すること、基板
２２に配線パターンフィルム２４を接着する構成は上記
実施形態とまったく同様である。半導体チップ３０をフ
リップチップ接続した後、半導体チップ３０と配線パタ
ーンフィルム２４との接合面をシール樹脂３６によって
シールする。
【００２５】図４に示す実施形態は、基板２２の表面に
単に配線パターンフィルム２４を接着して半導体チップ
３０を搭載したものである。図５に示す実施形態は半導
体チップ３０を搭載する領域に対応して基板２２に凹部
２２ｂを設け、凹部２２ｂ内にエラストマー３８を充填
したものである。図６に示す実施形態は半導体チップ３
０を搭載する領域に対応して基板２２に貫通孔２２ｃを
設け、貫通孔２２ｃ内にエラストマー３８を充填したも
のである。
【００２６】図４、５に示す実施形態は、大形の半導体
チップ３０を搭載するような場合で、半導体チップ３０
と基板２２に使用する金属板等との熱膨張係数の差が大
きく、半導体チップ３０を基板２２に搭載した際に過大
な熱応力が半導体チップ３０に作用するような場合に好
適な構成である。エラストマー３８は柔軟性を有するか
ら、基板２２に半導体チップ３０の搭載領域と同じかあ
るいは若干大きな範囲でエラストマー３８を充填し、エ
ラストマー３８を介して半導体チップ３０を支持するよ
うに構成することによって半導体チップ３０に作用する
熱応力を緩和することができる。
【００２７】本実施形態の場合も基板２２にエラストマ
ー３８を充填する場合、大判の基板の段階で基板２２の
配置位置に合わせて凹部２２ｂあるいは貫通孔２２ｃを
設けて、これらの凹部２２ｂあるいは貫通孔２２ｃにエ
ラストマー３８を充填して固化させた後、個別の基板２
２に切り出しすることによって、効率的に基板２２を作
成することができる。また、図４、５、６に示す実施形
態では基板２２の片面にのみ半導体チップ３０を搭載し
ているが、図３に示す場合と同様に基板２２の両面にフ
リップチップ接続により半導体チップ３０を搭載するよ
うにすることも可能である。
【００２８】
【発明の効果】本発明に係る半導体チップ搭載ボード
は、上述したように、基板の一方の端縁で配線パターン
フィルムを折り返し、配線パターンフィルムの折り返し
部分の配線パターンを外部接続端子に形成したことによ
り、実装ボードに半導体チップ搭載ボードを押接するだ
けで実装することができ、ソケット等を使用することな
く容易に半導体チップ搭載ボードを実装可能とする。ま
た、高密度の配線パターンを有する半導体チップ搭載ボ
ードの製造が容易にでき、高集積化等にも好適に対応す
ることができる。また、基板に金属板、セラミック板を
使用することによって熱放散性の優れた半導体チップ搭
載ボードとして提供することができる等の著効を奏す
る。
【図面の簡単な説明】
【図１】本発明に係る半導体チップ搭載ボードを実装ボ
ードに実装した状態の正面図である。
【図２】本発明に係る半導体チップ搭載ボードを実装ボ
ードに実装した状態の側断面図である。
【図３】基板の両面に半導体チップを搭載した実施形態
の側断面図である。
【図４】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードの実施形態を示す側断面図で
ある。
【図５】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードの他の実施形態を示す側断面
図である。
【図６】半導体チップをフリップチップ法により搭載し
た半導体チップ搭載ボードのさらに他の実施形態を示す
側断面図である。
【図７】従来使用されているメモリボードの斜視図であ
る。
【符号の説明】
１４ 外部接続端子 １６ 実装ボード １８ 接続パッド ２０ 半導体チップ搭載ボード ２２ 基板 ２２ａ 端面 ２２ｂ 凹部 ２２ｃ 貫通孔 ２３ 係合凹部 ２４ 配線パターンフィルム ２４ａ 基材フィルム ２４ｂ 配線パターン ２４ｃ 外部接続端子 ２４ｄ 配線パターン ２６ 接着剤 ２８ エラストマー ３０ 半導体チップ ３２ ボンディングワイヤ ３４ 封止樹脂 ３６ シール樹脂 ３８ エラストマー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/12 Ｈ (72)発明者 荒井 剛彦 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板の片面あるいは両面に半導体チップ
    が搭載され、外部接続端子が前記基板の一方の端縁側に
    複数個並べて形成された半導体チップ搭載ボードにおい
    て、 前記基板の一方の面に、電気的絶縁性を有する基材フィ
    ルムの表面に配線パターンが形成された配線パターンフ
    ィルムの一端側が接着され、該配線パターンフィルムの
    他端側が、前記基板の一方の端縁に形成されたエラスト
    マーの外面に沿って折り返されて前記基板の他方の面に
    接着され、 前記配線パターンフィルムの折り返し部分の配線パター
    ンが外部接続端子に形成されたことを特徴とする半導体
    チップ搭載ボード。
  2. 【請求項２】 前記基板の一方の面と前記基板の一方の
    端縁の折り返し部分に配線パターンフィルムが接着さ
    れ、前記基板の他方の面が露出されたことを特徴とする
    請求項１記載の半導体チップ搭載ボード。
  3. 【請求項３】 前記半導体チップと前記配線パターンが
    ボンディングワイヤを介して電気的に接続されたことを
    特徴とする請求項１または２記載の半導体チップ搭載ボ
    ード。
  4. 【請求項４】 前記半導体チップがポッティングにより
    樹脂封止されたことを特徴とする請求項３記載の半導体
    チップ搭載ボード。
  5. 【請求項５】 前記半導体チップと前記配線パターンが
    フリップチップ接続されて電気的に接続されたことを特
    徴とする請求項１または２記載の半導体チップ搭載ボー
    ド。
  6. 【請求項６】 前記基板の半導体チップを搭載する領域
    に対応する部位に凹部が設けられ、該凹部内にエラスト
    マーが充填されたことを特徴とする請求項５記載の半導
    体チップ搭載ボード。
  7. 【請求項７】 前記基板の半導体チップを搭載する領域
    に対応する部位に貫通孔が設けられ、該貫通孔内にエラ
    ストマーが充填されたことを特徴とする請求項５記載の
    半導体チップ搭載ボード。
  8. 【請求項８】 前記基板が金属板またはセラミック板で
    あることを特徴とする請求項１、２、３、４、５、６ま
    たは７記載の半導体チップ搭載ボード。
  9. 【請求項９】 前記外部接続端子に硬質金めっきが施さ
    れたことを特徴とする請求項１、２、３、４、５、６、
    ７または８記載の半導体チップ搭載ボード。
JP15520997A 1997-06-12 1997-06-12 半導体チップ搭載ボード Pending JPH113955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15520997A JPH113955A (ja) 1997-06-12 1997-06-12 半導体チップ搭載ボード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15520997A JPH113955A (ja) 1997-06-12 1997-06-12 半導体チップ搭載ボード

Publications (1)

Publication Number Publication Date
JPH113955A true JPH113955A (ja) 1999-01-06

Family

ID=15600900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15520997A Pending JPH113955A (ja) 1997-06-12 1997-06-12 半導体チップ搭載ボード

Country Status (1)

Country Link
JP (1) JPH113955A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417836A (en) * 2004-09-03 2006-03-08 Staktek Group Lp Circuit module for memory expansion
KR101204869B1 (ko) 2007-10-16 2012-11-26 삼성테크윈 주식회사 메모리 카드 패키지 및 그 제조방법
EP2670225A1 (en) * 2012-05-30 2013-12-04 BlackBerry Limited Flexible printed circuit connector
US9119314B2 (en) 2012-05-30 2015-08-25 Blackberry Limited Flexible printed circuit connector
JP6522243B1 (ja) * 2017-07-14 2019-05-29 新電元工業株式会社 電子モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2417836A (en) * 2004-09-03 2006-03-08 Staktek Group Lp Circuit module for memory expansion
GB2453064A (en) * 2004-09-03 2009-03-25 Staktek Group Lp Circuit module for memory expansion
GB2417836B (en) * 2004-09-03 2009-08-26 Staktek Group Lp Circuit module system and method
KR101204869B1 (ko) 2007-10-16 2012-11-26 삼성테크윈 주식회사 메모리 카드 패키지 및 그 제조방법
EP2670225A1 (en) * 2012-05-30 2013-12-04 BlackBerry Limited Flexible printed circuit connector
US9119314B2 (en) 2012-05-30 2015-08-25 Blackberry Limited Flexible printed circuit connector
JP6522243B1 (ja) * 2017-07-14 2019-05-29 新電元工業株式会社 電子モジュール
US10510636B2 (en) 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Similar Documents

Publication Publication Date Title
EP0004148B1 (en) Electrical connector for use in mounting an electronic device on a substrate
JPH0661606A (ja) 回路パッケージ構造
JPH0669402A (ja) プリント基板およびその製造方法
JP2006060128A (ja) 半導体装置
US5926376A (en) Printed circuit board card for mounting packages in faces thereof
JP2007109932A (ja) 半導体装置
JP3016910B2 (ja) 半導体モジュール構造
JP4020795B2 (ja) 半導体装置
US7310224B2 (en) Electronic apparatus with thermal module
JPH113955A (ja) 半導体チップ搭載ボード
JP3714808B2 (ja) 半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3331146B2 (ja) Ｂｇａ型半導体装置の製造方法
TW432643B (en) Low pin-count chip package structure and its manufacturing method
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2946361B2 (ja) 電子部品搭載用基板
JPH0519974Y2 (ja)
JPH1117094A (ja) 半導体チップ搭載ボード及びその実装構造
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JP2936845B2 (ja) 集積回路の実装構造
JPH07122677A (ja) 半導体装置およびその製造方法
JP2532400Y2 (ja) ハイブリットｉｃ
JP2813587B2 (ja) 半導体装置およびその製造方法
JPH0751794Y2 (ja) 半導体の実装構造
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法